JPH0654035A - 通信制御用ic - Google Patents

通信制御用ic

Info

Publication number
JPH0654035A
JPH0654035A JP4204125A JP20412592A JPH0654035A JP H0654035 A JPH0654035 A JP H0654035A JP 4204125 A JP4204125 A JP 4204125A JP 20412592 A JP20412592 A JP 20412592A JP H0654035 A JPH0654035 A JP H0654035A
Authority
JP
Japan
Prior art keywords
signal
communication control
attribute information
control
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4204125A
Other languages
English (en)
Inventor
Yasuo Osaki
康雄 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Kansai Communication Systems Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Kansai Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Kansai Communication Systems Ltd filed Critical Fujitsu Ltd
Priority to JP4204125A priority Critical patent/JPH0654035A/ja
Publication of JPH0654035A publication Critical patent/JPH0654035A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】 単体で試験する場合に、通信制御用ICの種類
には拘わらず、一種類の手順で試験が行えるような通信
制御用ICの提供を目的とする。 【構成】 端末装置と回線制御用ICとの間に接続され、
前記回線制御用ICから与えられる属性情報を表す信号(S
1)及び予め内部メモリに格納されているプログラムに従
って通信制御を実行すると共に、単体試験を行う通信制
御用IC(1) であって、接続される回線制御用ICに応じた
属性情報を表すデータを予め格納した固有値格納部(4)
と、通常の制御を実行するかまたは単体試験を実施する
かを示す信号(S2)を発生するスイッチ(13)と、前記属性
情報を表す信号(S1)と前記固有値格納部(4) に格納され
ているデータとが与えられ、前記信号(S2)が通常の制御
を実行することを示している場合は前記属性情報を表す
信号(S1)を、単体試験を実施することを示している場合
は前記固有値格納部(4) に格納されているデータをそれ
ぞれ選択出力する選択回路(5) とを備えている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は通信制御用ICに関し、特
に回線処理システムを構成する回線対応部において通信
制御と回線制御とをそれぞれ通信制御用ICと回線制御用
ICとで行うように構成されている場合の通信制御用ICに
関する。
【0002】
【従来の技術】端末装置と回線網との間を接続する回線
処理システムは、データリンクレベルの制御を司る部分
と物理レベルの制御を司る部分とをそれぞれ別のICパッ
ケージとして製品化した複数のパッケージにて構成され
ているのが一般的である。
【0003】ところで、ある一つの端末装置について考
えると、データリンクレベルの制御は固定しているので
特定の通信制御用ICを用意すればよいが、物理レベルの
制御は論理的, 電気的, 物理的に異なる回線種別それぞ
れに対応して、また接続可能な回線数も異なっている。
【0004】しかし、回線対応部はその端末装置用の通
信制御用ICといずれか一種の回線制御用ICとが組み合わ
されているので、通常の動作時には回線制御用ICは自身
に接続されている回線制御用ICから自己の属性情報を受
信して回線制御用ICの種類を判別して正常に動作するこ
とが出来る。しかし、回線対応部において通信制御用IC
を回線制御用ICから切り離してそれ単体で試験する場合
には回線制御用ICが接続されていないため、通信制御用
ICは属性情報を受信することが出来ない。
【0005】
【発明が解決しようとする課題】従って、回線制御用IC
に機能追加, 機能変更等が生じた場合は、他と異なる自
己の属性情報を新たに付与することにより通信制御用IC
は回線制御用ICの種類を判別することになるが、このよ
うに通信制御用ICに機能追加, 機能変更が発生した場合
には、通信制御用ICは回線制御用ICと接続されていない
状態では自身の属性情報を得ることが出来ない。このた
め、それぞれの回線対応部において通信制御用ICを単体
で試験する場合には種々の通信制御用ICそれぞれについ
て異なる試験手順を用意し、それぞれの通信制御用IC内
のROM 等に予め格納しておく必要が生じる。従って、通
信制御用ICも回線制御用ICの種類の増加に伴って種類が
増加するという問題がある。
【0006】本発明はこのような事情に鑑みてなされた
ものであり、単体で試験する場合に、通信制御用ICの種
類には拘わらず、一種類の手順で試験が行えるような通
信制御用ICの提供を目的とする。
【0007】
【課題を解決するための手段】図1のブロック図に本発
明に係る通信制御用ICの原理的構成を示す。図1におい
て、参照符号1は通信制御用ICを示している。この通信
制御用IC1は通常は図示されていない回線制御用ICと同
じく図示されていない端末装置との間に接続されてお
り、通信制御に必要な種々の回路を内蔵しているが、図
1では省略してある。
【0008】参照符号2は属性情報入力部であり、図1
には示されていない回線制御用ICから通常は属性情報を
示す信号S1が信号線7を介して入力される。参照符号3
はこの通信制御用IC1の単体試験を行う場合に所定の信
号S2が入力される信号線であり、後述する選択回路5に
接続されている。
【0009】参照符号4は固有値格納部であり、この通
信制御用IC1自身の属性情報を示す固有値が予め格納さ
れている。前述の属性情報入力部2及び固有値格納部4
は選択回路5に接続されており、また信号線3も選択回
路5に接続されている。そして、選択回路5は信号線3
を介して入力される信号S2に応じて属性情報入力部2に
入力されている信号S1または固有値格納部4に格納され
ている固有値のいずれかを選択的に信号S3として出力す
る。
【0010】
【作用】このような原理的構成を有する本発明の通信制
御用ICでは、通常の動作時には、信号線3を介して入力
される信号S2は単体試験時ではないことを示しているの
で、選択回路5は属性情報入力部2に入力されている信
号S1を信号S3として出力する。一方、単体試験時には、
信号線3を介して入力される信号S2が単体試験時である
ことを示しているので、選択回路5は固有値格納部4に
格納されている固有値を信号S3として出力する。
【0011】従って、通信制御用IC1の種類が増加した
場合にも、それぞれの通信制御用IC1の固有値格納部4
に予め格納しておく固有値をそれぞれの種類に応じて変
更することにより、信号線3へ単体試験時であることを
示す信号S2を入力するのみの手順で種々の通信制御用IC
1の単体試験を行うことが出来るようになる。
【0012】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。
【0013】図2のブロック図に本発明に係る通信制御
用ICの一実施例の構成を示す。図2において、参照符号
1は本発明に係る通信制御用ICを示している。この通信
制御用IC1は通常は図示されていない回線制御用ICと同
じく図示されていない端末装置との間に接続されてお
り、通信制御に必要な種々の回路を内蔵しているが、図
2では省略してある。
【0014】参照符号2は属性情報入力部であり、図2
には示されていない回線制御用ICから通常は属性情報を
示す信号S1が信号線7を介して入力される。なおこの属
性情報を示す信号S1は複数ビットであり、属性情報入力
部2にはそれぞれのビットに対応した信号線用の入力バ
ッファが備えられている。
【0015】参照符号3はこの通信制御用IC1の単体試
験を行う場合に所定の信号S2を後述する選択回路5に入
力する信号線である。この信号S2はスイッチ13により発
生される。即ち、スイッチ13は通常は電源レベルに接続
されていて信号S2として”H”を出力する。しかし、こ
の通信制御用IC1を単体試験する場合には信号S2とし
て”L”が出力されるようにスイッチ13が切り換えられ
る。
【0016】参照符号4は固有値格納部であり、この通
信制御用IC1自身の属性情報を示す固有値が予め格納さ
れている。この固有値格納部4に格納されている固有値
も信号線7を介して回線制御用ICから入力される信号S1
と同ビットの複数ビットである。
【0017】前述の属性情報入力部2及び固有値格納部
4は選択回路5に接続されており、また信号線3も選択
回路5に接続されている。選択回路5には属性情報を示
す信号のビット数に対応した切換え回路50が備えられて
いる。各切換え回路50は、属性情報入力部2から与えら
れる信号S1の各ビットが一方の入力端子に、スイッチ13
から出力される信号S2が他方の入力端子にそれぞれ入力
される2入力の ANDゲート511 と、固有値格納部4に格
納されている固有値の各ビットが一方の入力端子に、ス
イッチ13から出力される信号S2の反転信号が他方の入力
端子にそれぞれ入力される2入力の ANDゲート512 と、
両 ANDゲート511, 512の出力が入力される2入力のORゲ
ート513 とで構成されており、このORゲート513 の出力
が信号S3の各ビットになっている。
【0018】従って、選択回路5の各切換え回路50は、
信号S2が”H”である場合には ANDゲート511 の出力が
ORゲート513 をそのまま通過して信号S3の各ビットとし
て、信号S2が”L”である場合には ANDゲート512 の出
力がORゲート513 をそのまま通過して信号S3の各ビット
としてそれぞれ出力される。換言すれば、選択回路5は
スイッチ13から出力されている信号S2が”H”であれば
属性情報入力部2に回線制御用ICから入力されている属
性情報を示す信号S1を選択して信号S3として出力し、逆
にスイッチ13から出力されている信号S2が”L”であれ
ば固有値格納部4に格納されている属性情報を示す固有
値を選択して信号S3として出力する。
【0019】参照符号8はこの通信制御用IC1を制御す
るマイクロプロセッサ(以下、 MPUという) である。こ
のMPU8には、データ線10, アドレス線11及びコマンド線
12を介してROM9が接続されている。ROM9にはこの通信制
御用IC1が通常の動作、即ち通信制御を実行するための
通信制御プログラム及び単体試験のための自己診断プロ
グラム等が予め格納されている。
【0020】なお、MPU8には前述の選択回路5から出力
される信号S3が信号線6を介して、またリセット信号RS
T が信号線14を介してそれぞれ入力される。
【0021】このような構成を有する本発明の通信制御
用ICの動作は以下の如くである。図示されていないパワ
ースイッチがオンされて電源が投入された場合、あるい
は信号線14を介してリセット信号RST がMPU8に与えられ
た場合にMPU8が起動する。この際、スイッチ13が”H”
側に切り換えられていて通常の動作が設定されていれ
ば、このスイッチ13から出力される”H”の信号S2がMP
U8に与えられるのでMPU8はROM9に格納されている通信制
御プログラムを読み出して通常の制御を開始する。
【0022】この場合、スイッチ13から出力される”
H”の信号S2は選択回路5の各切換え回路50にも与えら
れる。これにより、選択回路5の各切換え回路50は属性
情報入力部2から入力されている信号S1の各ビットをそ
のまま信号S3として信号線6を介してMPU8に与える。従
って、MPU8はこの信号S3に従って通常の通信制御を実行
することが出来る。
【0023】しかし、スイッチ13が”L”側に切り換え
られていて単体試験の実行が設定されている場合は、こ
のスイッチ13から出力される”L”の信号S2がMPU8に与
えられるので、MPU8はROM9から自己診断プログラムを読
み出して実行する。
【0024】この場合、スイッチ13から出力される”
L”の信号S2は選択回路5の各切換え回路50にも与えら
れる。これにより、選択回路5の各切換え回路50は固有
値格納部4に格納されている固有値の各ビットをそのま
ま信号S3として信号線6を介してMPU8に与える。従っ
て、MPU8はこの信号S3に従って自己診断を実行すること
が出来る。
【0025】
【発明の効果】以上に詳述したように本発明に係る通信
制御用ICによれば、通信制御用ICの種類が増加した場合
にも、それぞれの通信制御用ICの内部に予め格納してあ
る固有値をそれぞれの種類に応じて変更することによ
り、単体試験時であることを示す信号を与えるのみの手
順で種々の通信制御用ICの単体試験を行うことが出来る
ようになる。
【図面の簡単な説明】
【図1】本発明の通信制御用ICの原理的構成を示すブロ
ック図である。
【図2】本発明に係る通信制御用ICの一実施例の構成を
示すブロック図である。
【符号の説明】
1 通信制御用IC 4 固有値格納部 5 選択回路 13 スイッチ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 端末装置と回線制御用ICとの間に接続
    され、前記回線制御用ICから与えられる属性情報を表
    す信号(S1)及び予め内部メモリに格納されているプログ
    ラムに従って通信制御を実行すると共に、単体試験を行
    うべくなしてある通信制御用IC(1) において、 接続される回線制御用ICに応じた属性情報を表すデー
    タを予め格納した固有値格納部(4) と、 通常の制御を実行するかまたは単体試験を実施するかを
    示す信号(S2)を発生するスイッチ(13)と、 前記属性情報を表す信号(S1)と前記固有値格納部(4) に
    格納されているデータとが与えられ、前記信号(S2)が通
    常の制御を実行することを示している場合は前記属性情
    報を表す信号(S1)を、単体試験を実施することを示して
    いる場合は前記固有値格納部(4) に格納されているデー
    タをそれぞれ選択出力する選択回路(5)とを備えたこと
    を特徴とする通信制御用IC。
JP4204125A 1992-07-30 1992-07-30 通信制御用ic Pending JPH0654035A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4204125A JPH0654035A (ja) 1992-07-30 1992-07-30 通信制御用ic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4204125A JPH0654035A (ja) 1992-07-30 1992-07-30 通信制御用ic

Publications (1)

Publication Number Publication Date
JPH0654035A true JPH0654035A (ja) 1994-02-25

Family

ID=16485242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4204125A Pending JPH0654035A (ja) 1992-07-30 1992-07-30 通信制御用ic

Country Status (1)

Country Link
JP (1) JPH0654035A (ja)

Similar Documents

Publication Publication Date Title
KR100600211B1 (ko) 집적 회로의 셀프-테스트를 실행하기 위한 셀프-테스트 장치를 포함하는 집적 회로
JP3565863B2 (ja) Jtagの高インピーダンス試験モード
JP2000275303A (ja) バウンダリスキャンテスト方法及びバウンダリスキャンテスト装置
EP0953988A2 (en) Integrated circuit having memory built-in self test (BIST) with programmable characteristics and method of operation
US4679194A (en) Load double test instruction
US6463562B1 (en) Semiconductor device including macros and its testing method
US4807178A (en) Programmable sequence controller having indirect and direct input/output apparatus
US6240377B1 (en) Integrated circuit with embedded reprogrammable EEPROM and emulation method to facilitate debugging
JPH0654035A (ja) 通信制御用ic
JP2594130B2 (ja) 半導体回路
US6003141A (en) Single chip processor with externally executed test function
US5341380A (en) Large-scale integrated circuit device
JPS5987537A (ja) 優先度をもつデ−タの制御回路
KR0135593B1 (ko) 마이크로 콤퓨터
US6205566B1 (en) Semiconductor integrated circuit, method for designing the same, and storage medium where design program for semiconductor integrated circuit is stored
EP0523438A2 (en) Microcomputer with boundary-scan facility
JP2002365337A (ja) テスト回路およびデジタル回路
JPH03128475A (ja) 論理テスト機能付き論理回路
JP2853381B2 (ja) 半導体集積回路
JP2000009816A (ja) 半導体集積回路及び半導体集積回路の試験方法
JP2877505B2 (ja) Lsi実装ボード及びデータ処理装置
JPH09274611A (ja) マイクロコンピュータ
JPH06161809A (ja) 半導体集積回路装置
JPH05242273A (ja) 半導体集積回路装置
JPS6238746B2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19971118