JPH0654221A - テレビジョン信号のディジタル映像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 テレビジョン信号のディジタル映像処理装置
において、水平位相検出における入力位相の変化に対す
る追随性を損うことなく、同期分離回路及びクロック再
生回路の揺らぎと、入力信号における同期信号とバース
トとの位相関係の変化によって、水平位相検出が悪影響
を受けることを防止する。 【構成】 図２に示す入力水平位相検出回路において、
ローパスフィルタ２６は、フリップフロップ２５の出力
である水平位置のサンプル結果における高域成分即ち同
期分離回路３及びクロック再生回路４の揺らぎ等による
ランダムで急峻なサンプル点の変化を抑圧する。更に、
振幅合成器２７及びフリップフロップ２８，２９によっ
て構成される水平走査期間の２倍の時定数をもつリカー
シブルフィルタは、同期分離回路３及びクロック再生回
路４の揺らぎ等による水平位相の変動を軽減する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン信号処理
に関し、特にコンポジットディジタル映像信号処理に有
用なテレビジョン信号のディジタル映像処理装置に関す
る。

【０００２】

【従来の技術】従来のテレビジョン信号のディジタル映
像処理装置としては、アナログコンポジット入力映像信
号から第１の同期信号（以下、ＷＳＹＮＣと記す）を分
離する第１の同期分離回路と、アナログコンポジット入
力映像信号におけるバースト信号から第１のクロック信
号（以下、ＷＣＫと記す）及び第１のサブキャリア信号
（以下、ＷＳＣと記す）を再生する第１のクロック再生
回路と、アナログコンポジット入力映像信号を標本化し
て量子化するＡ／Ｄ変換器と、ＷＳＹＮＣ，ＷＣＫ及び
ＷＳＣからアナログコンポジット入力映像信号の水平位
相を決定するタイミングパルス（以下、ＷＨと記す）を
検出する入力水平位相検出回路と、コンポジット基準入
力信号から第２の同期信号（以下、ＲＳＹＮＣと記す）
を分離する第２の同期分離回路と、コンポジット基準入
力信号におけるバースト信号から第２のクロック信号
（以下、ＲＣＫと記す）及び第２のサブキャリア信号
（以下、ＲＳＣと記す）を再生する第２のクロック再生
回路と、ＲＳＹＮＣ，ＲＣＫ及びＲＳＣから基準水平位
相を決定するタイミングパルス（以下、ＲＨと記す）を
検出する基準水平位相検出回路と、ＷＨ及びＲＨに基づ
いて遅延量を決定する可変遅延回路と、ディジタル信号
処理をするディジタル信号処理回路と、ＲＳＹＮＣ，Ｒ
ＣＫ及びＲＳＣ等に基づいてブランキング信号を発生し
ディジタル信号処理回路の出力にブランキングを付加す
るブランキング処理回路と、Ｄ／Ａ変換器とからなるテ
レビジョン信号のディジタル映像処理装置がある。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
た従来のテレビジョン信号のディジタル映像処理装置で
は、扱う信号がコンポジット信号であるため、付け替え
るブランキングの位相と処理した映像の位相と夫々の基
準コンポジット入力信号とに対する水平位相の関係に厳
しい制約がある。そして、上述した従来のテレビジョン
信号のディジタル映像処理装置では、同期分離回路とク
ロック再生回路の揺らぎと入力信号のＳＹＮＣとバース
トとにおける位相関係によって、出力のカラー位相が変
化しないように、水平位相の検出においては入力に対し
ても、また基準入力に対しても特別の配慮をしているも
のがある。例えば、水平位相検出にサブキャリア単位の
不感帯を設けているものがある。しかし、このような方
法では、入力位相の純然たる変化に対する追随性に問題
があり、明らかに位相の異なる信号に入力段において切
り替えた場合は出力が追随せず、装置の後段での映像合
成等において位相ずれを起こしてしまうという問題点が
ある。

【０００４】本発明はかかる問題点に鑑みてなされたも
のであって、コンポジットディジタル映像信号処理に有
用なテレビジョン信号のディジタル映像処理装置におい
て、水平位相検出における入力位相の変化に対する追随
性を損うことなく、同期分離回路及びクロック再生回路
の揺らぎと、入力信号のＳＹＮＣとバーストとにおける
位相関係の変化とによって、水平位相検出が悪影響を受
けることを防止することができるテレビジョン信号のデ
ィジタル映像処理装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明に係るテレビジョ
ン信号のディジタル映像処理装置は、アナログ映像信号
から第１の同期信号を分離する第１の同期分離回路と、
前記アナログ映像信号におけるバースト信号から第１の
クロック信号及び第１のサブキャリア信号を再生する第
１のクロック再生回路と、前記アナログ映像信号を標本
化して量子化するＡ／Ｄ変換器と、前記第１の同期信号
と前記第１のクロック信号と前記第１のサブキャリア信
号とを入力して前記アナログ映像信号の水平位相を決定
する第１のタイミンングパルスを出力する入力水平位相
検出回路と、基準入力信号から第２の同期信号を分離す
る第２の同期分離回路と、前記基準入力信号におけるバ
ースト信号から第２のクロック信号及び第２のサブキャ
リア信号を再生する第２のクロック再生回路と、前記第
２の同期信号と前記第２のクロック信号と前記第２のサ
ブキャリア信号とを入力して基準水平位相を決定する第
２のタイミングパルスを出力する基準水平位相検出回路
と、前記Ａ／Ｄ変換器の出力を入力して前記第１のタイ
ミンングパルス及び前記第２のタイミンングパルスに基
づいた遅延量で遅延させる可変遅延回路と、この可変遅
延回路の出力を入力してディジタル信号処理をするディ
ジタル信号処理回路と、前記第２の同期信号と前記第２
のクロック信号と前記第２のサブキャリア信号等とを入
力してブランキング信号を発生し前記ディジタル信号処
理回路の出力に前記ブランキング信号を付加するブラン
キング処理回路と、このブランキング処理回路の出力を
入力してＤ／Ａ変換するＤ／Ａ変換器とを有するテレビ
ジョン信号のディジタル映像処理装置において、前記入
力水平位相検出回路は、前記第１のサブキャリア信号を
クロックとして前記第１のクロック信号をカウントする
２ビットカウンタと、前記第１のサブキャリア信号をク
ロックとして前記第１のクロック信号を４５５回までカ
ウントする動作を繰り返すセルフクリア付きカウンタ
と、前記第１の同期信号を前記第１のクロック信号によ
ってラッチし１クロック幅のサンプルパルスとして出力
する水平位置サンプルパルス発生器と、前記サンプルパ
ルスをクロックとして前記２ビットカウンタ及び前記セ
ルフクリア付きカウンタの出力を入力する第１のフリッ
プフロップと、この第１のフリップフロップの出力にお
ける高周波ノイズを除去するローパスフィルタと、この
ローパスフィルタの出力とフィードバック信号とを制御
可能な増幅度で荷重加算する振幅合成器と、この振幅合
成器の出力を入力とし前記サンプルパルスをクロックと
する第２のフリップフロップと、この第２のフリップフ
ロップの出力を入力とし前記サンプルパルスをクロック
として前記フィードバック信号を出力する第３のフリッ
プフロップと、前記第２のフリップフロップの出力の振
幅制限をする第１の振幅制限器と、前記第３のフリップ
フロップの出力の振幅制限をする第２の振幅制限器と、
前記第１の振幅制限器の出力の丸めをする第１の丸め回
路と、前記第２の振幅制限器の出力の丸めをする第２の
丸め回路と、前記第１の丸め回路の出力と前記第１及び
第２のカウンタの出力とを比較する第１の比較器と、前
記第２の丸め回路の出力と前記第１及び第２のカウンタ
の出力とを比較する第２の比較器と、前記第１の比較器
の出力と前記第２の比較器の出力との論理和をとるＯＲ
回路とを有し、前記基準水平位相検出回路は、前記入力
水平位相検出回路と等価な回路構成を有することを特徴
とする。

【０００６】なお、前記ローパスフィルタは、ディジタ
ルフィルタにおけるＩＩＲフィルタとすることができ
る。

【０００７】

【作用】本発明に係るテレビジョン信号のディジタル映
像処理装置において、入力水平位相検出回路及び基準水
平位相検出回路は、第１のフリップフロップの出力であ
る水平位置サンプルの結果における高域成分即ち第１の
同期分離回路及び第１のクロック再生回路の揺らぎ等に
よるランダムで急峻なサンプル点の変化を抑圧するロー
パスフィルタと、振幅合成器と第１及び第２のフリップ
フロップとによって構成される水平走査期間の２倍の時
定数をもつリカーシブルフィルタとにより、第１及び第
２の同期分離回路並びに第１及び第２のクロック再生回
路の揺らぎ等による水平位相の変動を軽減することがで
きる。

【０００８】これらにより、本発明に係るテレビジョン
信号のディジタル映像処理装置は、線系回路を用いて、
水平位相検出における入力位相の変化に対する追随性を
損うことなく、第１及び第２の同期分離回路並びに第１
及び第２のクロック再生回路の揺らぎと、入力信号の同
期信号とバーストとにおける位相関係の変化とによっ
て、水平位相が変動することを防止することができる。

【０００９】なお、本発明に係るテレビジョン信号のデ
ィジタル映像処理装置は、サンプル点の変化を抑圧する
ローパスフィルタをディジタルフィルタであるＩＩＲフ
ィルタで構成することが好ましい。

【００１０】

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。

【００１１】図１は、本発明の実施例に係るテレビジョ
ン信号のディジタル映像処理装置を示すブロック図であ
る。図１に示すように、本実施例に係るテレビジョン信
号のディジタル映像処理装置は、入力信号であるアナロ
グコンポジット入力映像信号から同期信号であるＷＳＹ
ＮＣを分離する同期分離回路３と、アナログコンポジッ
ト入力映像信号におけるバースト信号からクロック信号
であるＷＣＫ及びサブキャリア信号であるＷＳＣを再生
するクロック再生回路４と、アナログコンポジット入力
映像信号を標本化して量子化するＡ／Ｄ変換器２と、Ｗ
ＳＹＮＣ，ＷＣＫ及びＷＳＣからアナログコンポジット
入力映像信号の水平位相を決定するタイミングパルスで
あるＷＨを検出する入力水平位相検出回路５と、基準同
期入力信号であるコンポジット基準入力信号から同期信
号であるＲＳＹＮＣを分離する同期分離回路１０と、コ
ンポジット基準入力信号におけるバースト信号からクロ
ック信号であるＲＣＫ及びサブキャリア信号であるＲＳ
Ｃを再生するクロック再生回路１１と、ＲＳＹＮＣ，Ｒ
ＣＫ及びＲＳＣから基準水平位相を決定するタイミング
パルスであるＲＨを検出する基準水平位相検出回路１２
と、ＷＨ及びＲＨに基づいて遅延量を決定する可変遅延
回路６と、ディジタル映像信号処理をする映像信号処理
回路７と、ＲＳＹＮＣ，ＲＣＫ及びＲＳＣ等に基づいて
ブランキング信号を発生し映像信号処理回路７の出力に
ブランキングを付加するブランキング処理回路８と、ブ
ランキング処理回路８の出力をＤ／Ａ変換するＤ／Ａ変
換器とで構成されている。

【００１２】図２は、図１に示すテレビジョン信号のデ
ィジタル映像処理装置における入力水平位相検出回路５
の一例を示すブロック図である。なお、基準水平位相検
出回路１２も入力水平位相検出回路５と同様な回路とな
っている。図２に示す入力水平位相検出回路は、ＷＣＫ
をクロックとしＷＳＣでクリアされる２ビットのカウン
タ２３と、ＷＣＫをクロックとしＷＳＣを４５５回カウ
ントする動作を繰り返すセルフクリア付き９ビットのカ
ウンタ２４と、カウンタ２４の出力の９ビットを上位ビ
ットとしカウンタ２３の出力における上位１ビットを下
位ビットとして合成して１０ビットの水平アドレスと
し、水平サンプルパルスでカウンタ２３，２４の出力を
サンプルするフリップフロップ２５と、水平サンプルパ
ルスをクロックとするフリップフロップと加算器と乗算
器とからなる映像信号における垂直方向成分のローパス
フィルタ２６と、ローパスフィルタ２６の出力である入
力Ａと後述のフリップフロップ２９の出力である入力Ｂ
とをゲイン入力Ｋで荷重平均する振幅合成器２７と、振
幅合成器２７の出力を入力とし水平サンプルパルスをク
ロックとするフリップフロップ２８と、フリップフロッ
プ２８の出力を入力とし水平サンプルパルスをクロック
とするフリップフロップ２９と、フリップフロップ２８
の出力の振幅を制限する振幅制限器３０と、フリップフ
ロップ２９の出力の振幅を制限する振幅制限器３１と、
振幅制限器３０の出力を丸める丸め回路３２と、振幅制
限器３１の出力を丸める丸め回路３３と、カウンタ２３
及びカウンタ２４の出力と丸め回路３２の出力との比較
をする比較器３４と、カウンタ２３及びカウンタ２４の
出力と丸め回路３３の出力との比較をする比較器３５
と、比較器３４の出力と比較器３５の出力との論理和を
とるＯＲ回路３６と、ＷＳＹＮＣを入力としＷＣＫをク
ロックとするフリップフロップ３９と、フリップフロッ
プ３９の出力とＷＳＹＮＣとの論理積をとるＡＮＤ回路
４０と、ＡＮＤ回路４０の出力を入力としＷＣＫをクロ
ックとするフリップフロップ４１とで構成されている。

【００１３】次に、上述の如く構成された本実施例に係
るテレビジョン信号のディジタル映像処理装置の動作に
ついて説明する。図１において、入力端子１から本装置
に入力されたアナログコンポジット入力映像信号は、Ａ
／Ｄ変換器２，同期分離回路３及びクロック再生回路４
に入力される。同期分離回路３では、アナログコンポジ
ット入力映像信号における同期部分がＷＳＹＮＣとして
分離される。クロック再生回路４では、アナログコンポ
ジット入力映像信号におけるバースト部分のサブキャリ
ア成分に基づいてフェーズロックループを構成して、ク
ロック信号であるＷＣＫとサブキャリア信号であるＷＳ
Ｃとが再生される。そして、ＷＳＹＮＣ，ＷＣＫ及びＷ
ＳＣは、次段の入力水平位相検出回路５に入力され、入
力水平位相検出回路５は、入力位相を決定する。Ａ／Ｄ
変換器２にてディジタル信号に変換された映像信号は、
ＷＣＫに基づいた期間だけ可変遅延器６に保持される。

【００１４】一方、入力端子１３から本装置に入力され
た基準同期入力信号は、同期分離回路１０及びクロック
再生回路１１によってＲＳＹＮＣ，ＲＣＫ及びＲＳＣを
抽出される。これらのＲＳＹＮＣ，ＲＣＫ及びＲＳＣ
は、基準水平位相検出回路１２に入力されて基準位相を
決定するためのタイミングパルスであるＲＨを検出され
る。このＲＨは、ＲＣＫと共に可変遅延器６に入力さ
れ、基準位相が決定される。

【００１５】その後、可変遅延器６の出力である映像信
号は、映像信号処理回路７によって所定の映像処理を施
される。更に、映像信号処理回路７の出力は、ブランキ
ング処理回路８においてＲＳＹＮＣ，ＲＨ，ＲＳＣ及び
ＲＣＫからブランキングデータを作られてブランキング
期間を付け替えられる。ブランキング処理回路８の出力
は、Ｄ／Ａ変換器９によってＤ／Ａ変換され、本装置の
出力信号として出力端子１４に出力される。

【００１６】次に、本発明の主要部である入力水平位相
検出回路５の動作について更に詳細に説明する。カウン
タ２３，２４は、ＷＣＫの２サイクルを１単位として、
４５５単位を上限として繰り返しカウントするカウンタ
であり、ＷＳＹＮＣの水平位置を確定する。ここで、Ｗ
ＣＫの２サイクルを１単位としているのは、ＮＴＳＣコ
ンポジット信号の規格を定めたＲＳ−１７０Ａ規格で
は、ＳＹＮＣの立ち上がりとバースト信号のサブキャリ
アとの位相関係が１クロックおきに規定されているため
である。

【００１７】フリップフロップ３９，ＡＮＤ回路４０及
びフリップフロップ４１では、入力端子３８から入力し
たＷＳＹＮＣをＷＣＫの１クロックサイクル幅の信号に
して、フリップフロップ２５に出力する。フリップフロ
ップ２５では、それらの信号を入力しＷＳＹＮＣの示す
水平位置をサンプリングして、水平サンプルパルスを出
力する。この水平サンプルパルスは、図１に示す同期分
離回路３及びクロック再生回路４の揺らぎ等により、安
定したパルスとはならないため、その水平サンプルパル
スを後段の可変遅延回路６の遅延量を制御する信号とし
て使用すると、走査線毎に位相変動を起こす。

【００１８】この位相変動を防止するために本実施例に
係るテレビジョン信号のディジタル映像処理装置では、
図２に示すように、垂直方向のローパスフィルタ２６に
よって、水平位置サンプル結果における高域成分即ち同
期分離回路３及びクロック再生回路４の揺らぎ等による
ランダムで急峻なサンプル点の変化を抑圧している。更
に、振幅合成器２７及びフリップフロップ２８，２９に
よって構成される水平走査期間の２倍の時定数をもつリ
カーシブルフィルタで、サンプル点の変化に対する応答
を遅らせると共に前ラインのサンプル点との平均化をす
ることにより、前述の同期分離回路３及びクロック再生
回路４の揺らぎ等による水平位相の変動を軽減すること
ができる。もちろん、本実施例に係るテレビジョン信号
のディジタル映像処理装置は、入力位相における基準位
相に対する純然たる位相の変化には、応答が遅れるだけ
で確実に追従する。

【００１９】その後、水平位置サンプル結果は、振幅制
限器３０，３１及び丸め回路３２，３３によって振幅制
限及び丸めをされ、比較器３４，３５によって水平アド
レスと比較されて、水平検出パルスとされる。比較器３
４，３５の出力である水平検出パルスは、夫々１ライン
おきに水平位相を検出したパルスであるので、ＯＲ回路
３６によって論理和されて出力端子３７に出力され、後
段の可変遅延器６に入力されて水平位相が安定に決定さ
れる。

【００２０】

【発明の効果】以上説明したように本発明に係るテレビ
ジョン信号のディジタル映像処理装置によれば、コンポ
ジットディジタル映像信号処理に有用なテレビジョン信
号のディジタル映像処理装置において、水平位相検出に
悪影響を及ぼす同期分離回路及びクロック再生回路の揺
らぎ、並びに入力信号におけるＳＹＮＣとバースト信号
との関係の変化に対して、従来の方法である不感帯をお
く等の非線系処理をすることなく、ローパスフィルタ及
びＩＩＲフィルタ等の線系回路を用いることにより、水
平位相検出における入力位相の変化に対する追随性を損
うことなく、同期分離回路及びクロック再生回路の揺ら
ぎと、入力信号のＳＹＮＣとバーストとにおける位相関
係の変化とによって、水平位相が変動することを防止す
ることができる。

【図面の簡単な説明】

【図１】本発明の実施例に係るテレビジョン信号のディ
ジタル映像処理装置を示すブロック図である。

【図２】図１に示すテレビジョン信号のディジタル映像
処理装置における入力水平位相検出回路の一例を示すブ
ロック図である。

【符号の説明】

２３，２４；カウンタ ２５，２８，２９，３９，４１；フリップフロップ ２６；ローパスフィルタ ２７；振幅合成器 ３０，３１；振幅制限器 ３２，３３；丸め回路 ３４，３５；比較器 ３６；ＯＲ回路 ４０；ＡＮＤ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 アナログ映像信号から第１の同期信号を
   分離する第１の同期分離回路と、前記アナログ映像信号
   におけるバースト信号から第１のクロック信号及び第１
   のサブキャリア信号を再生する第１のクロック再生回路
   と、前記アナログ映像信号を標本化して量子化するＡ／
   Ｄ変換器と、前記第１の同期信号と前記第１のクロック
   信号と前記第１のサブキャリア信号とを入力して前記ア
   ナログ映像信号の水平位相を決定する第１のタイミンン
   グパルスを出力する入力水平位相検出回路と、基準入力
   信号から第２の同期信号を分離する第２の同期分離回路
   と、前記基準入力信号におけるバースト信号から第２の
   クロック信号及び第２のサブキャリア信号を再生する第
   ２のクロック再生回路と、前記第２の同期信号と前記第
   ２のクロック信号と前記第２のサブキャリア信号とを入
   力して基準水平位相を決定する第２のタイミングパルス
   を出力する基準水平位相検出回路と、前記Ａ／Ｄ変換器
   の出力を入力して前記第１のタイミンングパルス及び前
   記第２のタイミンングパルスに基づいた遅延量で遅延さ
   せる可変遅延回路と、この可変遅延回路の出力を入力し
   てディジタル信号処理をするディジタル信号処理回路
   と、前記第２の同期信号と前記第２のクロック信号と前
   記第２のサブキャリア信号等とを入力してブランキング
   信号を発生し前記ディジタル信号処理回路の出力に前記
   ブランキング信号を付加するブランキング処理回路と、
   このブランキング処理回路の出力を入力してＤ／Ａ変換
   するＤ／Ａ変換器とを有するテレビジョン信号のディジ
   タル映像処理装置において、前記入力水平位相検出回路
   は、前記第１のサブキャリア信号をクロックとして前記
   第１のクロック信号をカウントする２ビットカウンタ
   と、前記第１のサブキャリア信号をクロックとして前記
   第１のクロック信号を４５５回までカウントする動作を
   繰り返すセルフクリア付きカウンタと、前記第１の同期
   信号を前記第１のクロック信号によってラッチし１クロ
   ック幅のサンプルパルスとして出力する水平位置サンプ
   ルパルス発生器と、前記サンプルパルスをクロックとし
   て前記２ビットカウンタ及び前記セルフクリア付きカウ
   ンタの出力を入力する第１のフリップフロップと、この
   第１のフリップフロップの出力における高周波ノイズを
   除去するローパスフィルタと、このローパスフィルタの
   出力とフィードバック信号とを制御可能な増幅度で荷重
   加算する振幅合成器と、この振幅合成器の出力を入力と
   し前記サンプルパルスをクロックとする第２のフリップ
   フロップと、この第２のフリップフロップの出力を入力
   とし前記サンプルパルスをクロックとして前記フィード
   バック信号を出力する第３のフリップフロップと、前記
   第２のフリップフロップの出力の振幅制限をする第１の
   振幅制限器と、前記第３のフリップフロップの出力の振
   幅制限をする第２の振幅制限器と、前記第１の振幅制限
   器の出力の丸めをする第１の丸め回路と、前記第２の振
   幅制限器の出力の丸めをする第２の丸め回路と、前記第
   １の丸め回路の出力と前記第１及び第２のカウンタの出
   力とを比較する第１の比較器と、前記第２の丸め回路の
   出力と前記第１及び第２のカウンタの出力とを比較する
   第２の比較器と、前記第１の比較器の出力と前記第２の
   比較器の出力との論理和をとるＯＲ回路とを有し、前記
   基準水平位相検出回路は、前記入力水平位相検出回路と
   等価な回路構成を有することを特徴とするテレビジョン
   信号のディジタル映像処理装置。
2. 【請求項２】 前記ローパスフィルタは、ディジタルフ
   ィルタにおけるＩＩＲフィルタであることを特徴とする
   請求項１に記載のテレビジョン信号のディジタル映像処
   理装置。