JPH0654455B2 - 整合電流源 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電流源に関し、特に吐き出し電流（source c
urrent）と同じ大きさのつまり等価な吸い込み電流（si
nk current）を発生する整合電流源に関する。

［従来の技術］ 多くの集積回路、特にアナログ回路においては、電流源
が使用される場合が多い。ある場合には、互いに等価な
吸い込み電流と吐き出し電流とを発生する整合電流源が
非常に重要である。しかしながら、トランジスタ電流は
ＭＯＳデバイスにおいてはチヤネル長が変化する効果に
よつてまたバイポーラデバイスにおいてはアーリー効果
によつて影響される。ＭＯＳトランジスタのドレーン電
流は、したがつて、そのドレーン・ソース電圧に対して
無関係ではなくまたバイポーラトランジスタのコレクタ
電流はそのコレクタ・エミツタ電圧に対して無関係では
ない。実際に、ドレーン電流（又はコレクタ電流）は、
増大するドレーン・ソース電圧（又はコレクタ・エミツ
タ電圧）と共に増大する。

第１図は、吸い込み電流と吐き出し電流を発生する既知
の電流源の回路を示す。この回路においてＭＯＳトラン
ジスタ（Ｔ_１）とＭＯＳトランジスタ（Ｔ_２）（以下単
にトランジスタと称す）は直列接続される。トランジス
タ（Ｔ_１）のソースとトランジスタ（Ｔ_２）のソースは
それぞれ電圧端子（Ｖ＋）と電圧端子（Ｖ−）に接続さ
れ、またトランジスタ（Ｔ_１）のゲートは接続点（Ｆ）
を介してそのドレーンに接続される。接続点（Ｆ）は、
また、トランジスタ（Ｔ_３）のゲートに接続される。こ
のトランジスタ（Ｔ_３）はそのソースが電圧端子（Ｖ
＋）に接続される。接続点（Ｂ）における入力電圧はト
ランジスタ（Ｔ_２）のゲート並びにトランジスタ
（Ｔ_４）のゲートに印加され後者のソースは電圧端子
（Ｖ−）に接続される。電圧接続点（Ａ）がスイツチ
（Ｓ）を制御することによつて、出力接続点（Ｃ）は端
子（Ｄ）又は端子（Ｅ）を介してトランジスタ（Ｔ_３）
又はトランジスタ（Ｔ_４）のドレーンにそれぞれ選択的
に接続される。

チヤネル長が変化する効果が存在する以上、この回路は
互いに等価な吸い込み電流及び吐き出し電流を発生する
ことができない。接続点（Ｂ）は電源電流の振幅を制御
する。接続点（Ｃ）は出力接続点であり、電圧（Ｖ＋）
から電圧（Ｖ−）の範囲内において定電圧にある。接続
点（Ａ）がスイツチ（Ｓ）を制御して接続点（Ｃ）と接
続点（Ｄ）の間の接点を閉じかつ接続点（Ｃ）と接続点
（Ｅ）との間の接点を開くとき、この回路は吐き出し電
流態様として機能する。すなわち、接続点（Ｂ）に印加
される電圧が変化すると、電流Ｉ_１が変化する。トラン
ジスタＴ_１のドレーン・ソース電圧Ｖ_ds1とトランジス
タ（Ｔ_２）のドレーン・ソース電圧Ｖ_ds2は、接続点
（Ｂ）の電圧の変化に伴つて互に逆向きに変化する。し
かしながら、接続点（Ｃ）の電圧は一定である。したが
つて、Ｖ_ds1−Ｖ_ds2，Ｖ_ds1−Ｖ_ds3、及びＶ_ds2−Ｖ_ds4
が接続点（Ｂ）の電圧の変化と共に変動する。ここでＶ
_ds1，Ｖ_ds2，Ｖ_ds3及びＶ_ds4は、トランジスタ
［（Ｔ_１），（Ｔ_２），（Ｔ_３），（Ｔ_４）］のそれぞ
れドレーン・ソース電圧である。トランジスタ（Ｔ_１）
とトランジスタ（Ｔ_２）のみならず、トランジスタ（Ｔ
_３）とトランジスタ（Ｔ_４）も程度に差はあるがチヤネ
ル長が変化する効果の影響を受ける。この結果、電流Ｉ
_１と電流Ｉ_２との間に線形関係が存在せず、また電流Ｉ
_３と電流Ｉ_１の間にも線形関係が存在しない。同様に、
電流Ｉ_２と電流Ｉ_３との間にも線形関係は存在しない。
さらに、吐き出し電流態様における電流Ｉ_４（＝Ｉ_２）
と吸い込み電流態様における−Ｉ_４（＝Ｉ_３）との比
は、接続点（Ｂ）の電圧が異なれば異なる。このため、
この回路は、整合された電流を供給することができな
い。整合された電流を供給する状態において、吐き出し
電流態様における電流の大きさは吸い込み電流態様にお
ける電流の大きさと、これらの電流の多少にかかわら
ず、同じである。

この問題を克服するために普通採用されている一つの方
法は、レーザトリミング（laser trimming）による電流
電源の調節である。しかしながら、この方法は、ある一
定電流の下で互に等価な吐き出し電流と吸い込み電流を
発生するのみであつて、吐き出し電流対吸い込み電流の
比は吐き出し電流と吸い込み電流の大きさが異なるとこ
れに伴つて変動する。

［発明が解決しようとする問題点］ 上記問題点を解決するための電流源は、ＭＯＳトランジ
スタ又はバイポーラトランジスタによつて実現される。
チヤネル長が変化する効果又はアーリ効果の影響にかか
わらず、本発明の回路は互いに等価な吸い込み電流と吐
き出し電流を、これらの電流の多少にかかわらず発生す
る。

［問題点を解決するための手段］ 簡単に説明すると、本発明によれば、整合電流源は、第
１トランジスタ、１対の無遮断スイツチ、第２トランジ
スタをこの順序に直列接続した第１段、及び第３トラン
ジスタ、１対の電流スイツチ、第４トランジスタをこの
順序に直列接続した第２段を含む。演算増幅器は１対の
無遮断スイツチの接続点に接続された非反転入力端子
と、第１トランジスタと第３トランジスタを制御するよ
うに接続された出力端子を有する。前記一対のスイツチ
である第３スイツチと第４スイツチは吐き出し電流態様
又は吸い込み電流態様における動作を制御するように接
続され、両者の接続点は演算増幅器の反転入力端子と実
質的に同電位に保たれる。

出力帰還回路又は積分回路が第３スイツチと第４スイツ
チの接続点に接続される。

［実施例］ 本発明の整合電流源の概略図が、第２図に示されてい
る。この図に示されているように、整合電流源は２つの
ダミースイツチ（Ｓ_１，Ｓ_２）、二つの電流スイツチ
（Ｓ_３，Ｓ_４）、４つのカレントミラートランジスタ
［（Ｔ_５，Ｔ_６，Ｔ_７），（Ｔ_８）］及び演算増幅器
（ＯＰ）を含む。

第２図に示されているように、トランジスタ（Ｔ_５、ス
イツチ（Ｓ_１）、スイツチ（Ｓ_２）及びトランジスタ
（Ｔ_６）は電源電圧端子（Ｖ＋）と電源電圧端子（Ｖ
−）［以下それぞれ端子（Ｖ＋）、端子（Ｖ−）と称
す］との間に上記順序で接続されている。一方トランジ
スタ（Ｔ_７）、スイツチ（Ｓ_３）、スイツチ（Ｓ_４）及
びトランジスタ（Ｔ_８）は端子（Ｖ＋）と端子（Ｖ−）
との間にこの順序に直列接続されている。演算増幅器
（ＯＰ）の非反転入力端子は、スイツチ（Ｓ_１）とスイ
ツチ（Ｓ_２）との間の接続点（Ｉ）に接続される。又こ
の演算増幅器の出力端子はトランジスタ（Ｔ_５）とトラ
ンジスタ（Ｔ_７）の各ゲートに接続される。スイツチ
（Ｓ_３）とスイツチ（Ｓ_４）は、接続点（Ｈ）の電圧に
よつて制御される。接続点（Ｆ）の電圧は、トランジス
タ（Ｔ_６）とトランジスタ（Ｔ_８）の各ゲートに印加さ
れる。スイツチ（Ｓ_３）とスイツチ（Ｓ_４）の接続点
（Ｇ）は、帰還回路１内の演算増幅器の反転入力端子に
接続され、一方、接続点（Ｅ）の電圧は演算増幅器（Ｏ
Ｐ）の反転入力端子並びに帰還回路１内の演算増幅器の
非反転入力端子に印帰還テンピーダンスＺを有する前述
の演算増幅器を含む。この帰還回路の出力端子（Ｊ）は
接続点（Ｅ）に印加される電圧Ｖ（Ｅ）に対して吐き出
し電流態様及び吸い込み電流態様が互いに対称な電圧波
形を有する。

接続点（Ｈ）によつて制御されるスイツチ（Ｓ_３）とス
イツチ（Ｓ_４）は、次に掲げる二つの条件の一つを備え
なければならない。

(i) 整合電流源が吐き出し電流態様で動作するとき
は、（Ｓ_３）はオン（導通）かつスイツチ（Ｓ_４）はオ
フ（遮断）する。

(ii) 整合電流源が吸い込み電流態様で動作するとき
は、スイツチ（Ｓ_３）はオフかつスイツチ（Ｓ_４）はオ
ンする。

スイツチ（Ｓ_１）とスイツチ（Ｓ_２）は、［トランジス
タ（Ｔ_５）、スイツチ（Ｓ_１）、スイツチ（Ｓ_２）及び
トランジスタ（Ｔ_６）を直列に含む］第１回路段と［ト
ランジスタ（Ｔ_７）、スイツチ（Ｓ_３）、スイツチ（Ｓ
_４）及びトランジスタ（Ｔ_８）を直列に含む］第２回路
段との間に一定インピーダンス関係を与える。スイツチ
（Ｓ_１）とスイツチ（Ｓ_２）はダミースイツチである。
すなわちこれらは遮断することがなく、その目的は電流
スイツチのインピーダンスと同じインピーダンスを提供
することにある。トランジスタ（Ｔ_６とトランジスタ
（Ｔ_８）に接続された接続点（Ｆ）に印加される電圧
は、電流［Ｉ_５，Ｉ_６，Ｉ_７］の大きさを制御する。演
算増幅器（ＯＰ）の反転入力接続点（Ｅ）は、定電圧に
設定される。整合電流源の出力接続点（Ｇ）は、第２図
の帰還回路１によつて接続点（Ｅ）と同じ電圧に間接的
に設定される。演算増幅器（ＯＰ）及び第１回路段は、
単一の利得帰還閉回路を含み、したがつて、接続点
［（Ｅ），（Ｉ），（Ｇ）］は同じ電圧に保持される。
もし条件 （ここで、Ｌはこの回路内に使用されるＭＯＳトランジ
スタのチヤンネル長、Ｗは同じくＭＯＳトランジスタの
チヤンネル幅、またＸは正の実数である）が満足される
ならば、次の条件がなりたつ。

(i)（Ｓ_３）がオンかつ（Ｓ_４）がオフのときＶ_gs5＝Ｖ
_gs7，Ｖ_ds5＝Ｖ_ds7かつ（Ｔ_７）の（Ｗ／Ｌ）＝Ｘｘ
［（Ｔ_５）の（Ｗ／Ｌ）］であるから、 Ｉ_８＝Ｉ_６＝ＸｘＩ_５がなりたつ。

(ii)（Ｓ_３）がオフかつ（Ｓ_４）がオンのときＶ_gs6＝
Ｖ_gs8，Ｖ_ds6＝Ｖ_ds8かつ（Ｔ_８）の（Ｗ／Ｌ）＝Ｘｘ
［（Ｔ_６）の（Ｗ／Ｌ）］であるから、 −Ｉ_８＝Ｉ_７＝ＸｘＩ_５がなりたつ。

ここで、Ｖ_gsi（ｉは整数）はトランジスタT_iのゲート
・ソース間の電圧，Ｖ_dsi（ｉは整数）はトランジスタT
_iのドレーン・ソース間の電圧である。

したがつて、この整合電流源は、互に等価な吐き出し電
流と吸い込み電流とを発生する。

もし、第２図に示された回路の変形において、トランジ
スタ［（Ｔ_５），（Ｔ_６），（Ｔ_７），（Ｔ_８）］がバ
イポーラトランジスタであつてかつ条件 が満足されるならば、（Ｓ_３）がオンかつ（Ｓ_４）がオ
フのときＶ_be5＝Ｖ_be7，Ｖ_ce5＝Ｖ_ce7、また（Ｓ_３）が
オフかつ（Ｓ_４）がオンのときＶ_be6＝Ｖ_be8，Ｖ_ce6＝
Ｖ_ce8であるから、この整合電流源もまた互に等価な吐
き出し電流と吸い込み電流を発生する。これは、上に論
じられた、ＭＯＳトランジスタを使用する整合電流源と
相似である。

ここで、Ｖ_bei（ｉは整数）はトランジスタT_iのベース
・エミツタ間の電圧，Ｖ_cei（ｉは整数）はトランジス
タT_iのコレクタ・エミツタ間の電圧である。

第３図を参照すると、本発明の第１好適実施例が示され
ている。この回路はスイツチ［（Ｓ_１），（Ｓ_２），
（Ｓ_３），（Ｓ_４）］が総てＭＯＳトランジスタである
という点だけが第２図の回路と異なる。スイツチ
（Ｓ_１）として使用されたトランジスタのゲートは端子
（Ｖ−）に接続されている。またスイツチ（Ｓ_２）とし
て使用されたトランジスタのゲートは端子（Ｖ＋）に接
続されている。これによつて両トランジスタは遮断する
ことがない。この回路において、 であるならば、接続点（Ｈ）がＶ＋のとき、この回路は
吸い込み電流態様として働き、Ｖ_gs6＝Ｖ_gs8，Ｖ_ds6＝
Ｖ_ds8，Ｖ_gs（Ｓ_２）＝Ｖ_gs（Ｓ_４）及びＶ_ds（Ｓ_２）
＝Ｖ_ds（Ｓ_４）であるから、関係−Ｉ_８＝Ｉ_７＝Ｘ×Ｉ
_５がなりたつ。接続点（Ｈ）の電圧がＶ−のとき、この
回路は吐き出し電流態様において働き、Ｖ_gs5＝Ｖ_gs7，
Ｖ_ds5＝Ｖ_ds7，Ｖ_gs（Ｓ_１）＝Ｖ_gs（Ｓ_３）及びＶ
_ds（Ｓ_１）＝Ｖ_ds（Ｓ_３）であるから、関係Ｉ_８＝Ｉ_６
＝Ｘ×Ｉ_５がなりたつ。したがつて、この回路は、接続
点（Ｆ）が同じ電圧の下で互に等価な吐き出し電流と吸
い込み電流を生じる。

第４図を参照すると、本発明の他の好適実施例にしたが
つて、第３図の帰還回路１が積分回路２に置き換えられ
て示されている。この回路において、積分回路は図示の
ように帰還コンデンサ（Ｃ_１）を伴う演算増幅器を含
む。

第５図（Ｃ）のＶ（Ｈ）を第４図の接続点（Ｈ）に印加
される電圧波形と仮定すると、コンデンサ（Ｃ_１）の両
端間の電圧は初期的に零である。もし接続点（Ｆ）が定
電圧に設定されるならば、積分回路の出力端子（Ｊ）の
電圧波形は第５(a)図の波形（ａ_１）である。もし接続
点（Ｆ）が他の定電圧に設定されるならば、その波形は
第５(a)図の波形（ａ_２）に変化する。両波形 ［（ａ_１），（ａ_２）］は接続点（Ｅ）の電圧Ｖ（Ｅ）
に関して対称波形であるのは、 Ｖ（Ｈ）＝Ｖ＋のとき、積分回路の電圧勾配ｄＶ（Ｊ）
／ｄｔがＩ_７／Ｃ_１に等しくかつＶ（Ｈ）＝Ｖ−のと
き、積分回路の電圧勾配 ｄＶ（Ｊ）／ｄｔが−Ｉ_６／Ｃ_１に等しいからである。
もし本発明の整合電流源が第１図の電流源に置き換える
としたならば、第５(a)図の波形（ａ_１）と波形
（ａ_２）は第５(b)図に示される波形［（ｂ_１），（ｂ
_２）］に変化されるはずである。波形（ｂ_１）と
（ｂ_２）はいかなる定電圧に関しても対称でない。

本発明は限定された数の実施例を参照して開示されかつ
説明されているけれども、これらの実施例において多く
の変更、変形が可能であることは明らかである。したが
つて、これらの変更、変形が本発明の真の精神と範囲か
ら逸脱するものでないことは前掲の特許請求の範囲で主
張されたとおりである。

【図面の簡単な説明】

第１図は、従来技術の電流源の回路図、 第２図は、本発明による整合電流源の概略回路図、 第３図は、本発明による整合電流源の一実施例の概略回
路図、 第４図は、本発明による整合電流源の他の実施例の概略
回路図、 第５図は、本発明による整合電流源の波形比較図、であ
る。 ［符号の説明］ Ｔ_５：第１トランジスタ Ｔ_６：第２トランジスタ Ｓ_１：第１スイツチ Ｓ_２：第２スイツチ Ｔ_７：第３トランジスタ Ｔ_８：第４トランジスタ ＯＰ：演算増幅器 １：帰還回路 ２：積分回路 Ｈ：（スイツチＳ_３，Ｓ_４制御用）接続点 Ｆ：（電流制御用）接続点

Claims (7)

【特許請求の範囲】
1. 【請求項１】第１および第２のトランジスタを有する第
   １の回路段と、第３のトランジスタ、第１および第２の
   スイッチ、および第４のトランジスタの順に直列に接続
   された第２の回路段と、前記第１および第２のスイッチ
   を、前記第１のスイッチが導通、前記第２のスイッチが
   遮断している第１の状態、および前記第１のスイッチが
   遮断、前記第２のスイッチが導通している第２の状態の
   いずれかに選択的に設定する制御装置と、そして、前記
   第１および第２のスイッチとの間に接続されて前記第１
   および第２のスイッチが前記第１および第２の状態のい
   ずれかに設定されることに起因する吸い込み電流および
   吐き出し電流のいずれかを供給する出力接続点を有する
   整合電流源であって、 前記第１および第２のトランジスタの間に接続された第
   ３および第４の無遮断スイッチを設けて前記第１および
   第２の回路段との間に一定インピーダンスを与える１組
   のダミースイッチ、および前記第３および第４のスイッ
   チを接続する接続点と、 反転入力と前記第１のトランジスタの入力電極に結合さ
   れた出力と前記第３および第４のスイッチの間にある前
   記接続点に結合された非反転入力とを有する演算増幅器
   であって、前記演算増幅器と前記第１の回路段とで単一
   利得帰還閉回路を形成し、前記演算増幅器の前記出力が
   前記第３のトランジスタの入力電極に結合され、 前記出力接続点に結合されて前記整合電流源の出力端子
   を有する帰還回路であって、前記帰還回路に前記反転入
   力の電圧に等しい前記出力接続点の電圧を保持する装置
   を設け、前記接続点と前記演算増幅器の前記反転入力と
   前記出力接続点とを同電圧に保持し、 これによって、前記整合電流源は等しい値の吐き出し電
   流および吸い込み電流のいずれかを供給してなることを
   特徴とする整合電流源。
2. 【請求項２】特許請求の範囲第１項の記載において、前
   記帰還回路内の前記装置は帰還増幅器を有し、この出力
   が前記出力端子に接続され、この反転入力が前記出力接
   続点に結合され、かつこの非反転入力が前記演算増幅器
   の前記反転入力に結合されてなることを特徴とする整合
   電流源。
3. 【請求項３】特許請求の範囲第２項の記載において、前
   記帰還回路は前記反転入力と前記帰還増幅器の前記出力
   との間にコンデンサを設けて前記帰還回路は集積回路を
   形成してなることを特徴とする整合電流源。
4. 【請求項４】特許請求の範囲第１項、第２項または第３
   項の記載において、前記一定インピーダンスの関係は下
   記の条件を満たすことを特徴とする整合電流源。
5. 【請求項５】特許請求の範囲第１項、第２項、第３項ま
   たは第４項の記載において、前記第３および第４のスイ
   ッチは第５および第６の無遮断トランジスタを有し、前
   記第１および第２のスイッチは第７および第８のトラン
   ジスタを有し、これらの前記第７および第８のトランジ
   スタはそれぞれ導通および遮断の前記第１の状態とそれ
   ぞれ遮断および導通の前記第２の状態を有してなること
   を特徴とする整合電流源。
6. 【請求項６】特許請求の範囲第１項、第２項、第３項、
   第４項または第５項の記載において、全ての前記トラン
   ジスタおよびスイッチはＭＯＳ型トランジスタでなるこ
   とを特徴とする整合電流源。
7. 【請求項７】特許請求の範囲第１項ないし第５項のいず
   れかの記載において、全ての前記トランジスタおよびス
   イッチはバイポーラ型トランジスタでなることを特徴と
   する整合電流源。