JPH0654520A - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPH0654520A JPH0654520A JP4205267A JP20526792A JPH0654520A JP H0654520 A JPH0654520 A JP H0654520A JP 4205267 A JP4205267 A JP 4205267A JP 20526792 A JP20526792 A JP 20526792A JP H0654520 A JPH0654520 A JP H0654520A
- Authority
- JP
- Japan
- Prior art keywords
- node
- voltage
- power supply
- charging
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 低電源電圧から十分に高い昇圧電圧を得るこ
とを可能とする。 【構成】 複数個の容量４１〜４ｎを、それぞれノード
Ｎ１〜Ｎｎを介して直列接続し、充電用ＭＯＳトランジ
スタ２１〜２ｎおよび放電用ＭＯＳトランジスタ３１〜
３ｎの動作により、ノードＮ１〜Ｎｎへ順次的に、各ノ
ードを放電状態から電源電圧に充電した後フローティン
グ状態とし、容量結合により電源電圧を昇圧する。
とを可能とする。 【構成】 複数個の容量４１〜４ｎを、それぞれノード
Ｎ１〜Ｎｎを介して直列接続し、充電用ＭＯＳトランジ
スタ２１〜２ｎおよび放電用ＭＯＳトランジスタ３１〜
３ｎの動作により、ノードＮ１〜Ｎｎへ順次的に、各ノ
ードを放電状態から電源電圧に充電した後フローティン
グ状態とし、容量結合により電源電圧を昇圧する。
Description
【０００１】
【産業上の利用分野】本発明は、電源電圧を昇圧する昇
圧回路に関する。
圧回路に関する。
【０００２】
【従来の技術】ＬＳＩ（大規模集積回路）においては、
その電源電圧をそれ以上の電圧に昇圧する昇圧回路が用
いられている。
その電源電圧をそれ以上の電圧に昇圧する昇圧回路が用
いられている。
【０００３】図４は、従来の昇圧回路の構成を示す回路
図である。電源電圧Ｖccを受ける電源端子１と出力端子
６との間にＮチャネルＭＯＳトランジスタ（以下ＭＯＳ
トランジスタという）２とＮチャネルＭＯＳダイオード
（以下ＭＯＳダイオードという）５とが直列に接続され
る。ＭＯＳトランジスタ２のゲートには制御信号φ2が
与えられる。ＭＯＳトランジスタ２とＭＯＳダイオード
５との間のノードＮには、容量４を介して制御信号φ5
が与えられる。
図である。電源電圧Ｖccを受ける電源端子１と出力端子
６との間にＮチャネルＭＯＳトランジスタ（以下ＭＯＳ
トランジスタという）２とＮチャネルＭＯＳダイオード
（以下ＭＯＳダイオードという）５とが直列に接続され
る。ＭＯＳトランジスタ２のゲートには制御信号φ2が
与えられる。ＭＯＳトランジスタ２とＭＯＳダイオード
５との間のノードＮには、容量４を介して制御信号φ5
が与えられる。
【０００４】次に、このような構成の昇圧回路の動作に
ついて説明する。図５は、従来の昇圧回路の動作を説明
するためのタイミングチャートであり、制御信号φ2 、
制御信号φ5 およびノードＮの電圧ＶN の関係を示す。
ついて説明する。図５は、従来の昇圧回路の動作を説明
するためのタイミングチャートであり、制御信号φ2 、
制御信号φ5 およびノードＮの電圧ＶN の関係を示す。
【０００５】制御信号φ2 が０ＶからＶcc＋αに立上が
ると、ＭＯＳトランジスタ２がオンする。ここでαはＭ
ＯＳトランジスタ２のしきい値電圧Ｖth以上の電圧であ
る。それにより、ノードＮは電源電圧Ｖccに充電され
る。その後、制御信号φ2 が０Ｖになり、ＭＯＳトラン
ジスタ２がオフする。
ると、ＭＯＳトランジスタ２がオンする。ここでαはＭ
ＯＳトランジスタ２のしきい値電圧Ｖth以上の電圧であ
る。それにより、ノードＮは電源電圧Ｖccに充電され
る。その後、制御信号φ2 が０Ｖになり、ＭＯＳトラン
ジスタ２がオフする。
【０００６】次に、制御信号φ5 が０Ｖから電源電圧Ｖ
ccに立上がると、容量結合によりノードＮの電圧が２Ｖ
ccに昇圧される。そのため、出力端子６の電圧は２Ｖcc
−Ｖ thとなる。その後、制御信号φ5 が０Ｖになる。こ
のような動作を繰り返すことにより、ノードＮの寄生容
量に関係なく電源電圧Ｖccを最大で２Ｖcc−Ｖthの電圧
まで昇圧できる。
ccに立上がると、容量結合によりノードＮの電圧が２Ｖ
ccに昇圧される。そのため、出力端子６の電圧は２Ｖcc
−Ｖ thとなる。その後、制御信号φ5 が０Ｖになる。こ
のような動作を繰り返すことにより、ノードＮの寄生容
量に関係なく電源電圧Ｖccを最大で２Ｖcc−Ｖthの電圧
まで昇圧できる。
【０００７】
【発明が解決しようとする課題】近年、ＬＳＩは、消費
電流を低減させるために定電圧電源化される傾向にあ
り、たとえば、従来５Ｖ電源であったものを、３．３Ｖ
電源または電池駆動の１．２Ｖ電源および１．５Ｖ電源
などの低電圧電源とする要求がある。一方、それと相反
して、アクセスの高速化がなされてきており、このため
にＬＳＩ内部の一部では高い電圧を必要としていた。し
かし前述のように電源電圧の２倍程度の昇圧しか行なえ
ない従来の昇圧回路では、低電圧電源から十分高い昇圧
電圧を得ることができないという問題があった。
電流を低減させるために定電圧電源化される傾向にあ
り、たとえば、従来５Ｖ電源であったものを、３．３Ｖ
電源または電池駆動の１．２Ｖ電源および１．５Ｖ電源
などの低電圧電源とする要求がある。一方、それと相反
して、アクセスの高速化がなされてきており、このため
にＬＳＩ内部の一部では高い電圧を必要としていた。し
かし前述のように電源電圧の２倍程度の昇圧しか行なえ
ない従来の昇圧回路では、低電圧電源から十分高い昇圧
電圧を得ることができないという問題があった。
【０００８】本発明は、このような問題を解決するため
になされたものであり、低電圧電源から十分高い昇圧電
圧を得ることを可能とする昇圧回路を提供することを目
的とする。
になされたものであり、低電圧電源から十分高い昇圧電
圧を得ることを可能とする昇圧回路を提供することを目
的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の本発明
は、電源電圧を昇圧する昇圧回路であって、一端側ノー
ドと他端側ノードとの間にそれぞれノードを介して直列
に接続された複数の容量手段と、前記一端側ノードから
前記他端側ノードへ順次的に、各ノードを放電状態から
前記電源電圧に充電した後フローティング状態にする充
放電手段とを備えたことを特徴とする。
は、電源電圧を昇圧する昇圧回路であって、一端側ノー
ドと他端側ノードとの間にそれぞれノードを介して直列
に接続された複数の容量手段と、前記一端側ノードから
前記他端側ノードへ順次的に、各ノードを放電状態から
前記電源電圧に充電した後フローティング状態にする充
放電手段とを備えたことを特徴とする。
【００１０】請求項２に記載の本発明は、電源電圧を昇
圧する昇圧回路であって、一端側ノードと他端側ノード
との間にそれぞれノードを介して直列に接続された複数
の容量手段と、前記一端側ノードから前記他端側ノード
へ順次的に、各ノードを前記電源電圧に充電した状態か
ら放電状態にした後フローティング状態にする充放電手
段とを備えたことを特徴とする。
圧する昇圧回路であって、一端側ノードと他端側ノード
との間にそれぞれノードを介して直列に接続された複数
の容量手段と、前記一端側ノードから前記他端側ノード
へ順次的に、各ノードを前記電源電圧に充電した状態か
ら放電状態にした後フローティング状態にする充放電手
段とを備えたことを特徴とする。
【００１１】
【作用】請求項１に記載の本発明によれば、充放電手段
の動作によって、直列接続された複数の容量手段の一端
側ノードから他端側ノードは、順次的に、放電状態より
前記電源電圧に充電された後フローティング状態になる
ため、これらの容量手段の容量結合によって一端側ノー
ドは、電源電圧の複数倍の正の電圧となる。
の動作によって、直列接続された複数の容量手段の一端
側ノードから他端側ノードは、順次的に、放電状態より
前記電源電圧に充電された後フローティング状態になる
ため、これらの容量手段の容量結合によって一端側ノー
ドは、電源電圧の複数倍の正の電圧となる。
【００１２】請求項２に記載の本発明によれば、充放電
手段の動作によって、直列接続された複数の容量手段の
一端側ノードから他端側ノードが、順次的に、電源電圧
に充電された状態から放電状態にされた後フローティン
グ状態になるため、これらの容量手段の容量結合によっ
て一端側ノードは電源電圧の複数倍の負の電圧となる。
手段の動作によって、直列接続された複数の容量手段の
一端側ノードから他端側ノードが、順次的に、電源電圧
に充電された状態から放電状態にされた後フローティン
グ状態になるため、これらの容量手段の容量結合によっ
て一端側ノードは電源電圧の複数倍の負の電圧となる。
【００１３】
【実施例】次に、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１４】第１実施例 図１は、第１実施例による昇圧回路の構成を示す回路図
である。出力ノードＮ０にＭＯＳダイオード５およびｎ
個の容量４１〜４ｎが直列に接続される。ＭＯＳダイオ
ード５と容量４１との間のノードＮ１と電源電圧Ｖccを
受ける電源端子１との間に充電用ＭＯＳトランジスタ２
１が接続され、ノードＮ１と接地端子１０との間に放電
用ＭＯＳトランジスタ３１が接続される。
である。出力ノードＮ０にＭＯＳダイオード５およびｎ
個の容量４１〜４ｎが直列に接続される。ＭＯＳダイオ
ード５と容量４１との間のノードＮ１と電源電圧Ｖccを
受ける電源端子１との間に充電用ＭＯＳトランジスタ２
１が接続され、ノードＮ１と接地端子１０との間に放電
用ＭＯＳトランジスタ３１が接続される。
【００１５】容量４１と容量４２との間のノードＮ２と
電源端子１との間に充電用ＭＯＳトランジスタ２２が接
続され、ノードＮ２と接地端子１０との間に放電用ＭＯ
Ｓトランジスタ３２が接続される。
電源端子１との間に充電用ＭＯＳトランジスタ２２が接
続され、ノードＮ２と接地端子１０との間に放電用ＭＯ
Ｓトランジスタ３２が接続される。
【００１６】容量４２と容量４３との間のノードＮ３と
電源端子１との間に充電用ＭＯＳトランジスタ２３が接
続され、ノードＮ３と接地端子１０との間に放電用ＭＯ
Ｓトランジスタ３３が接続される。
電源端子１との間に充電用ＭＯＳトランジスタ２３が接
続され、ノードＮ３と接地端子１０との間に放電用ＭＯ
Ｓトランジスタ３３が接続される。
【００１７】同様にして、ノードＮｎと電源端子１との
間に充電用ＭＯＳトランジスタ２ｎが接続され、ノード
Ｎｎと接地端子１０との間に放電用ＭＯＳトランジスタ
３ｎが接続される。
間に充電用ＭＯＳトランジスタ２ｎが接続され、ノード
Ｎｎと接地端子１０との間に放電用ＭＯＳトランジスタ
３ｎが接続される。
【００１８】これらの充電用ＭＯＳトランジスタ２１〜
２ｎおよび放電用ＭＯＳトランジスタ３１〜３ｎはＮチ
ャネルＭＯＳトランジスタであり、また、ＭＯＳダイオ
ード５はＮチャネルＭＯＳダイオードである。
２ｎおよび放電用ＭＯＳトランジスタ３１〜３ｎはＮチ
ャネルＭＯＳトランジスタであり、また、ＭＯＳダイオ
ード５はＮチャネルＭＯＳダイオードである。
【００１９】制御信号発生回路１００は、制御信号
φ21，φ22，φ23，…φ2n，φ31，φ33，…φ3n，φを
発生する。制御信号φ21，φ22，φ23，…φ2nは充電用
トランジスタ２１，２２，２３，…２ｎのゲートにそれ
ぞれ与えられる。制御信号φ31，φ32，φ33，…φ3nは
放電用トランジスタ３１，３２，３３，…３ｎのゲート
にそれぞれ与えられる。制御信号φは容量４ｎに与えら
れる。
φ21，φ22，φ23，…φ2n，φ31，φ33，…φ3n，φを
発生する。制御信号φ21，φ22，φ23，…φ2nは充電用
トランジスタ２１，２２，２３，…２ｎのゲートにそれ
ぞれ与えられる。制御信号φ31，φ32，φ33，…φ3nは
放電用トランジスタ３１，３２，３３，…３ｎのゲート
にそれぞれ与えられる。制御信号φは容量４ｎに与えら
れる。
【００２０】次に、以上のような構成の昇圧回路の動作
について説明する。図２は、図１の昇圧回路の動作を説
明するためのタイミングチャートであり、制御信号
φ21，φ31，φ22，φ32，φ2n，φ3nと、ノードＮ１の
電圧ＶN1とについて示す。
について説明する。図２は、図１の昇圧回路の動作を説
明するためのタイミングチャートであり、制御信号
φ21，φ31，φ22，φ32，φ2n，φ3nと、ノードＮ１の
電圧ＶN1とについて示す。
【００２１】まず制御信号φ31がＶccから０Ｖになり、
放電用ＭＯＳトランジスタ３１がオフする。そして、制
御信号φ２１が０ＶからＶcc＋αに立上がり、充電用Ｍ
ＯＳトランジスタ２１がオンしてノードＮ１がＶccに充
電される。その後制御信号φ 21が０Ｖになり、充電用Ｍ
ＯＳトランジスタ２１がオフする。この場合、充電用Ｍ
ＯＳトランジスタ２１と、放電用ＭＯＳトランジスタ３
１とがともにオフしており、ノードＮ１はフローティン
グ状態になる。
放電用ＭＯＳトランジスタ３１がオフする。そして、制
御信号φ２１が０ＶからＶcc＋αに立上がり、充電用Ｍ
ＯＳトランジスタ２１がオンしてノードＮ１がＶccに充
電される。その後制御信号φ 21が０Ｖになり、充電用Ｍ
ＯＳトランジスタ２１がオフする。この場合、充電用Ｍ
ＯＳトランジスタ２１と、放電用ＭＯＳトランジスタ３
１とがともにオフしており、ノードＮ１はフローティン
グ状態になる。
【００２２】次に、制御信号φ32がＶccから０Ｖにな
り、放電用ＭＯＳトランジスタ３２がオフする。そし
て、制御信号φ22が０ＶからＶcc＋αに立上がり、充電
用ＭＯＳトランジスタ２２がオンしてノードＮ２がＶcc
に充電される。すると、ノードＮ１の電圧は、容量４１
の容量結合によって２Ｖccに昇圧される。その後、制御
信号φ22がＶcc＋αから０Ｖになり、充電用ＭＯＳトラ
ンジスタ２２がオフする。この場合、充電用ＭＯＳトラ
ンジスタ２２と放電用ＭＯＳトランジスタ３２とがとも
にオフしており、ノードＮ１およびノードＮ２はフロー
ティング状態になる（ただし、ノードＮ１の寄生容量が
容量４１の容量と比べて極めて小さい場合）。
り、放電用ＭＯＳトランジスタ３２がオフする。そし
て、制御信号φ22が０ＶからＶcc＋αに立上がり、充電
用ＭＯＳトランジスタ２２がオンしてノードＮ２がＶcc
に充電される。すると、ノードＮ１の電圧は、容量４１
の容量結合によって２Ｖccに昇圧される。その後、制御
信号φ22がＶcc＋αから０Ｖになり、充電用ＭＯＳトラ
ンジスタ２２がオフする。この場合、充電用ＭＯＳトラ
ンジスタ２２と放電用ＭＯＳトランジスタ３２とがとも
にオフしており、ノードＮ１およびノードＮ２はフロー
ティング状態になる（ただし、ノードＮ１の寄生容量が
容量４１の容量と比べて極めて小さい場合）。
【００２３】次に、制御信号φ33がＶccから０Ｖにな
り、放電用ＭＯＳトランジスタ３３がオフする。そし
て、前制御号φ23が０ＶからＶcc＋αに立上がり、充電
用ＭＯＳトランジスタ２３がオンしてノードＮ３がＶcc
に充電される。すると、ノードＮ２の電圧は、容量４２
の容量結合によって２Ｖccに昇圧される。これによって
ノードＮ１の電圧は３Ｖccに昇圧される。
り、放電用ＭＯＳトランジスタ３３がオフする。そし
て、前制御号φ23が０ＶからＶcc＋αに立上がり、充電
用ＭＯＳトランジスタ２３がオンしてノードＮ３がＶcc
に充電される。すると、ノードＮ２の電圧は、容量４２
の容量結合によって２Ｖccに昇圧される。これによって
ノードＮ１の電圧は３Ｖccに昇圧される。
【００２４】以降、前述のような充電用ＭＯＳトランジ
スタと放電用ＭＯＳトランジスタとの動作を、充電用Ｍ
ＯＳトランジスタ２ｎおよび放電用ＭＯＳトランジスタ
３ｎまで繰り返し実行すると、ノードＮ１の電圧はｎ×
Ｖccになる。そして、最後に制御信号φを０ＶからＶcc
にすると、ノードＮ１の電圧は（ｎ＋１）×Ｖccの電圧
になる。
スタと放電用ＭＯＳトランジスタとの動作を、充電用Ｍ
ＯＳトランジスタ２ｎおよび放電用ＭＯＳトランジスタ
３ｎまで繰り返し実行すると、ノードＮ１の電圧はｎ×
Ｖccになる。そして、最後に制御信号φを０ＶからＶcc
にすると、ノードＮ１の電圧は（ｎ＋１）×Ｖccの電圧
になる。
【００２５】そして、このようにノードＮ１が昇圧され
た場合、ＭＯＳダイオード５の出力電圧は（ｎ＋１）Ｖ
cc−Ｖthとなる。
た場合、ＭＯＳダイオード５の出力電圧は（ｎ＋１）Ｖ
cc−Ｖthとなる。
【００２６】以上のような昇圧回路では、直列接続され
た複数の容量の容量結合により、電源電圧の２倍以上の
正の昇圧電圧が得られる。
た複数の容量の容量結合により、電源電圧の２倍以上の
正の昇圧電圧が得られる。
【００２７】第２実施例 次に、本発明の第２実施例について説明する。前述の第
１実施例では、正の昇圧電圧を得るための回路動作につ
いて説明したが、第２実施例は、図１の昇圧回路を用い
て負の昇圧電圧を得るための回路動作について説明す
る。
１実施例では、正の昇圧電圧を得るための回路動作につ
いて説明したが、第２実施例は、図１の昇圧回路を用い
て負の昇圧電圧を得るための回路動作について説明す
る。
【００２８】図３は第２実施例による昇圧回路の動作を
説明するためのタイミングチャートである。まず、ノー
ドＮ１〜ノードＮｎを予め電源電圧Ｖccに充電してお
く。つまり、充電用ＭＯＳトランジスタ２１〜充電用Ｍ
ＯＳトランジスタ２ｎをオンにするとともに放電用ＭＯ
Ｓトランジスタ３１〜放電用ＭＯＳトランジスタ３ｎを
オフにしてしておく。
説明するためのタイミングチャートである。まず、ノー
ドＮ１〜ノードＮｎを予め電源電圧Ｖccに充電してお
く。つまり、充電用ＭＯＳトランジスタ２１〜充電用Ｍ
ＯＳトランジスタ２ｎをオンにするとともに放電用ＭＯ
Ｓトランジスタ３１〜放電用ＭＯＳトランジスタ３ｎを
オフにしてしておく。
【００２９】次に制御信号φ21がＶcc＋αから０Ｖにな
り、充電用ＭＯＳトランジスタ２１がオフする。そし
て、制御信号φ31が０ＶからＶccに立上がり、放電用Ｍ
ＯＳトランジスタ３１がオンして放電し、ノードＮ１の
電圧が０Ｖになる。その後、制御信号φ31がＶccから０
Ｖになり、放電用ＭＯＳトランジスタ３１がオフする。
この場合、充電用ＭＯＳトランジスタ２１と放電用ＭＯ
Ｓトランジスタ３１とがともにオフしており、ノードＮ
１はフローティング状態になる。次に、制御信号φ22が
Ｖcc＋αから０Ｖになり、充電用ＭＯＳトランジスタ22
がオフする。そして制御信号φ32が０ＶからＶccに立上
がり、放電用ＭＯＳトランジスタ３２がオンして放電
し、ノードＮ２が０Ｖになる。すると、ノードＮ１の電
圧は容量４１の容量結合によって−Ｖccに昇圧される。
その後、制御信号φ32がＶccから０Ｖになり、放電用Ｍ
ＯＳトランジスタ３２がオフする。この場合、充電用Ｍ
ＯＳトランジスタ２２と放電用ＭＯＳトランジスタ３２
とがともにオフしており、ノードＮ２はフローティング
状態となる。
り、充電用ＭＯＳトランジスタ２１がオフする。そし
て、制御信号φ31が０ＶからＶccに立上がり、放電用Ｍ
ＯＳトランジスタ３１がオンして放電し、ノードＮ１の
電圧が０Ｖになる。その後、制御信号φ31がＶccから０
Ｖになり、放電用ＭＯＳトランジスタ３１がオフする。
この場合、充電用ＭＯＳトランジスタ２１と放電用ＭＯ
Ｓトランジスタ３１とがともにオフしており、ノードＮ
１はフローティング状態になる。次に、制御信号φ22が
Ｖcc＋αから０Ｖになり、充電用ＭＯＳトランジスタ22
がオフする。そして制御信号φ32が０ＶからＶccに立上
がり、放電用ＭＯＳトランジスタ３２がオンして放電
し、ノードＮ２が０Ｖになる。すると、ノードＮ１の電
圧は容量４１の容量結合によって−Ｖccに昇圧される。
その後、制御信号φ32がＶccから０Ｖになり、放電用Ｍ
ＯＳトランジスタ３２がオフする。この場合、充電用Ｍ
ＯＳトランジスタ２２と放電用ＭＯＳトランジスタ３２
とがともにオフしており、ノードＮ２はフローティング
状態となる。
【００３０】以降、このような充電用ＭＯＳトランジス
タと放電用ＭＯＳトランジスタとの動作を、充電用ＭＯ
Ｓトランジスタ２ｎおよび放電用ＭＯＳトランジスタ３
ｎまで繰り返し実行すると、ノードＮ１の電圧は−ｎ×
Ｖccに昇圧される。
タと放電用ＭＯＳトランジスタとの動作を、充電用ＭＯ
Ｓトランジスタ２ｎおよび放電用ＭＯＳトランジスタ３
ｎまで繰り返し実行すると、ノードＮ１の電圧は−ｎ×
Ｖccに昇圧される。
【００３１】そして、このようにノードＮ１が昇圧され
た場合、ＭＯＳダイオード５の出力電圧は−ｎ×Ｖcc＋
Ｖthとなる。
た場合、ＭＯＳダイオード５の出力電圧は−ｎ×Ｖcc＋
Ｖthとなる。
【００３２】
【発明の効果】請求項１に記載の本発明によれば、直列
接続した複数の容量の容量結合によって、電源電圧をそ
の２倍以上の正の電圧に昇圧することができ、低電圧電
源から十分に高い正の昇圧電圧を得ることができる。
接続した複数の容量の容量結合によって、電源電圧をそ
の２倍以上の正の電圧に昇圧することができ、低電圧電
源から十分に高い正の昇圧電圧を得ることができる。
【００３３】請求項２に記載の本発明によれば、直列接
続した複数の容量の容量結合によって、電源電圧をその
２倍以上の負の電圧に昇圧することができ、低電圧電源
から十分に高い負の昇圧電圧を得ることができる。
続した複数の容量の容量結合によって、電源電圧をその
２倍以上の負の電圧に昇圧することができ、低電圧電源
から十分に高い負の昇圧電圧を得ることができる。
【図１】第１実施例による昇圧回路の構成を示す回路図
である。
である。
【図２】図１の昇圧回路の動作を説明するためのタイミ
ングチャートである。
ングチャートである。
【図３】第２実施例による昇圧回路の動作を説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図４】従来の昇圧回路の構成を示す回路図である。
【図５】従来の昇圧回路の動作を説明するためのタイミ
ングチャートである。
ングチャートである。
１ 電源端子 １０ 接地端子 ２１〜２ｎ 充電用ＭＯＳトランジスタ ３１〜３ｎ 放電用ＭＯＳトランジスタ ４１〜４ｎ 容量 １００ 制御信号発生回路 Ｎ１〜Ｎｎ ノード
Claims (2)
- 【請求項１】 電源電圧を昇圧する昇圧回路であって、 一端側ノードと他端側ノードとの間にそれぞれノードを
介して直列に接続された複数の容量手段と、 前記一端側ノードから前記他端側ノードへ順次的に、各
ノードを放電状態から前記電源電圧に充電した後フロー
ティング状態にする充放電手段とを備えた、昇圧回路。 - 【請求項２】 電源電圧を昇圧する昇圧回路であって、 一端側ノードと他端側ノードとの間にそれぞれノードを
介して直列に接続された複数の容量手段と、 前記一端側ノードから前記他端側ノードへ順次的に、各
ノードを前記電源電圧に充電した状態から放電状態にし
た後フローティング状態にする充放電手段とを備えた、
昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4205267A JPH0654520A (ja) | 1992-07-31 | 1992-07-31 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4205267A JPH0654520A (ja) | 1992-07-31 | 1992-07-31 | 昇圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0654520A true JPH0654520A (ja) | 1994-02-25 |
Family
ID=16504154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4205267A Withdrawn JPH0654520A (ja) | 1992-07-31 | 1992-07-31 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654520A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021052581A (ja) * | 2019-09-23 | 2021-04-01 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 電荷ポンプ回路及びそれを含むイメージセンサ |
-
1992
- 1992-07-31 JP JP4205267A patent/JPH0654520A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021052581A (ja) * | 2019-09-23 | 2021-04-01 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 電荷ポンプ回路及びそれを含むイメージセンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2652694B2 (ja) | 昇圧回路 | |
| EP0395881B1 (en) | Voltage boosting circuits for dynamic memories | |
| US20040263238A1 (en) | Charge pump circuit incorporating corresponding parallel charge pump stages and method therefor | |
| JPS6118415B2 (ja) | ||
| JPH06311732A (ja) | 昇圧回路 | |
| JP2003102166A (ja) | チャージポンプ回路 | |
| US4894559A (en) | Buffer circuit operable with reduced power consumption | |
| US5952851A (en) | Boosted voltage driver | |
| JPH0748310B2 (ja) | 半導体集積回路 | |
| JPS6339214A (ja) | 入力バッファ回路 | |
| US5986935A (en) | Semiconductor memory device with high voltage generation circuit | |
| JPS6144414B2 (ja) | ||
| US5175448A (en) | Booster circuit | |
| JP3310796B2 (ja) | 昇圧回路装置 | |
| JPH0654520A (ja) | 昇圧回路 | |
| JPH1145574A (ja) | 半導体記憶装置 | |
| JPH07111314A (ja) | 半導体集積回路装置 | |
| JPH0974738A (ja) | 半導体装置 | |
| US6631081B2 (en) | Capacitive high voltage generator | |
| JP3354708B2 (ja) | 半導体昇圧回路 | |
| JPS58181321A (ja) | 固体走査回路 | |
| JP2822401B2 (ja) | バス駆動回路 | |
| JPH0531381B2 (ja) | ||
| JPH0113771B2 (ja) | ||
| JP2792018B2 (ja) | 差動増幅回路用レベル昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |