JPH065478B2 - アクティブマトリクス回路 - Google Patents
アクティブマトリクス回路Info
- Publication number
- JPH065478B2 JPH065478B2 JP59274831A JP27483184A JPH065478B2 JP H065478 B2 JPH065478 B2 JP H065478B2 JP 59274831 A JP59274831 A JP 59274831A JP 27483184 A JP27483184 A JP 27483184A JP H065478 B2 JPH065478 B2 JP H065478B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- group
- active matrix
- transistor group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はアクティブマトリクス回路基板の信号線の構成
に関するものである。
に関するものである。
［従来の技術］及び［発明が解決しようとする問題点］ アクティブマトリクス回路基板の代表的なものとして薄
膜トランジスタ（以下TFTと略す）をアナログスイッチ
ング素子として用いた液晶表示装置が考えられる。この
液晶表示装置は近年、高密度化、大面積化が進み、その
信号線は2000本近くにものぼっており、外部回路との結
線の問題と、駆動用ICの増大という問題が深刻化し、歩
留り低下やコスト高を招いている。
膜トランジスタ（以下TFTと略す）をアナログスイッチ
ング素子として用いた液晶表示装置が考えられる。この
液晶表示装置は近年、高密度化、大面積化が進み、その
信号線は2000本近くにものぼっており、外部回路との結
線の問題と、駆動用ICの増大という問題が深刻化し、歩
留り低下やコスト高を招いている。
第７図は従来のアクティブマトリクス型液晶表示装置の
一例を示したものである。図中１は、表示部で、ANM
は、画素駆動用TFTスイッチング素子、２は、信号線駆
動回路、３は走査線駆動回路である。４は、表示部１と
信号線駆動回路２との接続部である。
一例を示したものである。図中１は、表示部で、ANM
は、画素駆動用TFTスイッチング素子、２は、信号線駆
動回路、３は走査線駆動回路である。４は、表示部１と
信号線駆動回路２との接続部である。
また、第８図は、表示部１の信号線Ｓ(1)〜Ｓ(M)に与え
るべく信号線駆動回路２でサンプルホールドされた映像
信号と、走査線Ｇ(1)〜Ｇ(N)信号とのタイミング図を表
わすものである。走査線数×信号線をＮ×Ｍのマトリク
スで構成した場合、接続部４はＭケ所あることになる。
密度に関しては、たとえば走査線数Ｎ＝480本、アスペ
クト比３：４、画面サイズ対角７インチの液晶フルカラ
ーテレビを考えた場合、信号線数Ｍ＝1920、画面の横の
長さｌは、 となり１mm当り13.5本の密度となる。
るべく信号線駆動回路２でサンプルホールドされた映像
信号と、走査線Ｇ(1)〜Ｇ(N)信号とのタイミング図を表
わすものである。走査線数×信号線をＮ×Ｍのマトリク
スで構成した場合、接続部４はＭケ所あることになる。
密度に関しては、たとえば走査線数Ｎ＝480本、アスペ
クト比３：４、画面サイズ対角７インチの液晶フルカラ
ーテレビを考えた場合、信号線数Ｍ＝1920、画面の横の
長さｌは、 となり１mm当り13.5本の密度となる。
従来、この高密度且つ多数の信号線を外部の信号線駆動
回路２と接続するために実装の信頼性、歩留りの低下、
又、外部駆動用ICの増大に伴うコスト高が問題となっ
た。また、これらICを搭載するために基板サイズが大き
くなり、表示部に比べ外部回路部が大きいというアンバ
ランスも問題となっていた。
回路２と接続するために実装の信頼性、歩留りの低下、
又、外部駆動用ICの増大に伴うコスト高が問題となっ
た。また、これらICを搭載するために基板サイズが大き
くなり、表示部に比べ外部回路部が大きいというアンバ
ランスも問題となっていた。
本発明は上記従来技術の問題点に鑑みなされたもので、
アクティブマトリクス回路基板の信号線の外部駆動回路
との接続数を減らし、実装の簡素化、歩留りの向上、実
装コストの低減を図るとともに、外部信号線駆動用ICの
個数の低減、前記外部駆動回路の小規模、コンパクト
化、それに伴うコストの低減を図ることを目的とするも
のである。
アクティブマトリクス回路基板の信号線の外部駆動回路
との接続数を減らし、実装の簡素化、歩留りの向上、実
装コストの低減を図るとともに、外部信号線駆動用ICの
個数の低減、前記外部駆動回路の小規模、コンパクト
化、それに伴うコストの低減を図ることを目的とするも
のである。
［問題点を解決するための手段］及び［作用］ 本発明は、Ｎ行×Ｍ列にマトリクス配置される複数の３
端子トランジスタからなる第１のトランジスタ群と、前
記第１のトランジスタ群のうち前記行に沿ったトランジ
スタのゲート端子を行毎にそれぞれ共通に接続したＮ本
の走査線と、前記第１のトランジスタ群のうち前記列に
沿ったトランジスタのソース端子を列毎にそれぞれ共通
に接続したＭ本の信号線と、前記第１のトランジスタ群
のドレイン端子にそれぞれ接続した画素電極、とを有す
るアクティブマトリクス型液晶表示装置に使用されるア
クティブマトリクス回路であって、 ａ．前記Ｍ本の信号線のそれぞれにドレイン端子を接続
した総計Ｍ個からなる第２のトランジスタ群と、上記信
号線とは並列に上記第２のトランジスタのドレイン端子
に接続したコンデンサとを備えたスイッチングトランジ
スタアレイ、 ｂ．前記Ｍ個からなる第２のトランジスタ群をｍ個ずつ
ｎ個のブロックに分割し、各ブロック毎にブロック内の
ｍ個のトランジスタのゲート端子を共通に接続して引き
出したｎ本の配線からなる第１の配線群、及び ｃ．上記Ｍ個の第２のトランジスタ群において、各ブロ
ックの１番目のトランジスタのみのソース端子をｎ個の
ブロックにまたがって共通に接続し、同様にして２〜ｍ
番目のトランジスタのソース端子をそれぞれｎ個のブロ
ックにまたがって共通に接続して引き出したｍ本の配線
からなる第２の配線群、 を有し、前記第２の配線群に映像信号が入力され、同時
に前記第１の配線群により前記第２のトランジスタ群が
ブロック毎に順次オンすることにより、前記第２のトラ
ンジスタ群を介してＭ本の信号線に順次映像信号が伝送
されることを特徴とするアクティブマトリクス回路であ
る。
端子トランジスタからなる第１のトランジスタ群と、前
記第１のトランジスタ群のうち前記行に沿ったトランジ
スタのゲート端子を行毎にそれぞれ共通に接続したＮ本
の走査線と、前記第１のトランジスタ群のうち前記列に
沿ったトランジスタのソース端子を列毎にそれぞれ共通
に接続したＭ本の信号線と、前記第１のトランジスタ群
のドレイン端子にそれぞれ接続した画素電極、とを有す
るアクティブマトリクス型液晶表示装置に使用されるア
クティブマトリクス回路であって、 ａ．前記Ｍ本の信号線のそれぞれにドレイン端子を接続
した総計Ｍ個からなる第２のトランジスタ群と、上記信
号線とは並列に上記第２のトランジスタのドレイン端子
に接続したコンデンサとを備えたスイッチングトランジ
スタアレイ、 ｂ．前記Ｍ個からなる第２のトランジスタ群をｍ個ずつ
ｎ個のブロックに分割し、各ブロック毎にブロック内の
ｍ個のトランジスタのゲート端子を共通に接続して引き
出したｎ本の配線からなる第１の配線群、及び ｃ．上記Ｍ個の第２のトランジスタ群において、各ブロ
ックの１番目のトランジスタのみのソース端子をｎ個の
ブロックにまたがって共通に接続し、同様にして２〜ｍ
番目のトランジスタのソース端子をそれぞれｎ個のブロ
ックにまたがって共通に接続して引き出したｍ本の配線
からなる第２の配線群、 を有し、前記第２の配線群に映像信号が入力され、同時
に前記第１の配線群により前記第２のトランジスタ群が
ブロック毎に順次オンすることにより、前記第２のトラ
ンジスタ群を介してＭ本の信号線に順次映像信号が伝送
されることを特徴とするアクティブマトリクス回路であ
る。
本発明は、映像信号線をブロック毎に任意の本数に分割
し、各ブロック毎の信号線をスイッチング素子で共通化
して映像信号を制御するものである。すなわち、Ｍ本の
映像信号線を、ｍ本づつの共通化した映像信号線から成
るｎブロックから成るマトリクス回路で置き換えたもの
である。このため従来に比べ信号線の接続本数は著しく
減少する。
し、各ブロック毎の信号線をスイッチング素子で共通化
して映像信号を制御するものである。すなわち、Ｍ本の
映像信号線を、ｍ本づつの共通化した映像信号線から成
るｎブロックから成るマトリクス回路で置き換えたもの
である。このため従来に比べ信号線の接続本数は著しく
減少する。
［実施例］ 第１図は本発明の実施例であり、第７図に示したＮ×Ｍ
画素毎にスイッチング素子を設けたＮ×Ｍアクティブマ
トリクス型液晶表示装置と同一基板上に破線で囲って示
したｎ×ｍアクティブマトリクス回路５を設けた全体図
を表わす。第２図は第１図のｎ×ｍアクティブマトリク
ス回路５の内部を表わし、図中６は、映像信号用アナロ
グスイッチングトランジスタ（以下A.S.トランジスタと
略す）、７は、映像信号サンプルホールド用コンデンサ
ーであり、Ｓ(1)〜Ｓ(m)はA.S.トランジスタ６へのラッ
チされた映像信号線、ｇ(1)〜ｇ(n)は、A.S.トランジス
タ６のスイッチング用信号線を示す。今、第７図におけ
るＭ本の信号線をｍ本に共通化したマトリクス配線とな
る様にすると第２図のＳ(1)〜Ｓ(m)の信号線とｇ(1)〜
ｇ(n)の信号線とｎ×ｍ個のA.S.トランジスタ６６及び
コンデンサー７から成るマトリクス回路とすることがで
きる。ただしｎは１以上の整数で、ｎ≧▲M m▼である。
この時の映像信号と、第２図のA.S.トランジスタ６のト
ランジスタ及び、第１図の表示部１のトランジスタとの
タイミングは第３図の映像信号ラッチ回路を用いると第
４図の関係となる。さらに詳しく見てみると、まず第３
図において、入力されたアナログ映像信号９がφ1のタ
イミングで出力されると、シフトレジスタ８からのパル
スでトランジスタ10でサンプリングされ、コンデンサ11
でホールドされ、さらにソースフォロウバッファ12でバ
ッファリングされる。このＡ／Ｄ変換された映像信号が
トランジスタ13でφ2の同一タイミングでラッチされて
第１図あるいは第２図のＳ(1)〜Ｓ(m)へ入力される。こ
のラッチタイミング等を各々ｔ1，ｔ2…とすると第４図
で示す映像信号とＳ(1)〜Ｓ(m)の関係となる。第２図の
のA.S.トランジスタ６のトランジスタはｔ1，ｔ2‐‐ｔ
ｎの各タイミングごとに△ｔ＝ｔ2−ｔ1＝ｔ3−ｔ2＝…
の間ONとなり各々の第３図より出力された映像信号をコ
ンデンサー７に保持する。そしてｔｎのタイミングでホ
ールドされた後映像信号の水平帰線時間、と次のラッチ
タイミング時ｔｎ＋１の間のｔＧの期間、第１図の表示
部１のトランジスタスイッチング信号線、すなわち画素
走査線の１本がONとなり画素へA/D変換された映像信号
が伝達される。
画素毎にスイッチング素子を設けたＮ×Ｍアクティブマ
トリクス型液晶表示装置と同一基板上に破線で囲って示
したｎ×ｍアクティブマトリクス回路５を設けた全体図
を表わす。第２図は第１図のｎ×ｍアクティブマトリク
ス回路５の内部を表わし、図中６は、映像信号用アナロ
グスイッチングトランジスタ（以下A.S.トランジスタと
略す）、７は、映像信号サンプルホールド用コンデンサ
ーであり、Ｓ(1)〜Ｓ(m)はA.S.トランジスタ６へのラッ
チされた映像信号線、ｇ(1)〜ｇ(n)は、A.S.トランジス
タ６のスイッチング用信号線を示す。今、第７図におけ
るＭ本の信号線をｍ本に共通化したマトリクス配線とな
る様にすると第２図のＳ(1)〜Ｓ(m)の信号線とｇ(1)〜
ｇ(n)の信号線とｎ×ｍ個のA.S.トランジスタ６６及び
コンデンサー７から成るマトリクス回路とすることがで
きる。ただしｎは１以上の整数で、ｎ≧▲M m▼である。
この時の映像信号と、第２図のA.S.トランジスタ６のト
ランジスタ及び、第１図の表示部１のトランジスタとの
タイミングは第３図の映像信号ラッチ回路を用いると第
４図の関係となる。さらに詳しく見てみると、まず第３
図において、入力されたアナログ映像信号９がφ1のタ
イミングで出力されると、シフトレジスタ８からのパル
スでトランジスタ10でサンプリングされ、コンデンサ11
でホールドされ、さらにソースフォロウバッファ12でバ
ッファリングされる。このＡ／Ｄ変換された映像信号が
トランジスタ13でφ2の同一タイミングでラッチされて
第１図あるいは第２図のＳ(1)〜Ｓ(m)へ入力される。こ
のラッチタイミング等を各々ｔ1，ｔ2…とすると第４図
で示す映像信号とＳ(1)〜Ｓ(m)の関係となる。第２図の
のA.S.トランジスタ６のトランジスタはｔ1，ｔ2‐‐ｔ
ｎの各タイミングごとに△ｔ＝ｔ2−ｔ1＝ｔ3−ｔ2＝…
の間ONとなり各々の第３図より出力された映像信号をコ
ンデンサー７に保持する。そしてｔｎのタイミングでホ
ールドされた後映像信号の水平帰線時間、と次のラッチ
タイミング時ｔｎ＋１の間のｔＧの期間、第１図の表示
部１のトランジスタスイッチング信号線、すなわち画素
走査線の１本がONとなり画素へA/D変換された映像信号
が伝達される。
以上のことを走査線数くりかえすことで一画面分の映像
データが各画素へ伝達され一画面表示することとなる。
データが各画素へ伝達され一画面表示することとなる。
今、Ｎ＝480，Ｍ＝1920にフレーム周波数60HzのNTCSTV
信号をｍ＝240ｎ＝８で表示しようとすると１水平走査
期間は63.5μsec水平帰線時間は11μsecであるから、△
ｔ≦（63.5-11）／８＝6.56μsec ｔＧ≦（11＋6.56）
＝17.56μsecとなる。なおｇ(n)がONとなるタイミング
とＧ(ｉ)（ｉ番目の走査線の意味）がONとなるタイミン
グを同時とすることは実際上第３図より出力された（サ
ンプルホールドされた）映像信号を、第２図のA.S.トラ
ンジスタ６のトランジスタを介して直接画素へ伝達する
ことになるので問題はない。こうすることで画素用スイ
ッチングトランジスタの充電時間を長くとることができ
るので負荷を軽減することができ、コンパクトなトラン
ジスタで済ますことができる。
信号をｍ＝240ｎ＝８で表示しようとすると１水平走査
期間は63.5μsec水平帰線時間は11μsecであるから、△
ｔ≦（63.5-11）／８＝6.56μsec ｔＧ≦（11＋6.56）
＝17.56μsecとなる。なおｇ(n)がONとなるタイミング
とＧ(ｉ)（ｉ番目の走査線の意味）がONとなるタイミン
グを同時とすることは実際上第３図より出力された（サ
ンプルホールドされた）映像信号を、第２図のA.S.トラ
ンジスタ６のトランジスタを介して直接画素へ伝達する
ことになるので問題はない。こうすることで画素用スイ
ッチングトランジスタの充電時間を長くとることができ
るので負荷を軽減することができ、コンパクトなトラン
ジスタで済ますことができる。
この時、外部映像信号処理回路、第３図、と第１図ある
いは第２図のＳ(1)〜Ｓ(m)との接続本数はｍ＝240本で
あるので、信号線密度ｄは とすることが可能となる。第５図は、第１図又は第２図
のスイッチング用信号線Ｓ(1)〜Ｓ(m)を低密度配置した
場合の一例を示す。また、第６図はＳ(1)〜Ｓ(m)とｇ
(1)〜ｇ(n)の別の低密度配置例である。この場合は信号
線密度は、 とやや密度は上がるもののわずかであり、接続本数低減
効果にほとんど影響しないのに対し、第３図の外部信号
信理部の12のバッファを同一性能にそろえることができ
るという利点がある。つまり第６図のｇ(1)〜ｇ(n)のＳ
(1)〜Ｓ(m)のマトリクス回路基板上での上下交差部から
なる配線容量は同一となるため第３図の回路からのデー
タ変動を一様に抑えることができるので画像のバラツキ
を抑えやすく設計できる。
いは第２図のＳ(1)〜Ｓ(m)との接続本数はｍ＝240本で
あるので、信号線密度ｄは とすることが可能となる。第５図は、第１図又は第２図
のスイッチング用信号線Ｓ(1)〜Ｓ(m)を低密度配置した
場合の一例を示す。また、第６図はＳ(1)〜Ｓ(m)とｇ
(1)〜ｇ(n)の別の低密度配置例である。この場合は信号
線密度は、 とやや密度は上がるもののわずかであり、接続本数低減
効果にほとんど影響しないのに対し、第３図の外部信号
信理部の12のバッファを同一性能にそろえることができ
るという利点がある。つまり第６図のｇ(1)〜ｇ(n)のＳ
(1)〜Ｓ(m)のマトリクス回路基板上での上下交差部から
なる配線容量は同一となるため第３図の回路からのデー
タ変動を一様に抑えることができるので画像のバラツキ
を抑えやすく設計できる。
なお、分割用スイッチングトランジスタは、画素用スイ
ッチングトランジスタと同一構成であり、データ保持用
コンデンサーも既知の技術でトランジスタ製造プロセス
内で設けることができ、あるいは配線容量等を用いた場
合には不要となるので、同一基板上に設けられることは
特に詳細に述べることもなく明らかである。
ッチングトランジスタと同一構成であり、データ保持用
コンデンサーも既知の技術でトランジスタ製造プロセス
内で設けることができ、あるいは配線容量等を用いた場
合には不要となるので、同一基板上に設けられることは
特に詳細に述べることもなく明らかである。
又、本発明は、前述の画素毎のスイッチングトランジス
タを設けたアクティブマトリクス液晶素子に代えて、米
国特許第4367924号公報などに開示されたパツシブマト
リクス型強誘電性液晶素子を用いることができる。この
強誘電性液晶素子の信号線を、前述の方法でTETにより
ブロック化し、共通化することができる。この際、強誘
電性液晶としては、カイラルスメクティック液相、特に
そのＣ相、号相、Ｉ相、Ｊ相、Ｋ相、Ｇ相、Ｆ相が適し
ている。
タを設けたアクティブマトリクス液晶素子に代えて、米
国特許第4367924号公報などに開示されたパツシブマト
リクス型強誘電性液晶素子を用いることができる。この
強誘電性液晶素子の信号線を、前述の方法でTETにより
ブロック化し、共通化することができる。この際、強誘
電性液晶としては、カイラルスメクティック液相、特に
そのＣ相、号相、Ｉ相、Ｊ相、Ｋ相、Ｇ相、Ｆ相が適し
ている。
［発明の効果］ 以上実施例から明らかなように、従来、1920本の信号線
を240本ないしは248本とすることができ、信号線密度を
13.5本／mmから1.69本／mm（87.5％減）ないしは1.75本
／mm（87.0％減）と大きく抑えることができる。したが
って、実装の簡素化、歩留りの向上、外部信号処理用IC
個数の低減等、コスト的に有利となるばかりでなく、外
部信号回路の小規模化、コンパクト化、低コスト化も可
能となる。
を240本ないしは248本とすることができ、信号線密度を
13.5本／mmから1.69本／mm（87.5％減）ないしは1.75本
／mm（87.0％減）と大きく抑えることができる。したが
って、実装の簡素化、歩留りの向上、外部信号処理用IC
個数の低減等、コスト的に有利となるばかりでなく、外
部信号回路の小規模化、コンパクト化、低コスト化も可
能となる。
なお、説明ではアナログの映像信号を例としたが、本発
明は他の信号、例えばデジタル信号でも良く、限定され
るものではない。
明は他の信号、例えばデジタル信号でも良く、限定され
るものではない。
第１図は、本発明のアクティブマトリクス回路を用いた
Ｎ×Ｍ画素を有する液晶表示装置の一実施例を示す説明
図、第２図は、本発明のｎ×ｍマトリクス配線のＭ個の
アクティブマトリクス配置の部分拡大図、第３図は、本
発明によるｍ本の信号線への映像信号出力回路図、第４
図は、第１図あるいは第２図へ第３の回路を用いた場合
の映像信号と信号線と本発明でＭ個配置されたスイッチ
ング素子へのスイッチング信号と画素走査信号とのタイ
ミング図、第５図は本発明を用いた低密度信号線配置
図、第６図は、本発明の別の実施例の低密度信号線配置
図、第７図はＮ×Ｍアクィブマトリクス液晶表示装置第
８図は信号線と走査線のタイミング図である。 １…表示部、２…信号線駆動回路、 ３…走査線駆動回路、４…接続部、 ５…ｎ×ｍアクティブマトリクス回路、 ６…A.S.トランジスタ、７…コンデンサー、 ８…シフトレジスタ、９…アナログ映像信号、 10，13…トランジスタ、11…コンデンサ、 12…ソースフォロウバッファ、 14…画素用スイッチングトランジスタ、 15…−画素分に相当する液晶層の 電気的等価回路、 Ｓ(1)〜Ｓ(M)…信号線、Ｇ(1)〜Ｇ(N)…走査線、 Ｓ(1)〜Ｓ(m)…映像信号線、 ｇ(1)〜ｇ(n)…スイッチング用信号線。
Ｎ×Ｍ画素を有する液晶表示装置の一実施例を示す説明
図、第２図は、本発明のｎ×ｍマトリクス配線のＭ個の
アクティブマトリクス配置の部分拡大図、第３図は、本
発明によるｍ本の信号線への映像信号出力回路図、第４
図は、第１図あるいは第２図へ第３の回路を用いた場合
の映像信号と信号線と本発明でＭ個配置されたスイッチ
ング素子へのスイッチング信号と画素走査信号とのタイ
ミング図、第５図は本発明を用いた低密度信号線配置
図、第６図は、本発明の別の実施例の低密度信号線配置
図、第７図はＮ×Ｍアクィブマトリクス液晶表示装置第
８図は信号線と走査線のタイミング図である。 １…表示部、２…信号線駆動回路、 ３…走査線駆動回路、４…接続部、 ５…ｎ×ｍアクティブマトリクス回路、 ６…A.S.トランジスタ、７…コンデンサー、 ８…シフトレジスタ、９…アナログ映像信号、 10，13…トランジスタ、11…コンデンサ、 12…ソースフォロウバッファ、 14…画素用スイッチングトランジスタ、 15…−画素分に相当する液晶層の 電気的等価回路、 Ｓ(1)〜Ｓ(M)…信号線、Ｇ(1)〜Ｇ(N)…走査線、 Ｓ(1)〜Ｓ(m)…映像信号線、 ｇ(1)〜ｇ(n)…スイッチング用信号線。
フロントページの続き (72)発明者 山下 伸逸 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (56)参考文献 特開 昭58−203486（ＪＰ，Ａ)
Claims (1)
- 【請求項１】Ｎ行×Ｍ列にマトリクス配置される複数の
３端子トランジスタからなる第１のトランジスタ群と、
前記第１のトランジスタ群のうち前記行に沿ったトラン
ジスタのゲート端子を行毎にそれぞれ共通に接続したＮ
本の走査線と、前記第１のトランジスタ群のうち前記列
に沿ったトランジスタのソース端子を列毎にそれぞれ共
通に接続したＭ本の信号線と、前記第１のトランジスタ
群のドレイン端子にそれぞれ接続した画素電極、とを有
するアクティブマトリクス型液晶表示装置に使用される
アクティブマトリクス回路であって、 ａ．前記Ｍ本の信号線のそれぞれにドレイン端子を接続
した総計Ｍ個からなる第２のトランジスタ群と、上記信
号線とは並列に上記第２のトランジスタのドレイン端子
に接続したコンデンサとを備えたスイッチングトランジ
スタアレイ、 ｂ．前記Ｍ個からなる第２のトランジスタ群をｍ個ずつ
ｎ個のブロックに分割し、各ブロック毎にブロック内の
ｍ個のトランジスタのゲート端子を共通に接続して引き
出したｎ本の配線からなる第１の配線群、及び ｃ．上記Ｍ個の第２のトランジスタ群において、各ブロ
ックの１番目のトランジスタのみのソース端子をｎ個の
ブロックにまたがって共通に接続し、同様にして２〜ｍ
番目のトランジスタのソース端子をそれぞれｎ個のブロ
ックにまたがって共通に接続して引き出したｍ本の配線
からなる第２の配線群、 を有し、前記第２の配線群に映像信号が入力され、同時
に前記第１の配線群により前記第２のトランジスタ群が
ブロック毎に順次オンすることにより、前記第２のトラ
ンジスタ群を介した前記Ｍ本の信号線に順次映像信号が
伝送されることを特徴とするアクティブマトリクス回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59274831A JPH065478B2 (ja) | 1984-12-28 | 1984-12-28 | アクティブマトリクス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59274831A JPH065478B2 (ja) | 1984-12-28 | 1984-12-28 | アクティブマトリクス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61156187A JPS61156187A (ja) | 1986-07-15 |
| JPH065478B2 true JPH065478B2 (ja) | 1994-01-19 |
Family
ID=17547180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59274831A Expired - Lifetime JPH065478B2 (ja) | 1984-12-28 | 1984-12-28 | アクティブマトリクス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065478B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61223791A (ja) * | 1985-03-29 | 1986-10-04 | 松下電器産業株式会社 | アクテイブマトリツクス基板 |
| JPS61223792A (ja) * | 1985-03-29 | 1986-10-04 | 松下電器産業株式会社 | アクテイブマトリツクス基板 |
| JPH0682263B2 (ja) * | 1986-10-31 | 1994-10-19 | 富士通株式会社 | マトリクス表示装置のデ−タドライバ |
| US6806862B1 (en) | 1998-10-27 | 2004-10-19 | Fujitsu Display Technologies Corporation | Liquid crystal display device |
| JP5861763B1 (ja) | 2014-11-12 | 2016-02-16 | 第一精工株式会社 | 電気コネクタおよびその製造方法 |
| JP6239493B2 (ja) | 2014-12-12 | 2017-11-29 | 第一精工株式会社 | 電気コネクタ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57100467A (en) * | 1980-12-15 | 1982-06-22 | Suwa Seikosha Kk | Ic substrate for active matrix display body |
| JPS57201295A (en) * | 1981-06-04 | 1982-12-09 | Sony Corp | Two-dimensional address device |
| JPS58203486A (ja) * | 1982-05-24 | 1983-11-26 | 株式会社日立製作所 | デイスプレイパネル |
| JPS5983198A (ja) * | 1982-11-04 | 1984-05-14 | セイコーエプソン株式会社 | アクテイブマトリクス型液晶表示装置の駆動回路 |
-
1984
- 1984-12-28 JP JP59274831A patent/JPH065478B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61156187A (ja) | 1986-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581796B2 (ja) | 表示装置及び液晶表示装置 | |
| JP2783412B2 (ja) | マトリクス表示装置 | |
| US6380919B1 (en) | Electro-optical devices | |
| EP0216188B1 (en) | Matrix display panel | |
| US4447812A (en) | Liquid crystal matrix display device | |
| JP3262908B2 (ja) | Ｌｃｄディスプレイおよびそのデータ駆動線数低減方法 | |
| JPH06148680A (ja) | マトリクス型液晶表示装置 | |
| JP2937130B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US5113181A (en) | Display apparatus | |
| KR100468562B1 (ko) | 고선명 액정 표시 장치 | |
| JP3069930B2 (ja) | 液晶表示装置 | |
| EP0637009A2 (en) | Driving method and apparatus for a colour active matrix LCD | |
| EP0554129B1 (en) | Active matrix display device and its driving method | |
| JPS59111197A (ja) | マトリクス型表示装置の駆動回路 | |
| JPH0514915B2 (ja) | ||
| CN115762389A (zh) | 显示面板和电子终端 | |
| JPH065478B2 (ja) | アクティブマトリクス回路 | |
| JP3202345B2 (ja) | 液晶表示装置 | |
| JPS6228476B2 (ja) | ||
| JPH11282437A (ja) | 液晶表示パネルのインタフェース装置 | |
| JP3146959B2 (ja) | 液晶表示装置及びそのシフトレジスタ回路 | |
| JPH0431371B2 (ja) | ||
| JPH02214817A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH0668673B2 (ja) | 液晶装置 | |
| JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |