JPH0654825B2 - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JPH0654825B2 JPH0654825B2 JP62293233A JP29323387A JPH0654825B2 JP H0654825 B2 JPH0654825 B2 JP H0654825B2 JP 62293233 A JP62293233 A JP 62293233A JP 29323387 A JP29323387 A JP 29323387A JP H0654825 B2 JPH0654825 B2 JP H0654825B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- semiconductor laser
- semi
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体レーザに係わり、特に屈折率導波形半導
体レーザのストライプ状活性領域の構造に関するもので
ある。
体レーザのストライプ状活性領域の構造に関するもので
ある。
従来、この種の屈折率導波形半導体レーザは、活性領域
の光の伝搬方向に平行な側面が同種のｐ形およびｎ形の
２層以上の半導体層を用いて埋込まれていた。なお、こ
れらの層は一般に埋め込み層と称されている。この埋込
み層の半導体層の配置は、レーザに電流を注入すると
き、これらの層からなるｐｎ接合に逆バイアスがかかる
ようになつており、このｐｎ接合が電流阻止層として作
用する。通常、大きな光出力を得るためには、大電流を
供給する必要がある。通常の半導体レーザの２電極間の
抵抗は２〜５Ω程度であるので、大電流を供給すると、
埋込み層にも高電圧がかかる。この高電圧が埋込み層の
逆方向耐圧以上となると、埋込み層がプレークダウンす
る。このため、このプレークダウン電圧に到達する直前
が最大光出力の得られる状態となる。
の光の伝搬方向に平行な側面が同種のｐ形およびｎ形の
２層以上の半導体層を用いて埋込まれていた。なお、こ
れらの層は一般に埋め込み層と称されている。この埋込
み層の半導体層の配置は、レーザに電流を注入すると
き、これらの層からなるｐｎ接合に逆バイアスがかかる
ようになつており、このｐｎ接合が電流阻止層として作
用する。通常、大きな光出力を得るためには、大電流を
供給する必要がある。通常の半導体レーザの２電極間の
抵抗は２〜５Ω程度であるので、大電流を供給すると、
埋込み層にも高電圧がかかる。この高電圧が埋込み層の
逆方向耐圧以上となると、埋込み層がプレークダウンす
る。このため、このプレークダウン電圧に到達する直前
が最大光出力の得られる状態となる。
しかしながら、このように構成される埋込み半導体レー
ザでは、埋込み層とクラツド層との間の電気的分離は、
バンド構造のステツプを利用している。このため、高電
流注入状態では活性層以外にも電流が流れ、この結果、
効率が低下することになる。また、半導体レーザの両電
極間には、埋込み層による接合容量があり、特に逆バイ
アスがかかるため、その容量が大きくなる。このため、
高速でパルス電流を注入し、レーザを変調しようとする
と、ＣＲ時定数が大きいため、最大変調可能周波数が低
くなるという問題があつた。さらに埋込み層の各層の配
置は、活性層との位置関係を考慮しなければならないと
いう製作上の複雑さを有していた。
ザでは、埋込み層とクラツド層との間の電気的分離は、
バンド構造のステツプを利用している。このため、高電
流注入状態では活性層以外にも電流が流れ、この結果、
効率が低下することになる。また、半導体レーザの両電
極間には、埋込み層による接合容量があり、特に逆バイ
アスがかかるため、その容量が大きくなる。このため、
高速でパルス電流を注入し、レーザを変調しようとする
と、ＣＲ時定数が大きいため、最大変調可能周波数が低
くなるという問題があつた。さらに埋込み層の各層の配
置は、活性層との位置関係を考慮しなければならないと
いう製作上の複雑さを有していた。
このような問題点を解決したものとしては、例えば特開
昭５７−１２８０９２号公報に開示されているように埋
込み層を半絶縁性II−VI族化合物材料で形成することが
行われてきた。すなわち、埋込み領域を半絶縁性II−VI
族化合物材料で埋込んで形成することにより、大電流注
入時であつてもリークを生じることなく、活性層に電流
を狭窄できるので、高出力，高効率動作が可能となり、
かつ電極間の埋込み領域の容量も大幅に小さくなるの
で、高速変調が可能となる。
昭５７−１２８０９２号公報に開示されているように埋
込み層を半絶縁性II−VI族化合物材料で形成することが
行われてきた。すなわち、埋込み領域を半絶縁性II−VI
族化合物材料で埋込んで形成することにより、大電流注
入時であつてもリークを生じることなく、活性層に電流
を狭窄できるので、高出力，高効率動作が可能となり、
かつ電極間の埋込み領域の容量も大幅に小さくなるの
で、高速変調が可能となる。
しかしながら、埋込み領域をII−VI族化合物材料で埋込
む構造では、次のような問題があった。
む構造では、次のような問題があった。
すなわち、II−VI族化合物材料の構成元素であるII族と
VI族の元素がストライプ状活性領域を構成するIII−Ｖ
族化合物半導体層に拡散することである。II族とVI族の
元素はそれぞれIII−Ｖ族化合物半導体のｐ型とｎ型の
不純物になる。特にII族元素の拡散は、ストライプ状活
性領域のｐ型不純物濃度を増加させ、そのため、光吸収
を増大させ閾値の増加を招く。また、ｐ型とｎ型の不純
物が同時に添加されるため、ストライプ状活性領域を構
成するIII−Ｖ族半導体層が高抵抗化し、やはり閾値の
増加を招く。したがって埋込み領域をII−VI族化合物材
料で埋込む構造において期待される高出力，高効率およ
び高速変調という利点が十分に発揮できないという問題
があった。
VI族の元素がストライプ状活性領域を構成するIII−Ｖ
族化合物半導体層に拡散することである。II族とVI族の
元素はそれぞれIII−Ｖ族化合物半導体のｐ型とｎ型の
不純物になる。特にII族元素の拡散は、ストライプ状活
性領域のｐ型不純物濃度を増加させ、そのため、光吸収
を増大させ閾値の増加を招く。また、ｐ型とｎ型の不純
物が同時に添加されるため、ストライプ状活性領域を構
成するIII−Ｖ族半導体層が高抵抗化し、やはり閾値の
増加を招く。したがって埋込み領域をII−VI族化合物材
料で埋込む構造において期待される高出力，高効率およ
び高速変調という利点が十分に発揮できないという問題
があった。
したがって本発明は、前述した従来の問題点を解決する
ためになされたものであり、その目的はIII−Ｖ族化合
物半導体を活性層に持つ半導体レーザの活性領域を半絶
縁性II−VI族化合物材料で埋込んだ半導体レーザにおい
て、埋込み層を構成するII族またはVI族元素が活性領域
を構成するIII−Ｖ族化合物半導体層に拡散することを
防止することができる半導体レーザを提供することにあ
る。
ためになされたものであり、その目的はIII−Ｖ族化合
物半導体を活性層に持つ半導体レーザの活性領域を半絶
縁性II−VI族化合物材料で埋込んだ半導体レーザにおい
て、埋込み層を構成するII族またはVI族元素が活性領域
を構成するIII−Ｖ族化合物半導体層に拡散することを
防止することができる半導体レーザを提供することにあ
る。
〔問題点を解決するための手段〕 このような目的を達成するために本発明による半導体レ
ーザは、III−Ｖ族化合物半導体からなる屈折率導波形
半導体レーザのストライプ状活性領域の光の伝搬方向と
平行な側面の埋込み領域を、半絶縁性II−VI族化合物材
料で埋込んだ半導体レーザにおいて、ストライプ状活性
領域と半絶縁性II−VI族化合物材料からなる埋込み層と
の間に絶縁性拡散阻止層を配設したものである。
ーザは、III−Ｖ族化合物半導体からなる屈折率導波形
半導体レーザのストライプ状活性領域の光の伝搬方向と
平行な側面の埋込み領域を、半絶縁性II−VI族化合物材
料で埋込んだ半導体レーザにおいて、ストライプ状活性
領域と半絶縁性II−VI族化合物材料からなる埋込み層と
の間に絶縁性拡散阻止層を配設したものである。
本発明においては、III−Ｖ族化合物半導体からなるス
トライプ状活性領域と半絶縁性II−VI族化合物材料から
なる埋込み層との間に絶縁性拡散阻止層を配設すること
により、II−VI族化合物材料の構成元素であるII族とVI
族の元素がストライプ状活性領域を構成するIII−Ｖ族
化合物半導体層に拡散することを防ぐことができる。し
たがってII族とVI族の元素の拡散に伴う閾値の増加を防
ぐことができる。このため、従来から期待されていた高
出力，高効率動作が可能となり、かつ高速変調が可能と
なる。
トライプ状活性領域と半絶縁性II−VI族化合物材料から
なる埋込み層との間に絶縁性拡散阻止層を配設すること
により、II−VI族化合物材料の構成元素であるII族とVI
族の元素がストライプ状活性領域を構成するIII−Ｖ族
化合物半導体層に拡散することを防ぐことができる。し
たがってII族とVI族の元素の拡散に伴う閾値の増加を防
ぐことができる。このため、従来から期待されていた高
出力，高効率動作が可能となり、かつ高速変調が可能と
なる。
第１図は本発明による半導体レーザの一実施例を説明す
るためのレーザ共振器を光の伝搬方向に垂直に切断した
断面図である。同図において、１は半導体基板、２はク
ラツド層、３は活性層、４はクラツド層、５はキヤツプ
層、６は絶縁性拡散阻止層、７はII−VI族半導体からな
る半絶縁性埋込み層、８，９は金属電極である。
るためのレーザ共振器を光の伝搬方向に垂直に切断した
断面図である。同図において、１は半導体基板、２はク
ラツド層、３は活性層、４はクラツド層、５はキヤツプ
層、６は絶縁性拡散阻止層、７はII−VI族半導体からな
る半絶縁性埋込み層、８，９は金属電極である。
このような構成において、電流は金属電極８から注入さ
れ金属電極９に達する。このとき、絶縁性である拡散阻
止層６と埋込み層７とによつて電流は狭窄され、活性層
３のみに注入される。拡散阻止層６および埋込み層７
は、半導体基板１，クラツド層２，活性層３，クラツド
層４およびキヤツプ層５を一層と見なしたときの等価屈
折率より低い材料であるため、光を活性層３に閉じ込め
ることができる。さらに拡散阻止層６および埋込み層７
が活性層３から発生する光に対して透明であるため、活
性層３から拡散阻止層６および埋込み層７に染み出して
きた光を吸収することもない。そのうえ、金属電極８と
金属電極９との間の拡散阻止層６および埋込み層７は上
下方向に接合がないため、電気的容量がない。したがつ
て、高効率，高出力および低閾値，高速変調が可能とな
る。
れ金属電極９に達する。このとき、絶縁性である拡散阻
止層６と埋込み層７とによつて電流は狭窄され、活性層
３のみに注入される。拡散阻止層６および埋込み層７
は、半導体基板１，クラツド層２，活性層３，クラツド
層４およびキヤツプ層５を一層と見なしたときの等価屈
折率より低い材料であるため、光を活性層３に閉じ込め
ることができる。さらに拡散阻止層６および埋込み層７
が活性層３から発生する光に対して透明であるため、活
性層３から拡散阻止層６および埋込み層７に染み出して
きた光を吸収することもない。そのうえ、金属電極８と
金属電極９との間の拡散阻止層６および埋込み層７は上
下方向に接合がないため、電気的容量がない。したがつ
て、高効率，高出力および低閾値，高速変調が可能とな
る。
第２図(a)〜(h)は前述した半導体レーザの製作工程を説
明する第１図と同方向の断面図である。同図において、
まず同図(a)に示すようにｎ形GaAs基板１１上にLPE,MOC
VDもしくはMBE法等のいずれかの結晶成長技術を用いて
層厚約３μｍのｎ形GaAlAsクラツド層１２，層厚約0.1
μｍのGaAs活性層１３，層厚約1.5μｍのｐ形GaAlAsク
ラツド層１４および層厚約0.5μｍのｐ形GaAsキヤツプ
層１５を順次成長させる。次にこのｐ形GaAsキヤツプ層
１５上にフオトリソグラフイ技術を用いてシリコン酸化
膜のストライプパターンを形成する。このシリコン酸化
膜をエツチングマスクとしてプロムメタノール液を用い
てｎ形GaAlAsクラツド層１２，GaAs活性層１３，ｐ形Ga
AlAsクラツド層１４およびｐ形GaAsキヤツプ層１５をエ
ツチングする。そして、シリコン酸化膜を弗酸でエツチ
ングして除去することにより同図(b)に示す構造を形成
する。この場合、GaAs活性層１３の幅は約0.8μｍであ
る。次に同図(c)に示すように全面にシリコン酸化膜も
しくはシリコン窒化膜１６をCVD，ECRプラズマデポジシ
ヨンもしくはRFマグネトロンスパツタリング技術を用い
てGaAs活性層１３，ｐ形GaAlAsクラツド層１４およびｐ
形GaAsキヤツプ層１５の側面を覆つて形成する。次に同
図(d)に示すようにシリコン窒化膜１６の凸部にフオリ
ソグラフイ技術を用いてフオトレジストパターン２０を
形成し、シリコン窒化膜１６の平坦部分を弗酸で化学的
にエツチングもしくはフレオン等の反応性ガスを用いて
リアクテイブイオンエツチングして除去する。次に有機
溶剤もしくはプラズマ灰化法を用いてシリコン窒化膜１
６の凸部上のフオトレジストパターン２０を除去する。
次に同図(e)に示すように全面にGaAsに格子整合した半
絶縁性であるZnSxSe1-xをMOCVDもしくはMBE法により成
膜してZnS0.08Se0.92半絶縁層１７を形成する。この場
合、MOCVDもしくはMBE法により250℃〜400℃程度の比較
的低温度に加熱した上記ｎ形GaAlAsクラツド層１２およ
びシリコン窒化膜１６上にＳを含む原料とＳｅを含む原
料との供給量比を調節しながら、Znを含む原料とともに
供給することにより所望の組成比ｘを有するZnSxSe1-x
からなるZnS0.08Se0.92半絶縁層１７を堆積する。この
半絶縁層１７の比抵抗はドーピングを行なわない高純度
層の場合には約１０ＭΩ−ｃｍ以上である。また、この
半絶縁層１７のうち、ｎ形GaAlAsクラツド層１２と接触
している部分は単結晶であり、シリコン窒化膜１６上は
多結晶もしくは非晶質である。次にこのZnSSeのエツチ
ング液である過酸化水素とアンモニアとの混合液に浸漬
すると、半絶縁層１７の多結晶もしくは非晶質領域の方
が単結晶領域よりも速くエツチングされ、この結果、同
図(f)に示すような形状となる。なお、RIE等のドライエ
ツチング法を用いて半絶縁層１７をエツチングしても良
い。次にシリコン窒化膜１６のうち、表面に露出した部
分を弗酸中でエツチングし除去して同図(g)に示すよう
にｐ形GaAsキヤツプ層１５を露出させる。次にｎ形GaAs
基板１１を研磨して約100μｍ程度の厚さとする。しか
る後、ｐ形GaAsキヤツプ層１５，シリコン窒化膜１６お
よび半絶縁層１７の表面にクロムと金とを順次蒸着して
積層し、さらにｎ形GaAs基板１１の底面には金とゲルマ
ニウムとの合金を蒸着して熱処理を行なつて金属と半導
体とを合金化して同図(h)に示すようにｐ形電極１８お
よびｎ形電極１９をそれぞれ形成する。なお、ｐ形電極
１８の形成時には、GaAs系特有のレーザ動作時の端面劣
化を防止するため、端面となる領域から約１０μｍ内側
に電極形成を行なうようにフオトリソグラフイ技術を用
いた。また、この半導体レーザは、ウエハから共振器長
約300μｍのレーザを劈開により切り出した。このよう
な製作方法によれば、製作プロセスが容易であり、高歩
留りで生産が可能となる。
明する第１図と同方向の断面図である。同図において、
まず同図(a)に示すようにｎ形GaAs基板１１上にLPE,MOC
VDもしくはMBE法等のいずれかの結晶成長技術を用いて
層厚約３μｍのｎ形GaAlAsクラツド層１２，層厚約0.1
μｍのGaAs活性層１３，層厚約1.5μｍのｐ形GaAlAsク
ラツド層１４および層厚約0.5μｍのｐ形GaAsキヤツプ
層１５を順次成長させる。次にこのｐ形GaAsキヤツプ層
１５上にフオトリソグラフイ技術を用いてシリコン酸化
膜のストライプパターンを形成する。このシリコン酸化
膜をエツチングマスクとしてプロムメタノール液を用い
てｎ形GaAlAsクラツド層１２，GaAs活性層１３，ｐ形Ga
AlAsクラツド層１４およびｐ形GaAsキヤツプ層１５をエ
ツチングする。そして、シリコン酸化膜を弗酸でエツチ
ングして除去することにより同図(b)に示す構造を形成
する。この場合、GaAs活性層１３の幅は約0.8μｍであ
る。次に同図(c)に示すように全面にシリコン酸化膜も
しくはシリコン窒化膜１６をCVD，ECRプラズマデポジシ
ヨンもしくはRFマグネトロンスパツタリング技術を用い
てGaAs活性層１３，ｐ形GaAlAsクラツド層１４およびｐ
形GaAsキヤツプ層１５の側面を覆つて形成する。次に同
図(d)に示すようにシリコン窒化膜１６の凸部にフオリ
ソグラフイ技術を用いてフオトレジストパターン２０を
形成し、シリコン窒化膜１６の平坦部分を弗酸で化学的
にエツチングもしくはフレオン等の反応性ガスを用いて
リアクテイブイオンエツチングして除去する。次に有機
溶剤もしくはプラズマ灰化法を用いてシリコン窒化膜１
６の凸部上のフオトレジストパターン２０を除去する。
次に同図(e)に示すように全面にGaAsに格子整合した半
絶縁性であるZnSxSe1-xをMOCVDもしくはMBE法により成
膜してZnS0.08Se0.92半絶縁層１７を形成する。この場
合、MOCVDもしくはMBE法により250℃〜400℃程度の比較
的低温度に加熱した上記ｎ形GaAlAsクラツド層１２およ
びシリコン窒化膜１６上にＳを含む原料とＳｅを含む原
料との供給量比を調節しながら、Znを含む原料とともに
供給することにより所望の組成比ｘを有するZnSxSe1-x
からなるZnS0.08Se0.92半絶縁層１７を堆積する。この
半絶縁層１７の比抵抗はドーピングを行なわない高純度
層の場合には約１０ＭΩ−ｃｍ以上である。また、この
半絶縁層１７のうち、ｎ形GaAlAsクラツド層１２と接触
している部分は単結晶であり、シリコン窒化膜１６上は
多結晶もしくは非晶質である。次にこのZnSSeのエツチ
ング液である過酸化水素とアンモニアとの混合液に浸漬
すると、半絶縁層１７の多結晶もしくは非晶質領域の方
が単結晶領域よりも速くエツチングされ、この結果、同
図(f)に示すような形状となる。なお、RIE等のドライエ
ツチング法を用いて半絶縁層１７をエツチングしても良
い。次にシリコン窒化膜１６のうち、表面に露出した部
分を弗酸中でエツチングし除去して同図(g)に示すよう
にｐ形GaAsキヤツプ層１５を露出させる。次にｎ形GaAs
基板１１を研磨して約100μｍ程度の厚さとする。しか
る後、ｐ形GaAsキヤツプ層１５，シリコン窒化膜１６お
よび半絶縁層１７の表面にクロムと金とを順次蒸着して
積層し、さらにｎ形GaAs基板１１の底面には金とゲルマ
ニウムとの合金を蒸着して熱処理を行なつて金属と半導
体とを合金化して同図(h)に示すようにｐ形電極１８お
よびｎ形電極１９をそれぞれ形成する。なお、ｐ形電極
１８の形成時には、GaAs系特有のレーザ動作時の端面劣
化を防止するため、端面となる領域から約１０μｍ内側
に電極形成を行なうようにフオトリソグラフイ技術を用
いた。また、この半導体レーザは、ウエハから共振器長
約300μｍのレーザを劈開により切り出した。このよう
な製作方法によれば、製作プロセスが容易であり、高歩
留りで生産が可能となる。
このように構成されたGaAs／GaAlAs半導体レーザは、室
温CWでの光出力−電流特性を測定したところ、閾値電流
約15mA，片端面での外部微分量子効率約３０％および片
面からの最大光出力約260mWが得られた。また、強度変
調の応答特性について、バイアスを閾値電流の約1.5倍
において、振幅を閾値電流の約0.5倍として測定した。
光出力で室温時の３dB低下の周波数は約23GHzであつ
た。
温CWでの光出力−電流特性を測定したところ、閾値電流
約15mA，片端面での外部微分量子効率約３０％および片
面からの最大光出力約260mWが得られた。また、強度変
調の応答特性について、バイアスを閾値電流の約1.5倍
において、振幅を閾値電流の約0.5倍として測定した。
光出力で室温時の３dB低下の周波数は約23GHzであつ
た。
なお、前述した実施例においては、拡散阻止層６を介し
て埋込み層７を埋込んだ場合について説明したが、埋込
み層７を低温度で成長するときには、クラツド層２，活
性層３，クラツド層４と埋込み層７との間で原子の相互
拡散が抑えられるため、拡散阻止層６は必要としない。
また、埋込み層７を単結晶層としたが、アモルフアスも
しくは多結晶で良いことは勿論である。この場合、単結
晶よりも多少比抵抗は低くなるが、１ＭΩ・cm程度とな
るので、充分である。また、半導体基板１と半絶縁性埋
込み層７との間にクラツド層２が存在しているが、存在
しなくても良い。また、半導体の極性をｎ形とｐ形との
順序を逆としても良いことは勿論である。
て埋込み層７を埋込んだ場合について説明したが、埋込
み層７を低温度で成長するときには、クラツド層２，活
性層３，クラツド層４と埋込み層７との間で原子の相互
拡散が抑えられるため、拡散阻止層６は必要としない。
また、埋込み層７を単結晶層としたが、アモルフアスも
しくは多結晶で良いことは勿論である。この場合、単結
晶よりも多少比抵抗は低くなるが、１ＭΩ・cm程度とな
るので、充分である。また、半導体基板１と半絶縁性埋
込み層７との間にクラツド層２が存在しているが、存在
しなくても良い。また、半導体の極性をｎ形とｐ形との
順序を逆としても良いことは勿論である。
また、前述した実施例はGaAs／GaAlAs半導体レーザにつ
いて説明したが、本発明はこれに限定されるものではな
く、InGaAsP/InP半導体レーザについても半絶縁性埋込
み層をZnSexTe1-xとすることにより、本構造を適用でき
ることは言うまでもない。
いて説明したが、本発明はこれに限定されるものではな
く、InGaAsP/InP半導体レーザについても半絶縁性埋込
み層をZnSexTe1-xとすることにより、本構造を適用でき
ることは言うまでもない。
以上説明したように本発明は、III−Ｖ族化合物半導体
からなるストライプ状活性領域と半絶縁性II−VI族化合
物材料からなる埋込み層との間に絶縁性拡散阻止層を配
設することにより、II−VI族化合物材料の構成元素であ
るII族とVI族の元素がストライプ状活性領域を構成する
III−V族化合物半導体層に拡散することを防ぐことがで
きる。したがってII族とVI族の元素の拡散に伴う閾値の
増加を防ぐことができる。また、活性領域の光の伝搬方
向に平行な側面の埋込み領域を半絶縁性II−VI族化合物
材料で埋込むことにより、容易に半絶縁性もしくは高抵
抗となるので、大電流注入時であつてもリークを生じる
ことなく、活性領域に電流を狭窄できるため、高出力，
高効率動作が可能となる。また、両電極間の埋込み領域
の容量も大幅に小さくなるので、高速変調が可能とな
る。さらにZnSxSe1-x，ZnSeTe1-xは、絶縁性がSiO2およ
び有機絶縁体よりそれぞれＧａＡｓやＩｎＰに極めて近
いので、単一横モード発振に必要な活性領域の幅を前述
した絶縁体を用いる場合よりも広くでき、したがつて活
性領域の体積が大きくなり、高出力動作が可能となるな
どの極めて優れた効果が得られる。
からなるストライプ状活性領域と半絶縁性II−VI族化合
物材料からなる埋込み層との間に絶縁性拡散阻止層を配
設することにより、II−VI族化合物材料の構成元素であ
るII族とVI族の元素がストライプ状活性領域を構成する
III−V族化合物半導体層に拡散することを防ぐことがで
きる。したがってII族とVI族の元素の拡散に伴う閾値の
増加を防ぐことができる。また、活性領域の光の伝搬方
向に平行な側面の埋込み領域を半絶縁性II−VI族化合物
材料で埋込むことにより、容易に半絶縁性もしくは高抵
抗となるので、大電流注入時であつてもリークを生じる
ことなく、活性領域に電流を狭窄できるため、高出力，
高効率動作が可能となる。また、両電極間の埋込み領域
の容量も大幅に小さくなるので、高速変調が可能とな
る。さらにZnSxSe1-x，ZnSeTe1-xは、絶縁性がSiO2およ
び有機絶縁体よりそれぞれＧａＡｓやＩｎＰに極めて近
いので、単一横モード発振に必要な活性領域の幅を前述
した絶縁体を用いる場合よりも広くでき、したがつて活
性領域の体積が大きくなり、高出力動作が可能となるな
どの極めて優れた効果が得られる。
第１図は本発明による半導体レーザの一実施例を示す光
の伝搬方向に垂直な断面図、第２図(a)〜(h)は本発明に
よる半導体レーザの製作工程を説明するための第１図と
同方向の断面図である。 １……半導体基板、２……クラツド層、３……活性層、
４……クラツド層、５……キヤツプ層、６……絶縁性拡
散阻止層、７……II−VI族半導体からなる半絶縁性埋込
み層、８，９……金属電極、１１……ｎ形GaAs基板、１
２……ｎ形GaAlAsクラツド層、１３……GaAs活性層、１
４……ｐ形GaAlAsクラツド層、１５……ｐ形GaAsキヤツ
プ層、１６……シリコン窒化膜、１７……ZnS0.08Se
0.92半絶縁層、１８……ｐ形電極、１９……ｎ形電極、
２０……フオトレジストパターン。
の伝搬方向に垂直な断面図、第２図(a)〜(h)は本発明に
よる半導体レーザの製作工程を説明するための第１図と
同方向の断面図である。 １……半導体基板、２……クラツド層、３……活性層、
４……クラツド層、５……キヤツプ層、６……絶縁性拡
散阻止層、７……II−VI族半導体からなる半絶縁性埋込
み層、８，９……金属電極、１１……ｎ形GaAs基板、１
２……ｎ形GaAlAsクラツド層、１３……GaAs活性層、１
４……ｐ形GaAlAsクラツド層、１５……ｐ形GaAsキヤツ
プ層、１６……シリコン窒化膜、１７……ZnS0.08Se
0.92半絶縁層、１８……ｐ形電極、１９……ｎ形電極、
２０……フオトレジストパターン。
Claims (3)
- 【請求項１】III−Ｖ族化合物半導体からなる屈折率導
波形半導体レーザのストライプ状活性領域の光の伝搬方
向と平行な側面の埋込み領域を、半絶縁性II−VI族化合
物材料で埋込んだ半導体レーザにおいて、 前記ストライプ状活性領域と半絶縁性II−VI族化合物材
料からなる埋込み層との間に絶縁性拡散阻止層を配設す
ることを特徴とした半導体レーザ。 - 【請求項２】前記半絶縁性II−VI族化合物材料がＺｎＳ
ｘＳｅ１−ｘからなることを特徴とした特許請求の範囲
第１項記載の半導体レーザ。 - 【請求項３】前記半絶縁性II−VI族化合物材料がＺｎＳ
ｅｘＴｅ１−ｘからなることを特徴とした特許請求の範
囲第１項記載の半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293233A JPH0654825B2 (ja) | 1987-11-20 | 1987-11-20 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293233A JPH0654825B2 (ja) | 1987-11-20 | 1987-11-20 | 半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01135086A JPH01135086A (ja) | 1989-05-26 |
| JPH0654825B2 true JPH0654825B2 (ja) | 1994-07-20 |
Family
ID=17792151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62293233A Expired - Fee Related JPH0654825B2 (ja) | 1987-11-20 | 1987-11-20 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654825B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128092A (en) * | 1981-01-30 | 1982-08-09 | Sanyo Electric Co Ltd | Imbedded type semiconductor laser device |
| JPS58176991A (ja) * | 1982-04-09 | 1983-10-17 | Sanyo Electric Co Ltd | 半導体レ−ザ |
| JPS58176990A (ja) * | 1982-04-09 | 1983-10-17 | Sanyo Electric Co Ltd | 半導体レ−ザ |
| JPS6284581A (ja) * | 1985-10-08 | 1987-04-18 | Fujitsu Ltd | 半導体発光装置 |
| JPS62216386A (ja) * | 1986-03-18 | 1987-09-22 | Nec Corp | 半導体発光素子 |
-
1987
- 1987-11-20 JP JP62293233A patent/JPH0654825B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01135086A (ja) | 1989-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| US5082799A (en) | Method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
| EP0038085B1 (en) | Buried heterostructure laser diode and method for making the same | |
| US5070510A (en) | Semiconductor laser device | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| CA1152624A (en) | Semiconductor laser device | |
| US5163064A (en) | Laser diode array and manufacturing method thereof | |
| US5577062A (en) | Semiconductor laser diode apparatus and method of producing the same | |
| US5478774A (en) | Method of fabricating patterned-mirror VCSELs using selective growth | |
| US5149670A (en) | Method for producing semiconductor light emitting device | |
| JPH0474877B2 (ja) | ||
| US5222091A (en) | Structure for indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor | |
| US20020158314A1 (en) | Buried mesa semiconductor device | |
| Tsang et al. | GaAs‐Al x Ga1− x As strip‐buried‐heterostructure lasers with lateral‐evanescent‐field distributed feedback | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPH0634426B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6344311B2 (ja) | ||
| KR100282155B1 (ko) | 반도체 레이저 및 그 제조방법 | |
| JPH01135086A (ja) | 半導体レーザ | |
| JPS622719B2 (ja) | ||
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH06326399A (ja) | 半導体レーザ素子およびその製造方法 | |
| EP0786147A2 (en) | Ridge-shaped laser in a channel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |