JPH0654866B2 - 入出力端子を有する電子制御回路 - Google Patents
入出力端子を有する電子制御回路Info
- Publication number
- JPH0654866B2 JPH0654866B2 JP27351884A JP27351884A JPH0654866B2 JP H0654866 B2 JPH0654866 B2 JP H0654866B2 JP 27351884 A JP27351884 A JP 27351884A JP 27351884 A JP27351884 A JP 27351884A JP H0654866 B2 JPH0654866 B2 JP H0654866B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- mosfet
- resistor
- transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
- H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for DC applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 本明細書は米国において1984年3月16日に出願された
同時系続出願第590,184号の一部継続出願である。
同時系続出願第590,184号の一部継続出願である。
発明の背景 本発明は固体継電器(ソリツドステートリレー)、より
詳細には固体継電器が出力回路電流の過負荷によつて損
傷するのを保護するための回路に関する。
詳細には固体継電器が出力回路電流の過負荷によつて損
傷するのを保護するための回路に関する。
長年に渡つてパワー半導体を出力回路スイツチイング装
置として使用する様々な固体継電器が開発されている。
最近、出力回路スイツチイング装置としてMOS電界効果
トランジスタ(MOSFET)を使用する固体継電器回路が設
計されるに至つた。この種類の回路は、1984年3月16
日に出願され本発明の譲受人に譲渡された合衆国特許第
590,184号に開示される。
置として使用する様々な固体継電器が開発されている。
最近、出力回路スイツチイング装置としてMOS電界効果
トランジスタ(MOSFET)を使用する固体継電器回路が設
計されるに至つた。この種類の回路は、1984年3月16
日に出願され本発明の譲受人に譲渡された合衆国特許第
590,184号に開示される。
多くの固体継電器の使用上の主な弱点は電流過負荷に対
する裕度の欠如である。例えば、負荷間の短かい短絡で
あつても継電器出力回路のスイツチイング装置に致命的
な損傷を起こすことがある。
する裕度の欠如である。例えば、負荷間の短かい短絡で
あつても継電器出力回路のスイツチイング装置に致命的
な損傷を起こすことがある。
従つて、本発明の1つの目的は出力回路の電流過負荷に
よつて損傷されない固体継電器回路を提供することにあ
る。
よつて損傷されない固体継電器回路を提供することにあ
る。
本発明のもう1つの目的は過負荷が発生した場合、出力
回路電流の流れを自動的に中断することにある。
回路電流の流れを自動的に中断することにある。
発明の要約 本発明の前述及び他の目的は回路出力端子に接続された
ドレン及びソース端子を持つMOS電界効果トランジスタ
(MOSFET)を含む制御回路によつて達成される。出力端
子は負荷と電源の間に直列に接続される。
ドレン及びソース端子を持つMOS電界効果トランジスタ
(MOSFET)を含む制御回路によつて達成される。出力端
子は負荷と電源の間に直列に接続される。
バイアス回路が提供されるが、これは回路入力端子への
入力信号に応答してバイアス信号を生成する。バイアス
信号はMOSFETのゲート及びソース端子に加えられ、従つ
て負荷にパワーを加える。
入力信号に応答してバイアス信号を生成する。バイアス
信号はMOSFETのゲート及びソース端子に加えられ、従つ
て負荷にパワーを加える。
検出器回路が提供されるが、これはMOSFET間を流れる負
荷電流のレベルを指する。検出器に応答する分路回路は
MOSFETを流れる負荷電流のレベルが所定値を越えるとバ
イアス信号を分路する。
荷電流のレベルを指する。検出器に応答する分路回路は
MOSFETを流れる負荷電流のレベルが所定値を越えるとバ
イアス信号を分路する。
本発明の他の目的、特徴、及び長所は図面とともに説明
される明細書によつてより明確となるが、図面中、同一
の要素は同一の参照番号にて参照される。
される明細書によつてより明確となるが、図面中、同一
の要素は同一の参照番号にて参照される。
適好なる実施態様の説明 第1図は本発明に従つて構成される制御回路10を示
す。回路10は対の入力端子12及び14並びに対の出
力端子16及び18を含む。
す。回路10は対の入力端子12及び14並びに対の出
力端子16及び18を含む。
端子12と14の間には第1及び第2の発光ダイオード
(LED)20及び22並びに抵抗体24などのような限
流要素からなる直列回路が接続される。
(LED)20及び22並びに抵抗体24などのような限
流要素からなる直列回路が接続される。
LED20と30は正及び負の出力端子30及び32を持
つフオトダイオード アレイと隣接して置かれまたこれ
に光学的に結合される。アレイ26は直列に接続され光
起電力電圧源を形成する複数のフオトダイオード28に
接続される。当業者にとつては、フオトダイオードがこ
の表面に照射される光に応答して電圧及び電流(小領域
シリコン ダイオードでは約3マイクロアンペアのとき
約0.5ボルト)を生成することは周知のことである。
ある特定のフオトダイオードから得られる電流の量は表
面に照射される光の量に比例する。
つフオトダイオード アレイと隣接して置かれまたこれ
に光学的に結合される。アレイ26は直列に接続され光
起電力電圧源を形成する複数のフオトダイオード28に
接続される。当業者にとつては、フオトダイオードがこ
の表面に照射される光に応答して電圧及び電流(小領域
シリコン ダイオードでは約3マイクロアンペアのとき
約0.5ボルト)を生成することは周知のことである。
ある特定のフオトダイオードから得られる電流の量は表
面に照射される光の量に比例する。
複数のフオトダイオード28を直列に接続することによ
つて、各々によつて生成される電圧が加算され、アレイ
26の出力端子を30及び32の所に所望の電圧レベル
が生成される。この好ましい実施態様においては、16
個のフオトダイオード28が直列に接続されこれによつ
てLED20及び22からの光に応答して約3マイクロア
ンペアの電流レベルにおいて約8ボルトの出力電圧が生
成される。アレイ26を照射するのに使用されるLEDの
数は設計によつて任意の数に選択できる。アレイ26
は、典型的には、当業者にとつて周知の技術である誘電
体分離などのような製造技術を使用して集積回路デバイ
スとして製造される。
つて、各々によつて生成される電圧が加算され、アレイ
26の出力端子を30及び32の所に所望の電圧レベル
が生成される。この好ましい実施態様においては、16
個のフオトダイオード28が直列に接続されこれによつ
てLED20及び22からの光に応答して約3マイクロア
ンペアの電流レベルにおいて約8ボルトの出力電圧が生
成される。アレイ26を照射するのに使用されるLEDの
数は設計によつて任意の数に選択できる。アレイ26
は、典型的には、当業者にとつて周知の技術である誘電
体分離などのような製造技術を使用して集積回路デバイ
スとして製造される。
アレイ26の正の端子30はN−チヤネル、エンハンス
メント形MOS(メタルオキサイドセミコンダクタ)電界
効果パワートランジスタ(MOSFET)38のゲート端子3
4に接続される。アレイ26の負の端子32は抵抗体3
3を介してMOSFET38のソース端子36に接続され、そ
してMOSFET38のドレン及びソース端子40及び36は
それぞれ回路出力端子16及び18に接続される。
メント形MOS(メタルオキサイドセミコンダクタ)電界
効果パワートランジスタ(MOSFET)38のゲート端子3
4に接続される。アレイ26の負の端子32は抵抗体3
3を介してMOSFET38のソース端子36に接続され、そ
してMOSFET38のドレン及びソース端子40及び36は
それぞれ回路出力端子16及び18に接続される。
パワーMOSFETは最高数百ボルトまでの電源からのこれら
出力(ドレン及びソース)端子間に流れる数アンペアの
電流をスイツチできる能力を持つことを特徴とする。こ
れらデバイスは、オン、つまり誘電状態においては低出
力抵抗(典型的には、1オームの100分の1から3オー
ム)を示し、そしてオフ、つまり非導電状態において
は、高出力抵抗(典型的には1から10メガオーム)を
示す。本発明において使用される典型的なMOSFETデバイ
スは、インタナシヨナル レクテフアイア社(Internat
ional Rectifier)、カリフオルニア州、エルセガンド
ウ(El Segundo)によつて供給される形式番号IRF520で
ある。
出力(ドレン及びソース)端子間に流れる数アンペアの
電流をスイツチできる能力を持つことを特徴とする。こ
れらデバイスは、オン、つまり誘電状態においては低出
力抵抗(典型的には、1オームの100分の1から3オー
ム)を示し、そしてオフ、つまり非導電状態において
は、高出力抵抗(典型的には1から10メガオーム)を
示す。本発明において使用される典型的なMOSFETデバイ
スは、インタナシヨナル レクテフアイア社(Internat
ional Rectifier)、カリフオルニア州、エルセガンド
ウ(El Segundo)によつて供給される形式番号IRF520で
ある。
MOSFET38はゲート及びソース端子34及び36の間に
第1の電圧レベルを加えることによつて全導電状態(典
型的には6から8ボルト)にバイアスされる。この第1
のレベルの電圧はMOSFET38のターン オン電圧と呼ば
れる。ゲート−ソース電圧が第2のレベルの電圧(典型
的には3ボルト)以下の時は、MOSFET38は非導電状態
にバイアスされる。この第2のレベルの電圧はMOSFET3
8のターン オフ電圧と呼ばれる。
第1の電圧レベルを加えることによつて全導電状態(典
型的には6から8ボルト)にバイアスされる。この第1
のレベルの電圧はMOSFET38のターン オン電圧と呼ば
れる。ゲート−ソース電圧が第2のレベルの電圧(典型
的には3ボルト)以下の時は、MOSFET38は非導電状態
にバイアスされる。この第2のレベルの電圧はMOSFET3
8のターン オフ電圧と呼ばれる。
以上の説明の回路10は以下のように動作する。入力信
号が、例えば、第1図に示すようなスイツチ44を使用
して端子12と14の間に電源42を接続することによ
つて入力端子12及び14に加えられる。入力信号に応
答して、LED20及び22は光を生成する。この光はダ
イオード アレイ26に光学的に結合されるが、これに
よつてMOSFET38のゲート端子34とソース端子36の
間に電圧が生成される。MOSFET38は全導電状態にバイ
アスされ出力端子16と18の間に低インピーダンス電
流経路が提供される。MOSFET38が導電状態になると、
パワーがパワー源48から負荷46に加えられる。負荷
46とソース48は第1図に示すように端子16と18
の間に直列に接続される。スイツチ44が開放される
と、LED20及び22は光の生成を停止する。この結
果、アレイ26によつて提供される電圧はゼロに落ち、
そしてMOSFET38はオフとなる。
号が、例えば、第1図に示すようなスイツチ44を使用
して端子12と14の間に電源42を接続することによ
つて入力端子12及び14に加えられる。入力信号に応
答して、LED20及び22は光を生成する。この光はダ
イオード アレイ26に光学的に結合されるが、これに
よつてMOSFET38のゲート端子34とソース端子36の
間に電圧が生成される。MOSFET38は全導電状態にバイ
アスされ出力端子16と18の間に低インピーダンス電
流経路が提供される。MOSFET38が導電状態になると、
パワーがパワー源48から負荷46に加えられる。負荷
46とソース48は第1図に示すように端子16と18
の間に直列に接続される。スイツチ44が開放される
と、LED20及び22は光の生成を停止する。この結
果、アレイ26によつて提供される電圧はゼロに落ち、
そしてMOSFET38はオフとなる。
上記の説明の回路の欠点は出力回路の電流の過負荷によ
る損傷を受けやすいことである。例えば、負荷46に故
障が起こると、MOSFET38を流れる電流のレベルはその
電流定格をはるかに越える。通常、この結果、MOSFET3
8は、致命的な損傷を受ける。回路10はこのような過
負荷に対して以下の方法で保護される。
る損傷を受けやすいことである。例えば、負荷46に故
障が起こると、MOSFET38を流れる電流のレベルはその
電流定格をはるかに越える。通常、この結果、MOSFET3
8は、致命的な損傷を受ける。回路10はこのような過
負荷に対して以下の方法で保護される。
シリコン制御整流器(SCR)50がダイオード アレイ
26間の分路として機能するように接続される。SCR5
0の陽極及び陰極端子は、それぞれアレイ26の端子3
0及び32に接続される。SCR50のゲート端子は限流
抵抗体52を経てMOSFET38のソース端子36に接続さ
れる。
26間の分路として機能するように接続される。SCR5
0の陽極及び陰極端子は、それぞれアレイ26の端子3
0及び32に接続される。SCR50のゲート端子は限流
抵抗体52を経てMOSFET38のソース端子36に接続さ
れる。
抵抗体33は負荷46と直列であるため、抵抗体33の
間に出現する電圧は負荷46、従つて、MOSFET38を流
れる電流に比例する。抵抗体33間に出現する電圧はSC
R50のゲートに加えられる。この電圧がSCR50のゲー
ト ターン オン電圧を越えると、これは導電状態にト
リガされ、ダイオード アレイ26によつて生成される
電圧を分路する。
間に出現する電圧は負荷46、従つて、MOSFET38を流
れる電流に比例する。抵抗体33間に出現する電圧はSC
R50のゲートに加えられる。この電圧がSCR50のゲー
ト ターン オン電圧を越えると、これは導電状態にト
リガされ、ダイオード アレイ26によつて生成される
電圧を分路する。
前述したごとく、スイツチ44が閉じられると、アレイ
26はMOSFET38を導電状態にバイアスさせるバイアス
電圧を生成し、それによつて負荷46からソース48に
電流を供給する。通常の状態においては、負荷46を流
れる電流はMOSFET38の電流定格以内である。抵抗体3
3の値はこの通常の状態においては抵抗体33間に出現
する電圧がSCR50のターン オン電圧以下になるよう
に選択される。従つて、SCR50は非導電状態にとどま
る。負荷60の故障あるいは短絡回路に起因するような
電流の過負荷状態においては、MOSFET38を流れる電流
が急激に増加し、同様に、抵抗体33間に出現する電圧
が増加する。この電圧がSCR50のターン オン電圧に
達すると、これは導電状態にスイツチ、つまり26によ
つて生成される電圧を分路する。この分路の結果、MOSF
ET38は直ちに非導電状態にスイツチされ、こうして負
荷電流の流れが停止される。抵抗体33の値は通常のレ
ベルの電流がMOSFET38を流れているときはSCR50は
トリガしないが、過剰の電流がMOSFET38を流れるとト
リガするように選択される。この過剰電流レベルはSCR
50が導電しMOSFET38をターン オンするのに要求さ
れる短期間(典型的には数マイクロ秒間)の間、MOSFET
38によつてもちこたえることのできるような値に選択
される。
26はMOSFET38を導電状態にバイアスさせるバイアス
電圧を生成し、それによつて負荷46からソース48に
電流を供給する。通常の状態においては、負荷46を流
れる電流はMOSFET38の電流定格以内である。抵抗体3
3の値はこの通常の状態においては抵抗体33間に出現
する電圧がSCR50のターン オン電圧以下になるよう
に選択される。従つて、SCR50は非導電状態にとどま
る。負荷60の故障あるいは短絡回路に起因するような
電流の過負荷状態においては、MOSFET38を流れる電流
が急激に増加し、同様に、抵抗体33間に出現する電圧
が増加する。この電圧がSCR50のターン オン電圧に
達すると、これは導電状態にスイツチ、つまり26によ
つて生成される電圧を分路する。この分路の結果、MOSF
ET38は直ちに非導電状態にスイツチされ、こうして負
荷電流の流れが停止される。抵抗体33の値は通常のレ
ベルの電流がMOSFET38を流れているときはSCR50は
トリガしないが、過剰の電流がMOSFET38を流れるとト
リガするように選択される。この過剰電流レベルはSCR
50が導電しMOSFET38をターン オンするのに要求さ
れる短期間(典型的には数マイクロ秒間)の間、MOSFET
38によつてもちこたえることのできるような値に選択
される。
過負荷状態が起つた後、回路10はスイツチ44を開放
することによつて通常の動作にリセツトされる。この事
象はダイオード アレイ26からの電流の流れを停止
し、それによつてSCR50を非導電状態にリターンさせ
る。回路10はこうしてリセツトされ、再び、通常の過
負荷電流状態に応答することができる一方、MOSFET38
を電流過負荷による損傷から保護する。
することによつて通常の動作にリセツトされる。この事
象はダイオード アレイ26からの電流の流れを停止
し、それによつてSCR50を非導電状態にリターンさせ
る。回路10はこうしてリセツトされ、再び、通常の過
負荷電流状態に応答することができる一方、MOSFET38
を電流過負荷による損傷から保護する。
第2図は本発明の第2の実施態様である回路60を示
す。ここでは過負荷保護のためのSCR50あるいは抵抗
体33及び52は使用されない。回路60が回路10と
さらに異なるのは以下の点である。アレイ26の端子3
0とMOSFET38のゲート端子34の間にダイオード62
が接続されこれによつて電流の流れがゲート端子34に
向けられる。PNPバイポーラトランジスタ64が提供さ
れるが、このエミツタ端子はゲート端子34に接続さ
れ、このコレクタ端子はMOSFET38のソース端子36に
接続され、そしてこのベース端子はアレイ26の端子3
0に接続される。抵抗体66がアレイ26の端子30と
32の間に接続される。構成要素62、64及び66の
動作は1984年3月16日に出願され、本出願の権利の譲
受者に譲渡された合衆国特許第590,184号において詳細
に説明される。ここにその特許の内容を参照の目的で一
部説明する。本発明を理解するためには、PNPトランジ
スタ64はアレイ26が電圧を生成してないときはその
エミツタ端子とコレクタ端子間で導電状態にバイアスさ
れ、逆に、トランジスタ64は、アレイ26が電圧を生
成しているときは、非導電状態にバイアスされることを
知つておくことで十分である。トランジスタ64はMOSF
ET38のゲート−ソース要素と関連するコンデンサに放
電経路を提供することによつてMOSFET38のター オフ
時間を高速化する。ダイオード62はアレイ26からの
バイアス電圧をMOSFET38のゲート34に結合する。従
つて、前述の実施態様10のように、MOSFET38はスイ
ツチ44が閉じるのに応答して導電状態にスイツチす
る。スイツチ44が開放されると、MOSFET38は、一
部、トランジスタ64の導電によつて、非常に短期間で
非導電状態にスイツチする。
す。ここでは過負荷保護のためのSCR50あるいは抵抗
体33及び52は使用されない。回路60が回路10と
さらに異なるのは以下の点である。アレイ26の端子3
0とMOSFET38のゲート端子34の間にダイオード62
が接続されこれによつて電流の流れがゲート端子34に
向けられる。PNPバイポーラトランジスタ64が提供さ
れるが、このエミツタ端子はゲート端子34に接続さ
れ、このコレクタ端子はMOSFET38のソース端子36に
接続され、そしてこのベース端子はアレイ26の端子3
0に接続される。抵抗体66がアレイ26の端子30と
32の間に接続される。構成要素62、64及び66の
動作は1984年3月16日に出願され、本出願の権利の譲
受者に譲渡された合衆国特許第590,184号において詳細
に説明される。ここにその特許の内容を参照の目的で一
部説明する。本発明を理解するためには、PNPトランジ
スタ64はアレイ26が電圧を生成してないときはその
エミツタ端子とコレクタ端子間で導電状態にバイアスさ
れ、逆に、トランジスタ64は、アレイ26が電圧を生
成しているときは、非導電状態にバイアスされることを
知つておくことで十分である。トランジスタ64はMOSF
ET38のゲート−ソース要素と関連するコンデンサに放
電経路を提供することによつてMOSFET38のター オフ
時間を高速化する。ダイオード62はアレイ26からの
バイアス電圧をMOSFET38のゲート34に結合する。従
つて、前述の実施態様10のように、MOSFET38はスイ
ツチ44が閉じるのに応答して導電状態にスイツチす
る。スイツチ44が開放されると、MOSFET38は、一
部、トランジスタ64の導電によつて、非常に短期間で
非導電状態にスイツチする。
回路60は以下の方法によつて電流過負荷に対する保護
を提供する。NPNバイポーラトランジスタ68が提供さ
れるが、このコレクタ端子はMOSFET38のゲート端子3
4に接続され、そしてエミツタ端子はMOSFET38のソー
ス端子36に接続される。デイプリーシヨン形接合FET
(JFET)70が提供されるが、このドレン端子はトランジ
スタ68のベース端子に接続される。JFET70のソース
端子はMOSFET38のソース端子36に接続される。JFET
70とMOSFET38のゲート端子間には抵抗体72が接続
され、JFET70のゲート端子とソース端子の間にはコン
デンサ74が接続される。MOSFET38とJFET70のドレ
ン端子間には抵抗体76が接続される。
を提供する。NPNバイポーラトランジスタ68が提供さ
れるが、このコレクタ端子はMOSFET38のゲート端子3
4に接続され、そしてエミツタ端子はMOSFET38のソー
ス端子36に接続される。デイプリーシヨン形接合FET
(JFET)70が提供されるが、このドレン端子はトランジ
スタ68のベース端子に接続される。JFET70のソース
端子はMOSFET38のソース端子36に接続される。JFET
70とMOSFET38のゲート端子間には抵抗体72が接続
され、JFET70のゲート端子とソース端子の間にはコン
デンサ74が接続される。MOSFET38とJFET70のドレ
ン端子間には抵抗体76が接続される。
抵抗体76はトランジスタ68のベースにMOSFET38の
ドレン端子40とソース端子36の間に出現する電圧に
比例するバイアス信号を提供する。この電圧はMOSFET3
8を流れる電流の尺度となる。これはMOSFET38は、導
電状態において、そのドレン端子40とソース端子36
の間の非常に低値の抵抗体として機能し、従つて、この
2個の端子間に出現する電圧降下がMOSFET38を流れる
電流に比例するためである。回路60はMOSFET38間の
電圧降下がその電流に比例する事実を利用してこの電流
レベルを測定する。
ドレン端子40とソース端子36の間に出現する電圧に
比例するバイアス信号を提供する。この電圧はMOSFET3
8を流れる電流の尺度となる。これはMOSFET38は、導
電状態において、そのドレン端子40とソース端子36
の間の非常に低値の抵抗体として機能し、従つて、この
2個の端子間に出現する電圧降下がMOSFET38を流れる
電流に比例するためである。回路60はMOSFET38間の
電圧降下がその電流に比例する事実を利用してこの電流
レベルを測定する。
MOSFETに通常の電流が流れているときは、この間の電圧
はトランジスタ68のベース−エミツタ ターン オン
電圧よりも低い。従つて、抵抗体76を通じてトランジ
スタ68に加えられるバイアス電圧はトランジスタ68
を導通状態にするには不十分である。しかし、電流過負
荷状態においては、ドレン端子40のところに出現する
電圧はソース端子36と比較して非常に増加する。この
電圧がトランジスタ68のベース−エミツタ ターン
オン電圧を越えると、これは通電を開始する。トランジ
スタ68が導電状態となると、これはアレイ26からの
電圧を分路し、MOSFET38をオフにする。このターンオ
フ動作は、トランジスタ68が通電を開始すると、MOSF
ET38はオフとなり、そして端子40のところの電圧が
急激に上昇するため、反復的である。この上昇はトラン
ジスタ68のベースに追加の電流を提供し、この導電状
態をさらに強化する。この結果、MOSFET38は電流の過
負荷が起こると迅速にオフとなる。
はトランジスタ68のベース−エミツタ ターン オン
電圧よりも低い。従つて、抵抗体76を通じてトランジ
スタ68に加えられるバイアス電圧はトランジスタ68
を導通状態にするには不十分である。しかし、電流過負
荷状態においては、ドレン端子40のところに出現する
電圧はソース端子36と比較して非常に増加する。この
電圧がトランジスタ68のベース−エミツタ ターン
オン電圧を越えると、これは通電を開始する。トランジ
スタ68が導電状態となると、これはアレイ26からの
電圧を分路し、MOSFET38をオフにする。このターンオ
フ動作は、トランジスタ68が通電を開始すると、MOSF
ET38はオフとなり、そして端子40のところの電圧が
急激に上昇するため、反復的である。この上昇はトラン
ジスタ68のベースに追加の電流を提供し、この導電状
態をさらに強化する。この結果、MOSFET38は電流の過
負荷が起こると迅速にオフとなる。
スイツチ44が開放されているためあるいは電流の過負
荷が発生したためにMOSFET38が非導電状態となつたと
きのドレン端子40のところの電圧は基本的にパワー源
48の電圧である。この電圧はトランジスタ68を導電
状態にバイアスするのに十分なものであり、従つて、ア
レイ26がバイアス電圧を提供してMOSFET38を再びオ
ンにするのを妨げる。要素70、72、及び74はこの
ターン オン問題を克服するのに使用される。
荷が発生したためにMOSFET38が非導電状態となつたと
きのドレン端子40のところの電圧は基本的にパワー源
48の電圧である。この電圧はトランジスタ68を導電
状態にバイアスするのに十分なものであり、従つて、ア
レイ26がバイアス電圧を提供してMOSFET38を再びオ
ンにするのを妨げる。要素70、72、及び74はこの
ターン オン問題を克服するのに使用される。
前述したごとく、スイツチ44が開放しているときは、
アレイ26は電圧を生成せずPNPトランジスタ64は通
電する。トランジスタ64が通電するとこれはコンデン
サ74を抵抗体72を通じて放電させる。コンデンサ7
4が完全に放電されると、JFET70は導電状態となる。
JFET70が導電状態になると、結果として、トランジス
タ68のベース エミツタ ジヤンクシヨンが分路し、
これが通電するのを妨げる。スイツチ44が最初に閉じ
られると、アレイ26からの電圧は抵抗体72を通じて
コンデンサ74を充電させる。コンデンサ74がJFET7
0のターンオフ電圧まで充電されるまで、トランジスタ
68は通電することを妨げられる。
アレイ26は電圧を生成せずPNPトランジスタ64は通
電する。トランジスタ64が通電するとこれはコンデン
サ74を抵抗体72を通じて放電させる。コンデンサ7
4が完全に放電されると、JFET70は導電状態となる。
JFET70が導電状態になると、結果として、トランジス
タ68のベース エミツタ ジヤンクシヨンが分路し、
これが通電するのを妨げる。スイツチ44が最初に閉じ
られると、アレイ26からの電圧は抵抗体72を通じて
コンデンサ74を充電させる。コンデンサ74がJFET7
0のターンオフ電圧まで充電されるまで、トランジスタ
68は通電することを妨げられる。
結果として、抵抗体72及びコンデンサ74は時間遅延
回路を形成し、トランジスタ68がMOSFET38が導電状
態にスイツチするまで通電するのを妨げる。MOSFET38
に流れる過負荷流が通常の範囲内にある場合は、MOSFET
38が完全に導電状態にあるとき、この間の電圧はトラ
ンジスタ68をオンにするのには十分でない。もちろ
ん、前述したごとく、トランジスタ68は、過負荷電流
状態では導電状態にバイアスされる。
回路を形成し、トランジスタ68がMOSFET38が導電状
態にスイツチするまで通電するのを妨げる。MOSFET38
に流れる過負荷流が通常の範囲内にある場合は、MOSFET
38が完全に導電状態にあるとき、この間の電圧はトラ
ンジスタ68をオンにするのには十分でない。もちろ
ん、前述したごとく、トランジスタ68は、過負荷電流
状態では導電状態にバイアスされる。
過負荷状態が発生すると、回路がリセツトされスイツチ
44が開放されるが、これはトランジスタ64を通じて
コンデンサ74を放電させ、時間遅延回路をリセツト
し、回路60がスイツチ44の後続の閉鎖に正常に応答
することを可能にする。
44が開放されるが、これはトランジスタ64を通じて
コンデンサ74を放電させ、時間遅延回路をリセツト
し、回路60がスイツチ44の後続の閉鎖に正常に応答
することを可能にする。
第3図は本発明の第3の実施態様に従つて構成された回
路80を示す。回路80は、本質的には、JFET70の代
わりに第2のMOSFET82及び抵抗体84が追加されてい
ることを除いては、回路60と同一である。MOSFET82
は抵抗体76とトランジスタ68のベースの間に接続さ
れ、MOSFET82のドレン端子は抵抗体76に接続され、
そしてソース端子はトランジスタ68のベース端子に接
続される。MOSFET82のゲート端子は抵抗体72とコン
デンサ74の間の結合部に接続される。抵抗体84はト
ランジスタ68のベース端子とエミツタ端子の間に接続
される。
路80を示す。回路80は、本質的には、JFET70の代
わりに第2のMOSFET82及び抵抗体84が追加されてい
ることを除いては、回路60と同一である。MOSFET82
は抵抗体76とトランジスタ68のベースの間に接続さ
れ、MOSFET82のドレン端子は抵抗体76に接続され、
そしてソース端子はトランジスタ68のベース端子に接
続される。MOSFET82のゲート端子は抵抗体72とコン
デンサ74の間の結合部に接続される。抵抗体84はト
ランジスタ68のベース端子とエミツタ端子の間に接続
される。
MOSFET82の追加は回路60内の抵抗体76に起因する
出力端子16と18の間の漏れ電流経路を排除する。第
2図において、MOSFET38が非導電状態のとき、抵抗体
76及びトランジスタ68のベース−エミツタ接合を通
じる漏れ経路が存在することがわかる。この経路はMOSF
ET38が非導電状態のとき、負荷46に少量の電流を流
がす原因となる。ある用途においては、この漏れ電流は
望ましくない。
出力端子16と18の間の漏れ電流経路を排除する。第
2図において、MOSFET38が非導電状態のとき、抵抗体
76及びトランジスタ68のベース−エミツタ接合を通
じる漏れ経路が存在することがわかる。この経路はMOSF
ET38が非導電状態のとき、負荷46に少量の電流を流
がす原因となる。ある用途においては、この漏れ電流は
望ましくない。
第3図において、MOSFET82はコンデンサ74間に電圧
が出現すると導電状態にバイアスされる。このコンデン
サ電圧はアレイ26によつて抵抗体72を通じて提供さ
れる。スイツチ44が開放しており、MOSFET38が非導
電状態にあるときは、コンデンサ74の間には電圧は存
在せず、従つて、MOSFET82は通電しない。この状態で
は、抵抗体76に電流は流れず、こうして漏れ電流問題
が解消される。スイツチ44が閉じると、アレイ26か
らの電圧はMOSFET82が導電状態になるまでコンデンサ
74を充電する。前述したごとく、抵抗体72及びコン
デンサ74はMOSFET82がMOSFET38が完全に導電状態
にスイツチされるまで通電を開始しないように選択され
る。MOSFET82が導電状態になると、MOSFET38間の電
圧が抵抗体76及び84を通じてトランジスタ68のベ
ースに提供される。抵抗体84の値は電流過負荷のレベ
ルをトランジスタ68が導電状態にスイツチする点に調
節するように選択される。
が出現すると導電状態にバイアスされる。このコンデン
サ電圧はアレイ26によつて抵抗体72を通じて提供さ
れる。スイツチ44が開放しており、MOSFET38が非導
電状態にあるときは、コンデンサ74の間には電圧は存
在せず、従つて、MOSFET82は通電しない。この状態で
は、抵抗体76に電流は流れず、こうして漏れ電流問題
が解消される。スイツチ44が閉じると、アレイ26か
らの電圧はMOSFET82が導電状態になるまでコンデンサ
74を充電する。前述したごとく、抵抗体72及びコン
デンサ74はMOSFET82がMOSFET38が完全に導電状態
にスイツチされるまで通電を開始しないように選択され
る。MOSFET82が導電状態になると、MOSFET38間の電
圧が抵抗体76及び84を通じてトランジスタ68のベ
ースに提供される。抵抗体84の値は電流過負荷のレベ
ルをトランジスタ68が導電状態にスイツチする点に調
節するように選択される。
第4図は本発明の第4の実施態様の回路90を示す。回
路90は、本質的には回路80と類似したものであるが、
MOSFET38と組み合わせにMOSFET92を使用することに
よつて、出力端子16及び18への電流の双方向通電を
提供する。回路90が回路80と異なる点は以下の通り
である。MOSFET38と類似の構造を持つMOSFET92のソ
ース端子がMOSFET38のソース端子36と共通に接続さ
れる。MOSFET92のドレン端子は、一方、出力端子18
に接続される。MOSFET92のゲート端子はMOSFET38の
ゲート端子34に接続される。ダイオード94及び96
が提供されるが、ダイオード94の陽極は出力端子16
に接続され、そしてダイオード96の陽極は出力端子1
8に接続される。ダイオード94及び96の陰極端子は
互いに結合され抵抗体76に接続される。
路90は、本質的には回路80と類似したものであるが、
MOSFET38と組み合わせにMOSFET92を使用することに
よつて、出力端子16及び18への電流の双方向通電を
提供する。回路90が回路80と異なる点は以下の通り
である。MOSFET38と類似の構造を持つMOSFET92のソ
ース端子がMOSFET38のソース端子36と共通に接続さ
れる。MOSFET92のドレン端子は、一方、出力端子18
に接続される。MOSFET92のゲート端子はMOSFET38の
ゲート端子34に接続される。ダイオード94及び96
が提供されるが、ダイオード94の陽極は出力端子16
に接続され、そしてダイオード96の陽極は出力端子1
8に接続される。ダイオード94及び96の陰極端子は
互いに結合され抵抗体76に接続される。
MOSFET38及び92は出力端子16及び18の間の双方
向電流経路を提供するが、これは回路90を起動し、交
流電源97から電源の供給を受ける負荷46を制御す
る。アレイ26からの電圧は2個のパワーMOSFETを同時
的に制御するのに使用される。ステアリング ダイオー
ド94及び96は、抵抗体76を介して、MOSFET38か
MOSFET92のいずれかに流れる電流の指標を提供する。
従つて、電流過負荷状態が存在すると、その電流の流れ
の方向と関係なく、この事象がダイオード94及び96
並びに抵抗体76によつて検出される。この事象は出力
端子16及び18を流れる過負荷電流の方向によつて、
MOSFET38あるいはMOSFET92間に出現する電圧の増加
として表われる。いずれの場合も、トランジスタ68は
導電状態にスイツチされMOSFET38及び92の両方をオ
フとする。回路80の場合と同様に、回路90はスイツ
チ44を開放することによつてリセツトされる。
向電流経路を提供するが、これは回路90を起動し、交
流電源97から電源の供給を受ける負荷46を制御す
る。アレイ26からの電圧は2個のパワーMOSFETを同時
的に制御するのに使用される。ステアリング ダイオー
ド94及び96は、抵抗体76を介して、MOSFET38か
MOSFET92のいずれかに流れる電流の指標を提供する。
従つて、電流過負荷状態が存在すると、その電流の流れ
の方向と関係なく、この事象がダイオード94及び96
並びに抵抗体76によつて検出される。この事象は出力
端子16及び18を流れる過負荷電流の方向によつて、
MOSFET38あるいはMOSFET92間に出現する電圧の増加
として表われる。いずれの場合も、トランジスタ68は
導電状態にスイツチされMOSFET38及び92の両方をオ
フとする。回路80の場合と同様に、回路90はスイツ
チ44を開放することによつてリセツトされる。
回路80及び90のいくつかの用途においては、抵抗体
をライン100のゲート端子34とトランジスタ68の
コレクタ端子の間に含み、また抵抗体72と並列にコン
デンサを含むことが要求される。この2個の追加の要求
はフイルタを形成し、特にこれら回路が低温にて使用さ
れるとき、寄生振動の発生を防止するのに使用される。
他の用途においては、抵抗体84の全部あるいは一部を
負の温度計数を持つサーミスタと交換することもでき
る。この交換は要素の温度変動を補正することによつて
広い温度範囲においてこれら回路がオフとなる過負荷電
流レベルを概むね一定に保つために使用される。
をライン100のゲート端子34とトランジスタ68の
コレクタ端子の間に含み、また抵抗体72と並列にコン
デンサを含むことが要求される。この2個の追加の要求
はフイルタを形成し、特にこれら回路が低温にて使用さ
れるとき、寄生振動の発生を防止するのに使用される。
他の用途においては、抵抗体84の全部あるいは一部を
負の温度計数を持つサーミスタと交換することもでき
る。この交換は要素の温度変動を補正することによつて
広い温度範囲においてこれら回路がオフとなる過負荷電
流レベルを概むね一定に保つために使用される。
本発明の特定の実施態様を詳細に記述することによつて
開示したが、本発明はこれら特定の実施態様に制限され
るものではない。当業者にとつては、本発明の精神と範
囲から逸脱することなく多くの変更を行なうことが可能
であろう。したがつて、本発明は上記の特許請求の範囲
によつてのみ制限されるものとする。
開示したが、本発明はこれら特定の実施態様に制限され
るものではない。当業者にとつては、本発明の精神と範
囲から逸脱することなく多くの変更を行なうことが可能
であろう。したがつて、本発明は上記の特許請求の範囲
によつてのみ制限されるものとする。
第1図は本発明の第1の実施例の概要を示す図であり、
ここではシリコン制御整流器が電流過負荷の際にMOSFET
からのバイアス信号を分流するのに使用され; 第2図は本発明の第2の実施例の概要を示す図であり、
ここではトランジスタが電流過負荷の際にMOSFETをオフ
にするのに使用され; 第3図は本発明の第3の実施例の概要を示す図であり、
ここでは第1のMOSFETが導電状態にないときこのまわり
の電流経路を削除するために第2図の回路に第2のMOSF
ETが追加されており;そして 第4図は本発明の第4の実施例の概要を示す図であり、
ここでは第3図の回路が第3のMOSFETと結合されこれに
よつて双方向の負荷電流を流す能力を持つスイツチング
構成に対し電流過負荷保護が提供される。 〔主要部分の符号の説明〕 制御回路……10
ここではシリコン制御整流器が電流過負荷の際にMOSFET
からのバイアス信号を分流するのに使用され; 第2図は本発明の第2の実施例の概要を示す図であり、
ここではトランジスタが電流過負荷の際にMOSFETをオフ
にするのに使用され; 第3図は本発明の第3の実施例の概要を示す図であり、
ここでは第1のMOSFETが導電状態にないときこのまわり
の電流経路を削除するために第2図の回路に第2のMOSF
ETが追加されており;そして 第4図は本発明の第4の実施例の概要を示す図であり、
ここでは第3図の回路が第3のMOSFETと結合されこれに
よつて双方向の負荷電流を流す能力を持つスイツチング
構成に対し電流過負荷保護が提供される。 〔主要部分の符号の説明〕 制御回路……10
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−210727(JP,A) 特開 昭58−130726(JP,A) 特開 昭58−178632(JP,A) 特開 昭55−136720(JP,A) 実開 昭57−178735(JP,U)
Claims (2)
- 【請求項1】入出力端子を有する電子制御回路におい
て、 ゲート端子ならびにドレン及びソース端子をもつMOS
FET; 該出力端子に該ドレン及びソース端子を接続するための
手段; 該回路へ入力信号を印加するのに応答してバイアス信号
を提供するための手段; 該MOSFETを流れる電流のレベルが所定の値を越え
たとき該バイアス信号によって該MOSFETを導通状
態にバイアスできるように、該MOSFETの該ゲート
及びソース端子に該バイアス手段を接続するための手
段; 該MOSFETを流れる電流のレベルを指示するための
検出器手段;及び 該検出器手段に応答し、該MOSFETを流れる電流の
レベルが所定の値を越えたとき該バイアス信号を分路す
るための分路手段から成り、 前記分路手段が、ベース、エミッタ及びコレクタ端子を
持つトランジスタ、並びにエミッタ及びコレクタ端子を
それぞれMOSFETのソース及びゲート端子に接続す
るための手段を含み、そして 前記検出器手段が、第1の抵抗体をMOSFETのドレ
ン端子と該トランジスタのベース端子の間に接続するた
めの第1の抵抗体手段、及び該第1の抵抗体を通じて該
トランジスタのベース端子に流れる電流の供給を遅延す
るための遅延手段を含み、 該遅延手段が、ソース、ドレン及びゲート端子を持つ接
合型FET、該ドレン端子を該トランジスタのベース端
子に接続するための手段、該ソース端子を該トランジス
タのエミッタ端子に接続するための手段、第2の抵抗
体、該第2の抵抗体をMOSFETのゲート端子と接合
型FETのゲート端子の間に接続するための手段、コン
デンサ、及び該コンデンサを接合型FETのゲート端子
とソース端子間に接続するための手段を含むことを特徴
とする、電子制御回路。 - 【請求項2】入出力端子を有する電子制御回路におい
て、 ゲート端子並びにドレン及びソース端子を持つ第1のM
OSFET; 該出力端子に該ドレン及びソース端子を接続するための
手段; 該回路へ入力信号を印加するのに応答してバイアス信号
を提供するための手段; 該第1のMOSFETを流れる電流のレベルが所定の値
を越えたとき該バイアス信号によって該第1のMOSF
ETを導電状態にバイアスできるように、該第1のMO
SFETの該ゲート及びソース端子に該バイアス手段を
接続するための手段; 該第1のMOSFETを流れる電流のレベルを指示する
ための検出器手段;及び 該検出器手段に応答し、該第1のMOSFETを流れる
電流のレベルが所定の値を越えたとき該バイアス信号を
分路するための分路手段からなり、 前記分路手段が、ベース、エミッタ、及びコレクタ端子
を持つトランジスタ、並びにエミッタ及びコレクタ端子
をそれぞれ該第1のMOSFETのソース及びゲート端
子に接続するための手段を含み、そして 前記検出器手段が、第1の抵抗体、該第1の抵抗体を該
第1のMOSFETのドレン端子と該トランジスタのベ
ース端子の間に接続するための手段、該第1の抵抗体を
通じて該トランジスタのベース端子に流れる電流の供給
を遅延するための手段、第2の抵抗体、及び該第2の抵
抗体を該トランジスタのベース端子とエミッタ端子の間
に接続するための手段を含み; 前記第1の抵抗体を接続するための手段が、第2のMO
SFET、及び該第2のMOSFETを該第1の抵抗体
と該トランジスタの該ベース端子の間に接続するための
手段を含み;そして 該遅延手段が、第3の抵抗体及びコンデンサを含む直列
回路、該直列回路を該第1のMOSFETのゲート端子
とソース端子との間に接続するための手段、及び該第2
のMOSFETのゲート端子を該第3の抵抗体と該コン
デンサの間の結合部に接続するための手段を含むことを
特徴とする、電子制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/627,808 US4581540A (en) | 1984-03-16 | 1984-07-05 | Current overload protected solid state relay |
| US627808 | 1984-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6126321A JPS6126321A (ja) | 1986-02-05 |
| JPH0654866B2 true JPH0654866B2 (ja) | 1994-07-20 |
Family
ID=24516217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27351884A Expired - Lifetime JPH0654866B2 (ja) | 1984-07-05 | 1984-12-26 | 入出力端子を有する電子制御回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4581540A (ja) |
| JP (1) | JPH0654866B2 (ja) |
| DE (1) | DE3500039A1 (ja) |
| FR (1) | FR2567340B1 (ja) |
| GB (1) | GB2161337B (ja) |
| IL (1) | IL74400A0 (ja) |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8321549D0 (en) * | 1983-08-10 | 1983-09-14 | British Telecomm | Electronic switch |
| JPS61224726A (ja) * | 1985-03-29 | 1986-10-06 | Nec Corp | 双方向スイツチ |
| CH664303A5 (de) * | 1985-04-03 | 1988-02-29 | Balzers Hochvakuum | Haltevorrichtung fuer targets fuer kathodenzerstaeubung. |
| JPS6258709A (ja) * | 1985-09-06 | 1987-03-14 | Alps Electric Co Ltd | トランジスタ保護回路 |
| DE3705177A1 (de) * | 1987-02-06 | 1987-06-25 | Siemens Ag | Elektronische sicherung |
| JPS63152317U (ja) * | 1987-03-27 | 1988-10-06 | ||
| US4799126A (en) * | 1987-04-16 | 1989-01-17 | Navistar International Transportation Corp. | Overload protection for D.C. circuits |
| US4906858A (en) * | 1987-11-13 | 1990-03-06 | Honeywell Inc. | Controlled switching circuit |
| US4812943A (en) * | 1987-12-24 | 1989-03-14 | Sundstrand Corp. | Current fault protection system |
| DE68925163T2 (de) * | 1988-08-12 | 1996-08-08 | Hitachi Ltd | Treiberschaltung für Transistor mit isoliertem Gate; und deren Verwendung in einem Schalterkreis, einer Stromschalteinrichtung, und einem Induktionsmotorsystem |
| DE3827730C1 (ja) * | 1988-08-16 | 1989-12-28 | Hella Kg Hueck & Co, 4780 Lippstadt, De | |
| US4924344A (en) * | 1989-02-27 | 1990-05-08 | Teledyne Industries, Inc. | Circuitry for protection against electromotively-induced voltage transients in solid state relay circuits |
| US4931778A (en) * | 1989-02-27 | 1990-06-05 | Teledyne Industries, Inc. | Circuitry for indicating the presence of an overload or short circuit in solid state relay circuits |
| US4916572A (en) * | 1989-02-27 | 1990-04-10 | Teledyne Industries, Inc. | Circuitry for protecting against load voltage transients in solid state relay circuits |
| JPH02266712A (ja) * | 1989-04-07 | 1990-10-31 | Fuji Electric Co Ltd | 半導体装置 |
| US4924343A (en) * | 1989-04-17 | 1990-05-08 | Sermed Incorporated | Solid state optical relay |
| US5136280A (en) * | 1989-05-15 | 1992-08-04 | Teledyne Industries, Inc. | Switch status indicator and self tester |
| US5006949A (en) * | 1990-04-30 | 1991-04-09 | Teledyne Industries, Inc. | Temperature compensated overload trip level solid state relay |
| DE69311921T2 (de) * | 1992-02-03 | 1998-01-29 | Philips Electronics Nv | Anordnung zum Ein- und Ausschalten eines Leistungstransistors |
| IT1264619B1 (it) * | 1992-06-18 | 1996-10-04 | Int Rectifier Corp | Metodo e dispositivo per la protezione da corto circuiti di dispositivi a transistore di potenza |
| US5347169A (en) * | 1992-09-08 | 1994-09-13 | Preslar Donald R | Inductive load dump circuit |
| EP0687067A3 (en) * | 1994-06-06 | 1997-11-19 | Eaton Corporation | Short circuit protector for an isolated power MOSFET output stage |
| US5457591A (en) * | 1995-01-12 | 1995-10-10 | Loral Federal Systems Company | Current overload protection circuit |
| US5606482A (en) * | 1995-04-14 | 1997-02-25 | Lucent Technologies Inc. | Solid state circuit breaker |
| DE19745040C2 (de) * | 1997-02-10 | 2003-03-27 | Daimler Chrysler Ag | Anordnung und Verfahren zum Messen einer Temperatur |
| FR2791144B1 (fr) * | 1999-03-19 | 2001-11-30 | Sextant Avionique | Dispositif de surveillance de la circulation d'un courant sensiblement continu dans une charge et procede pour la mise en oeuvre de ce dispositif |
| JP3845261B2 (ja) * | 2001-02-28 | 2006-11-15 | 矢崎総業株式会社 | 自動車用電気負荷駆動制御装置 |
| US7369385B2 (en) * | 2002-07-09 | 2008-05-06 | Analog Devices, Inc. | Overload limiting circuit |
| US20100019829A1 (en) * | 2008-07-28 | 2010-01-28 | Cegnar Erik J | Turn on-off power circuit for digital systems |
| US7965485B2 (en) * | 2009-06-12 | 2011-06-21 | Ferraz Shawmut S.A. | Circuit protection device for photovoltaic systems |
| EP2384091A1 (en) * | 2010-04-21 | 2011-11-02 | Osram AG | Power supply circuit for light sources, such as lighting LED systems |
| WO2011154674A2 (en) * | 2010-06-08 | 2011-12-15 | Safe Energy Cell Limited | Detection circuits |
| ITPZ20100003A1 (it) * | 2010-08-24 | 2012-02-25 | Aspek Srl | Current limiter auto off transistor (claot). |
| WO2014142842A1 (en) * | 2013-03-13 | 2014-09-18 | Schneider Electric USA, Inc. | Supply regulation circuit with energy efficient digital control |
| CN103647540A (zh) * | 2013-12-26 | 2014-03-19 | 周芸 | 固态宽电压隔离型直流继电器 |
| US9559680B2 (en) * | 2014-02-06 | 2017-01-31 | Keithley Instruments, Inc. | Isolated high speed switch |
| MX390980B (es) | 2016-05-07 | 2025-03-21 | Intelesol Llc | Interruptor de circuito de estado solido para perturbacion de linea. |
| US11050236B2 (en) | 2016-05-12 | 2021-06-29 | Intelesol, Llc | Solid-state line disturbance circuit interrupter |
| US10931473B2 (en) | 2016-10-20 | 2021-02-23 | Intelesol, Llc | Building automation system |
| KR102399201B1 (ko) | 2016-10-28 | 2022-05-17 | 인테레솔, 엘엘씨 | 부하를 식별하는 ac 전력 공급원의 제어 및 방법 |
| WO2018080604A1 (en) | 2016-10-28 | 2018-05-03 | Mark Telefus | High efficiency ac direct to dc extraction converter and methods |
| RU2693925C1 (ru) * | 2018-04-10 | 2019-07-05 | Публичное акционерное общество "Ракетно-космическая корпорация "Энергия" имени С.П. Королёва" | Устройство защиты от перегрузки по току |
| US11671029B2 (en) | 2018-07-07 | 2023-06-06 | Intelesol, Llc | AC to DC converters |
| US11581725B2 (en) | 2018-07-07 | 2023-02-14 | Intelesol, Llc | Solid-state power interrupters |
| US11056981B2 (en) | 2018-07-07 | 2021-07-06 | Intelesol, Llc | Method and apparatus for signal extraction with sample and hold and release |
| US11334388B2 (en) | 2018-09-27 | 2022-05-17 | Amber Solutions, Inc. | Infrastructure support to enhance resource-constrained device capabilities |
| US11205011B2 (en) | 2018-09-27 | 2021-12-21 | Amber Solutions, Inc. | Privacy and the management of permissions |
| US11349296B2 (en) | 2018-10-01 | 2022-05-31 | Intelesol, Llc | Solid-state circuit interrupters |
| US10985548B2 (en) | 2018-10-01 | 2021-04-20 | Intelesol, Llc | Circuit interrupter with optical connection |
| US11342735B2 (en) | 2018-10-11 | 2022-05-24 | Intelesol, Llc | Solid-state line disturbance circuit interrupter |
| WO2020131977A1 (en) | 2018-12-17 | 2020-06-25 | Intelesol, Llc | Ac-driven light-emitting diode systems |
| US11422520B2 (en) | 2019-04-08 | 2022-08-23 | Intelesol, Llc | Building automation system |
| US11336199B2 (en) | 2019-04-09 | 2022-05-17 | Intelesol, Llc | Load identifying AC power supply with control and methods |
| US11342151B2 (en) | 2019-05-18 | 2022-05-24 | Amber Solutions, Inc. | Intelligent circuit breakers with visual indicators to provide operational status |
| CN115461629A (zh) | 2020-01-21 | 2022-12-09 | 安泊半导体公司 | 智能电路中断 |
| US12231056B2 (en) | 2020-03-09 | 2025-02-18 | Intelesol, Llc | Integrated energy supply system and methods to provide regulated AC and low voltage DC |
| CN115245050B (zh) | 2020-03-09 | 2025-07-29 | 因特莱索有限责任公司 | Ac-dc转换器 |
| GB2597738A (en) | 2020-07-31 | 2022-02-09 | Aptiv Tech Ltd | A method and switching circuit for connecting and disconnecting current to a load having inductance |
| US11670946B2 (en) | 2020-08-11 | 2023-06-06 | Amber Semiconductor, Inc. | Intelligent energy source monitoring and selection control system |
| US12113525B2 (en) | 2021-09-30 | 2024-10-08 | Amber Semiconductor, Inc. | Intelligent electrical switches |
| US12348028B2 (en) | 2021-10-22 | 2025-07-01 | Amber Semiconductor, Inc. | Multi-output programmable power manager |
| US12362646B2 (en) | 2022-01-26 | 2025-07-15 | Amber Semiconductor, Inc. | Controlling AC power to inductive loads |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2318490A1 (de) * | 1973-04-12 | 1974-10-31 | Sick Optik Elektronik Erwin | Impulsuebertragungsanordnung |
| AT358650B (de) * | 1977-07-14 | 1980-09-25 | Kapsch Telephon Telegraph | Schutzschaltung gegen ueberlastung eines tran- sistorschalters |
| GB2020504B (en) * | 1978-05-05 | 1982-06-09 | Lucas Industries Ltd | Transistor protection circuits |
| US4227098A (en) * | 1979-02-21 | 1980-10-07 | General Electric Company | Solid state relay |
| JPS55136720A (en) * | 1979-04-11 | 1980-10-24 | Nec Corp | Solidstate alternating current switch |
| US4390790A (en) * | 1979-08-09 | 1983-06-28 | Theta-J Corporation | Solid state optically coupled electrical power switch |
| US4363068A (en) * | 1980-08-18 | 1982-12-07 | Sundstrand Corporation | Power FET short circuit protection |
| DE3032888A1 (de) * | 1980-09-01 | 1982-03-18 | Siemens AG, 1000 Berlin und 8000 München | Schutzschaltung fuer einen schalttransistor |
| DE3034927C2 (de) * | 1980-09-16 | 1983-09-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Schutz eines Leistungs-MOSFET gegen Überlastung |
| US4423341A (en) * | 1981-01-02 | 1983-12-27 | Sperry Corporation | Fast switching field effect transistor driver circuit |
| JPS57178735U (ja) * | 1981-05-08 | 1982-11-12 | ||
| DE3121754C1 (de) * | 1981-06-01 | 1982-12-09 | Siemens AG, 1000 Berlin und 8000 München | Leistungsschalter mit einem Feldeffekttransistor |
| DE3132257C2 (de) * | 1981-08-14 | 1983-10-20 | Siemens AG, 1000 Berlin und 8000 München | Überlastungsschutzschaltung für einen Feldeffekttransistor |
| DE3202319A1 (de) * | 1982-01-26 | 1983-07-28 | Siemens AG, 1000 Berlin und 8000 München | Schutzschaltung fuer einen leistungstransistor |
| EP0090280A3 (en) * | 1982-03-25 | 1986-03-19 | Nissan Motor Co., Ltd. | Semiconductor integrated circuit device and method of making the same |
| JPS58178632A (ja) * | 1982-04-13 | 1983-10-19 | Nissan Motor Co Ltd | スイツチ回路 |
| US4429339A (en) * | 1982-06-21 | 1984-01-31 | Eaton Corporation | AC Transistor switch with overcurrent protection |
| US4487457A (en) * | 1982-09-28 | 1984-12-11 | Eaton Corporation | Gating circuit for combining series and parallel connected FETs |
| US4453193A (en) * | 1982-10-12 | 1984-06-05 | General Electric Company | Overcurrent protection for push-pull circuits |
| EP0107137B1 (en) * | 1982-10-12 | 1986-10-01 | Nissan Motor Co., Ltd. | A semiconductor switching circuit with an overcurrent protection |
| DE3243467C2 (de) * | 1982-11-24 | 1986-02-20 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum Schutz eines Schalttransistors |
| US4493002A (en) * | 1983-02-28 | 1985-01-08 | Westinghouse Electric Corp. | Electronic circuit breaker |
| US4509102A (en) * | 1983-03-08 | 1985-04-02 | Canadian Patents & Dev. Limited | Voltage controlled current switch with short circuit protection |
-
1984
- 1984-07-05 US US06/627,808 patent/US4581540A/en not_active Expired - Lifetime
- 1984-12-26 JP JP27351884A patent/JPH0654866B2/ja not_active Expired - Lifetime
-
1985
- 1985-01-03 DE DE19853500039 patent/DE3500039A1/de active Granted
- 1985-01-16 FR FR8500570A patent/FR2567340B1/fr not_active Expired - Fee Related
- 1985-02-21 IL IL74400A patent/IL74400A0/xx unknown
- 1985-03-22 GB GB8507477A patent/GB2161337B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3500039C2 (ja) | 1988-03-03 |
| GB2161337A (en) | 1986-01-08 |
| DE3500039A1 (de) | 1986-01-16 |
| US4581540A (en) | 1986-04-08 |
| GB2161337B (en) | 1989-07-12 |
| FR2567340A1 (fr) | 1986-01-10 |
| IL74400A0 (en) | 1985-05-31 |
| GB8507477D0 (en) | 1985-05-01 |
| FR2567340B1 (fr) | 1994-07-08 |
| JPS6126321A (ja) | 1986-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0654866B2 (ja) | 入出力端子を有する電子制御回路 | |
| US5245523A (en) | Power delivery circuit with current detection | |
| US5596466A (en) | Intelligent, isolated half-bridge power module | |
| EP0706265B1 (en) | Current detector circuit | |
| US5432471A (en) | Insulated gate semiconductor device | |
| US4800331A (en) | Linear current limiter with temperature shutdown | |
| US6118641A (en) | Overcurrent protection device | |
| EP0115002B1 (en) | Voltage transient protection circuit | |
| EP0602699A2 (en) | Current limited power semiconductor device | |
| GB2253709A (en) | Overcurrent detection circuit | |
| US12341332B2 (en) | Intelligent semiconductor switch | |
| WO1986005926A1 (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| US4931778A (en) | Circuitry for indicating the presence of an overload or short circuit in solid state relay circuits | |
| US11799467B2 (en) | Device including power transistor and overcurrent detection logic and method for operating a power transistor | |
| KR0145640B1 (ko) | 온도 검출 회로를 갖는 반도체 집적 장치 및 그 동작 방법 | |
| JP2735394B2 (ja) | 温度補償された過負荷トリップレベル半導体リレー | |
| US4924344A (en) | Circuitry for protection against electromotively-induced voltage transients in solid state relay circuits | |
| JPH06217450A (ja) | 固体回路電力コントローラ | |
| JP3583803B2 (ja) | 半導体デバイス | |
| EP0593588B1 (en) | Circuit protection arrangement | |
| US5847593A (en) | Voltage discharge circuit for a photovoltaic power source | |
| JPS59144208A (ja) | 集積回路の電力素子保護装置 | |
| US5488533A (en) | Methods and apparatus for isolating a power network from a load during an overcurrent condition | |
| US5912496A (en) | Semiconductor device having power MOS transistor including parasitic transistor | |
| JPH02266614A (ja) | 固体リレー回路の負荷過渡電圧保護回路 |