JPH0654882B2 - 帯域阻止フィルタ装置 - Google Patents

Description

【発明の詳細な説明】 本発明の背景 本発明はフィルタに関し、特に改善された帯域阻止フィ
ルタに関する。

一般的に、帯域阻止、又はノッチ、フィルタは、厳格な
要求がかなり低い特定の応用の為の帯域フィルタより
も、提供するのがむずかしくかつ高価である。従って本
発明の目的は帯域フィルタを利用して、帯域阻止フィル
タとして動作する装置を提供する事である。

特定の通信システムは、すべての周波数が通過する第一
のモードと、一つ又はそれ以上の周波数帯域が阻止され
る第二のモードとで動作する。従って本発明の他の目的
は、一つ以上の動作のモードを可能にするように選択的
に切り換え可能であるノッチフィルタの代わりに、帯域
フィルタを利用する装置を提供する事である。

本発明の概要 前記の、付加的な、目的は、帯域阻止フィルタ装置を提
供する事によって本発明の原理に従って達成される。装
置は、第一の端子の対と第二の端子の対とを有する直角
位相ハイブリッド回路(quadrature hybrid circuit)
と、直角位相ハイブリッド回路の第二の端子の対のうち
の一方に接続された入力を有する第一の帯域フィルタ
（帯域通過フィルタ）と、第一の帯域フィルタの出力に
接続された第一の負荷と、直角位相ハイブリッド回路の
第二の端子の対のうちの他方に接続された入力を有する
第二の帯域フィルタと、第二の帯域フィルタの出力に接
続された第二の負荷と、直角位相ハイブリッド回路の第
一の端子の対の第一の端子で入力信号を提供するための
手段と、直角位相ハイブリッド回路の第一の端子の対の
他方の端子で信号を受信するための手段と、を含んでい
る。

本発明の見地に従うと、第一と第二の帯域フィルタは所
望の阻止帯域が通過するように調整されている。

本発明の更なる見地に従うと、装置は、更に、装置を全
域通過モードと帯域阻止モードとの間を選択的に切り換
える為の切り換え手段を含む。切り換え手段は、直角位
相ハイブリッド回路の第二の端子の対の第一の端子及び
第一の帯域フィルタ入力とに接続された第一の制御可能
な抵抗手段と、直角位相ハイブリッド回路の第二の端子
の対の他方及び第二の帯域フィルタ入力とに接続された
第二の制御可能な抵抗手段と、全域通過モード又は帯域
阻止モードを選択的に達成すために、各々低い抵抗の特
性又は高い抵抗の特性のいずれかを示すように第一と第
二の制御可能な抵抗手段に選択的に影響するための、第
一及び第二の制御可能な抵抗手段とに接続された制御手
段と、を含んでいる。

本発明の更に他の見地に従うと、第一と第二の制御可能
な抵抗手段は各々ＰＩＮダイオードを含んでいる。

本発明の更に他の解釈に従うと、制御手段はＰＩＮダイ
オードのバイアス極性を制御する為の手段を含んでい
る。

図面の簡単な説明 前記の事項は図面と関連して以下の説明を読む事によっ
てより明白になるであろう。異なる図面の同等の部材に
ついては同じ参照番号を有する。

図１は従来技術による切り換え可能な帯域阻止フィルタ
装置のブロック図である。

図２は本発明の原理に基づいて構成された切り換え可能
な帯域阻止フィルタ装置の第一の実施例のブロック図で
ある。

図３は本発明の原理に基づいて構成された切り換え可能
な帯域阻止フィルタ装置の第二の実施例のブロック図で
ある。

本発明の詳細な説明 図１はトランシーバ１２とアンテナ１４との間に切り換
え可能な帯域阻止フィルタ装置を提供する為の従来技術
のアプローチを示している。装置はノッチフィルタ１６
と、伝送スイッチとしてＰＩＮダイオード１８、２０、
及び２２を用いている。ＰＩＮダイオード、実例として
はマサチューセッツ州レキシントンのユニトロードコー
ポレーション(Unitrode Corporation)によって製造され
た形式、は半導体デバイスであり、無線周波数とマイク
ロ波周波数で可変抵抗として動作する。ＰＩＮダイオー
ドの抵抗値はそのＤＣ励起（ＤＣ excitation)によっ
てのみ決定される。ＰＩＮダイオードに順方向バイアス
がかかっている時、それは低い抵抗の特性を示す。高い
無線周波数では、ＰＩＮダイオードが零又は逆方向バイ
アスの時には、それは並列の抵抗を伴った並列の平板コ
ンデンサ(plate capacitor)のように現れ、それは逆方
向電圧に比例し周波数に反比例する。

図１に示された装置では、ＰＩＮダイオード１８、２
０、及び２２はバイアス制御回路２４の制御下にある。
バイアス制御回路２４はトランシーバ１２の制御下にあ
る。システムを全域通過モードで操作する事が所望され
る場合、トランシーバ１２はバイアス制御回路２４に信
号を送り、ＰＩＮダイオード２２に順方向バイアスをか
けるように、かつＰＩＮダイオード１８及び２０に逆方
向バイアスをかけるようにする。従って、ノッチフィル
タ１６はバイパスされる。逆に、システムを帯域阻止モ
ードで操作する事が所望される場合、トランシーバはバ
イアス制御回路２４に信号を送り、ＰＩＮダイオード２
２に逆方向にバイアスをかけるように、かつＰＩＮダイ
オード１８及び２０に順方向バイアスをかけるようにす
る。これによりノッチフィルタ１６が、トランシーバ１
２とアンテナ１４との間の伝送路に挿入される。このア
プローチの二つの大きな欠点は、全伝送力がノッチフィ
ルタ１６とＰＩＮダイオードとを通過しなければならな
い事と、その望ましくない高い、挿入による損失が結果
となる事と、である。

図２は本発明の原理に従って構成された一つのシステム
の第一の実施例を示しており、それは図１で叙述された
従来技術によるシステムに優る改良物である。図２に示
されたシステムでは、トランシーバ３０が直角位相ハイ
ブリッド回路３４を通してアンテナ３２に接続されてい
る。直角位相ハイブリッド回路３４、実例としてはマサ
チューセッツ州ウォルサムのアンザックエレクトロニク
ス(Anzac Electronics)によって製造された形式、は低
損失相互四ポート(low loss reciprocal four port)装
置である。ポートＡ、Ｂ、Ｃ、及びＤでの信号間の関係
は以下の通りである。ポートＡに現れる信号は幾らかの
減衰を伴って位相シフトなしでポートＣに伝送され、幾
らかの減衰と９０度の位相シフトを伴ってポートＤに伝
送される。ポートＢに現れる信号は幾らかの減衰を伴っ
て位相シフトなしでポートＤに伝送され、幾らかの減衰
と９０度の位相シフトを伴ってポートＣに伝送される。
ポートＣに現れる信号は幾らかの減衰を伴って位相シフ
トなしでポートＡに伝送され、幾らかの減衰と９０度の
位相シフトを伴ってポートＢに伝送される。ポートＤに
現れる信号は幾らかの減衰を伴って位相シフトなしでポ
ートＢに伝送され、幾らかの減衰と９０度の位相シフト
を伴ってポートＡに伝送される。ポートＡとＢとの間に
分離があり、ポートＣとＤとの間に分離がある。

動作における帯域阻止モードは、各々適合する負荷４０
と４２とによって終結される帯域フィルタ（帯域通過フ
ィルタ）３６と３８、すべてのものは所望の阻止帯域に
調整されている、とを提供する事によって、本発明の原
理に従って達成される。阻止帯域内の信号は従って帯域
フィルタ３６及び３８と負荷４０及び４２に吸収され、
阻止帯域の外側の信号は帯域フィルタ３６及び３８の帯
域外不整合特性(out−of−band mismatch characterist
ics)によって反射される。

全域通過モードと帯域阻止モードとの間の切り替えはＰ
ＩＮダイオード４４と４６とによって達成され、それら
はバイアス制御回路４８の制御下にあり、該制御回路は
トランシーバ３０からの信号に応答する。

典型的には、動作における受信モードでは、図２に示さ
れた装置は全域通過回路網として動作する。動作におけ
るこのモードでは、トランシーバ３０はバイアス制御回
路４８に信号を送り、それがＰＩＮダイオード４４及び
４６に逆方向バイアスをかけるようにする。その結果そ
れらは高インピーダンスデバイスとして作用する。従っ
て、アンテナ３２によって受信された信号は直角位相ハ
イブリッド回路３４のポートＡに入り、それは直角位相
ハイブリッド回路３４によってポートＣとＤとに分割さ
れる。ＰＩＮダイオード４４と４６の高インピーダンス
不整合によって、分割された信号は反射されて直角位相
ハイブリッド回路３４のポートＣとＤとに戻され、そこ
でそれらは後にポートＢで再び組み合わされてトランシ
ーバ３０に送られる。

伝送全域通過モードでは、前記説明された受信モードの
ように、ＰＩＮダイオード４４と４６は逆方向バイアス
がかけられる。従って、直角位相ハイブリッド回路３４
のポートＢに加えられるトランシーバ３０からの信号
は、ポートＣとＤに分割される。分割された信号は、そ
の後ＰＩＮダイオード４４と４６によって反射されてポ
ートＣとＤとに戻され、その結果、それらはアンテナ３
２からの後続の放射のために直角位相ハイブリッド回路
３４のポートＡで再び組み合わされる。

動作における伝送帯域阻止モードでは、ＰＩＮダイオー
ド４４と４６とは順方向バイアスがかけられ、その結果
それらは低インピーダンス特性を示す。トランシーバ３
０からの伝送信号は直角位相ハイブリッド回路３４のポ
ートＢに加えられ、回路は次に信号を分割してポートＣ
とＤとに加える。ＰＩＮダイオード４４と４６は低イン
ピーダンス特性を示すように順方向にバイアスがかけら
れているので、ポートＣとＤとでの信号はそれぞれ帯域
フィルタ３６と３８とに加えられる。帯域フィルタ３６
と３８の帯域内特性(in−band characteristic)は、信
号の帯域内の部分が、そこを通って負荷４０と４２の方
に通過されるようにし、そこのところで前記信号の部分
は散らされる。帯域フィルタ３６と３８の帯域外特性
が、ポートＣとＤとに戻る伝送エネルギーの残りの部分
（要求された部分）の反射を引き起こす。要求された信
号は、次にアンテナ３２への適用のためにポートＡで再
び組み合わされる。ポートＡとＢとでの出力と入力の比
は、点４５と４７とでの反射係数の和の二乗の四分の一
に等しい事が証明される。もしそれらの反射係数が等し
ければ、パワー比は反射係数の二乗に等しい。

図１に示された装置に優る図２に示された装置の大きな
利点は、ＰＩＮダイオードと帯域フィルタとが、伝送さ
れたエネルギーのすべてのパワーを通過させなくてもよ
い事である。従って、低いパワーのＰＩＮダイオードが
使用され得り、それによって低い挿入による損失が結果
となる。また、低いパワーのＰＩＮダイオードの使用
は、高いパワーのＰＩＮダイオードと関連する倍音の発
生を大きく減らす。加えて、帯域フィルタは低い費用
で、かつノッチフィルタより低い厳格な要求で、設計さ
れ製作されることができる。

図２に示された装置に代わる一実施例が図３に示されて
いる。この代わりの実施例では、ＰＩＮダイオード４４
と４６とは、直列の配置の代わりに、分路する形態で配
置されている。図３に示された実施例では、動作におけ
る全域通過モードを達成するために、ＰＩＮダイオード
４４と４６に順方向バイアスがかけられ、その結果それ
らは接地に短絡されている。帯域阻止モードはＰＩＮダ
イオード４４と４６とに逆方向バイアスをかける事によ
り達成され、それで、それらはは高インピーダンス特性
を示す。

よって、切り替え可能な帯域阻止フィルタ装置の開示が
なされた。前記説明された実施例は単に本発明の原理の
応用を例示すものである事が理解される。多数の他の装
置が、添付の請求項によって定義された本発明の意図と
範囲とから離れることなく当業者によって考案され得
る。

Claims (10)

【特許請求の範囲】
1. 【請求項１】第一の端子の対と第二の端子の対とを有す
   る直角位相ハイブリッド回路であって、前記第一の端子
   の対が互いに分離されていて、前記第二の端子の対が互
   いに分離されていて、前記第一の端子の対の第一の端子
   と前記第二の端子の対の第一の端子との間の信号伝送が
   位相シフトなしで成され、前記第一の端子の対の第一の
   端子と前記第二の端子の対の第二の端子との間の信号伝
   送が９０度の位相シフトを伴って成され、前記第一の端
   子の対の第二の端子と前記第二の端子の対の第二の端子
   との間の信号伝送が位相シフトなしで成され、前記第一
   の端子の対の第二の端子と前記第二の端子の対の第一の
   端子との間の信号伝送が９０度の位相シフトを伴って成
   される、直角位相ハイブリッド回路と、 前記第二の端子の対の第一の端子に接続された入力を有
   する第一の帯域フィルタと、 前記第二の端子の対の第二の端子に接続された入力を有
   する第二の帯域フィルタと、 前記第一の帯域フィルタの出力に接続された第一の負荷
   と、 前記第二の帯域フィルタの出力に接続された第二の負荷
   と、 前記第一の端子の対の第一の端子で入力信号を提供する
   手段と、 前記第一の端子の対の第二の端子で信号を受信する手段
   とを備え、 前記第一と前記第二の帯域フィルタとは阻止帯域が通過
   するように調整されていること、を特徴とする帯域阻止
   フィルタ装置。
2. 【請求項２】前記第一と前記第二の負荷とがそれらの各
   々の前記帯域フィルタと適合していること、を特徴とす
   る請求項１に記載の装置。
3. 【請求項３】前記提供する手段と前記受信する手段との
   うちの一つがトランシーバであり、前記提供する手段と
   前記受信する手段とのうちの他の一つがアンテナである
   こと、を特徴とする請求項１に記載の装置。
4. 【請求項４】前記の装置が、更に、前記装置を全域通過
   モードと帯域阻止モードとの間を選択的に切り替えるた
   めの切り替え手段を含み、前記切り替え手段が、 前記第二の端子の対の第一の端子と前記第一の帯域フィ
   ルタ入力とに接続された第一の制御可能な抵抗手段と、 前記第二の端子の対の第二の端子と前記第二の帯域フィ
   ルタ入力とに接続された第二の制御可能な抵抗手段と、 選択的に前記全域通過モード又は前記帯域阻止モードを
   達成するために、選択的に前記第一と前記第二の制御可
   能な抵抗手段の各々が低い抵抗の特性又は高い抵抗の特
   性のいずれかを示すようにするための、前記第一と前記
   第二の制御可能な抵抗手段とに接続された制御手段とを
   含むこと、 を特徴とする請求項１に記載の装置。
5. 【請求項５】前記第一と前記第二の制御可能な抵抗手段
   とが各々ＰＩＮダイオードを含むこと、を特徴とする請
   求項４に記載の装置。
6. 【請求項６】前記制御手段が前記ＰＩＮダイオードのバ
   イアス極性を制御するための手段を含むこと、を特徴と
   する請求項５に記載の装置。
7. 【請求項７】前記ＰＩＮダイオードの各々が前記第二の
   端子の対のうちの各一個と帯域フィルタ入力との間に直
   列に接続されていること、を特徴とする請求項６に記載
   の装置。
8. 【請求項８】前記制御手段が前記帯域阻止モードのため
   に前記ＰＩＮダイオードに順方向バイアスをかけるよう
   に作用し、前記全域通過モードのために前記ＰＩＮダイ
   オードに逆方向バイアスをかけるように作用すること、
   を特徴とする請求項７に記載の装置。
9. 【請求項９】前記ＰＩＮダイオードの各々が各帯域フィ
   ルタ入力から接地への分路として接続されていること、
   を特徴とする請求項６に記載の装置。
10. 【請求項１０】前記制御手段が前記帯域阻止モードのた
    めに前記ＰＩＮダイオードに逆方向バイアスをかけるよ
    うに作用し、前記全域通過モードの為に前記ＰＩＮダイ
    オードに順方向バイアスをかけるように作用すること、
    を特徴とする請求項９に記載の装置。