JPH04500749A - 帯域阻止フィルタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 帯域阻止フィルタ装置 本発明の背景 本発明はフィルタに関し、特に改善された帯域阻止フィルタに関する。

一般的に、帯域阻止、又はノツチ、フィルタは、厳格な要求がかなり低い特定の 応用の為の帯域フィルタよりも、提供するのがむずかしくかつ高価である。従っ て本発明の目的は帯域フィルタを利用して、帯域阻止フィルタとして動作する装 置を提供する事である。

特定の通信システムは、すべての周波数が通過する第一のモードと、一つ又はそ れ以上の周波数帯域が阻止される第二のモードとで動作する。従って本発明の他 の目的は、一つ以上の動作のモードを可能にするように選択的に切り換え可能で あるノツチフィルタの代わりに、帯域フィルタを利用する装置を提供する事であ る。

本発明の概要 前記の、付加的な、目的は、帯域阻止フィルタ族！を提供する事によって本発明 の原理に従って達成される。装置は、第一の端子の対と第二の端子の対とを有す る直角位相ハイブリッド回路（ｑｕａｄｒａｔｕｒｅ　ｈｙｂｒｉｄ　ｃｉｒｃ ｕｉｔ）と、直角位相ハイブリッド回路の第二の端子の対のうちの一方に接続さ れた入力を有する第一の帯域フィルタと、第一の帯域フィルタの出力に接続され た第一の負荷と、直角位相ハイブリッド回路の第二の端子の対のうちの他方に接 続された入力を有する第二の帯域フィルタと、第二の帯域フィルタの出力に接続 された第二の負荷と、直角位相ハイブリッド回路の第一の端子の対の第一の端子 で入力信号を提供するための手段と、直角位相ハイブリッド回路の第一の端子の 対の他方の端子で信号を受信するための手段と、を含んでいる。

本発明の見地に従うと、第一と第二の帯域フィルタは所望の阻止帯域が通過する ように調整されている。

本発明の更なる見地に従うと、装置は、更に、装置を全域通過モードと帯域阻止 モードとの間を選択的に切り換える為の切り換え手段を含む。切り換え手段は、 直角位相ハイブリッド回路の第二の端子の対の第一の端子及び第一の帯域フィル タ入力とに接続された第一の制御可能な抵抗手段と、直角位相ハイブリッド回路 の第二の端子の対の他方及び第二の帯域フィルタ入力とに接続された第二の制御 可能な抵抗手段と、全域通過モード又は帯域阻止モードを選択的に達成すために 、各々低い抵抗の特性又は高い抵抗の特性のいずれかを示すように第一と第二の 制御可能な抵抗手段に選択的に影響するための、第−及び第二の制御可能な抵抗 手段とに接続された制御手段と、を含んでいる。

本発明の更に他の見地に従うと、第一と第二の制御可能な抵抗手段は各々ＰＩＮ ダイオードを含んでいる。

本発明の更に他の解釈に従うと、制御手段はＰＩＮダイオードのバイアス極性を 制御する為の手段を含んでいる。

図面の簡単な説明 前記の事項は図面と関連して以下の説明を読む事によってより明白になるであろ う。異ｆ；る図面の同等の部材については同じ参照番号を有する。

図１は従来技術による切り換え可能な帯域阻止フィルタ装置のブロック図である 。

図２は本発明の原理に基づいて構成された切り換え可能な帯域阻止フィルタ装置 の第一の実施例のブロック図である。

図３は本発明の原理に基づいて構成された切り換え可能な帯域阻止フィルタ装置 の第二の実施例のブロック図である。

本発明の詳細な説明 図１はトランシーバ１２とアンテナ１４との間に切り換え可能な帯域阻止フィル タ装置を提供する為の従来技術のアプローチを示している。装置はノツチフィル タ１６と、伝送スイッチとしてＰＩＮダイオード１８．２０、及び２２を用いて いる。ＰＩＮダイオード、実例としてはマサチューセッツ州レキシントンのユニ ドロートコ−ポレーション（Ｕｎｉｔｒｏｄｅ　Ｃｏｒｐｏｒａｔｉｏｎ）によ って製造された形式、は半導体デバイスであり、無線周波数とマイクロ波周波数 で可変抵抗として動作する。ＰＩＮダイオードの抵抗値はそのＤＣ励起（ＤＣｅ ｘａ　ｉ　ｔａ　ｔ　ｔｏｎ）によってのみ決定される。ＰＩＮダイオードに順 方向バイアスがかかっている時、それは低い抵抗の特性を示す。高い無線周波数 では、ＰＩＮダイオードが零又は逆方向バイアスの時には、それは並列の抵抗を 伴った並列の平板コンデンサ（ｐｌａｔｅ　ｃａｐａｃｉｔｏｒ）のように現れ 、それは逆方向電圧に比例し周波数に反比例する。

図１に示された装置では、ＰＩＮダイオード１８．２０、及び２２はバイアス制 御回路２４の制御下にある。バイアス制御回路２４はトランシーバ１２の制御下 にある。システムを全域通過モードで操作する事が所望される場合、トランシー バ１２はバイアス制御回路２４に信号を送り、ＰＩＮダイオード２２に順方向バ イアスをかけるように、かつＰＩＮダイオード１８及び２０に逆方向バイアスを かけるようにする。従って、ノツチフィルタ１６はバイパスされる。逆に、シス テムを帯域阻止モードで操作する事が所望される場合、トランシーバはバイアス 制御回路２４に信号を送り、ＰＩＮダイオード２２に逆方向バイアスをかけるよ うに、かつＰＩＮダイオード１８及び２０に順方向バイアスをかけるようにする 。これによりノツチフィルタ１６が、トランシーバ１２とアンテナ１４との間の 伝送路に挿入される。このアプローチの二つの大きな欠点は、全伝送力がノツチ フィルタ１６とＰＩＮダイオードとを通過しなければならない事と、その望まし くな（高い、挿入による損失が結果となる事と、である。

図２は本発明の原理に従って構成された一つのシステムの第一の実施例を示して おり、それは図１で叙述された従来技術によるシステムに優る改良物である。

図２に示されたシステムでは、トランシーバ３０が直角位相ハイブリッド回路３ ４を通してアンテナ３２に接続されている。直角位相ハイブリッド回路３４、実 例としてはマサチューセッツ州つォルサムのアンザックエレクトロニクス（Ａｎ ｚａｃ　Ｅｌｅｃｔｒｏｎｉｃｓ）によって製造された形式、は低損失相互口ポ ート（ｌｏｗ　１ｏｓｓ　ｒｅｃｉｐｒｏｃａｌ　ｆｏｕｒ　ｐｏｒｔ）装置で ある。ポートＡ、Ｂ、Ｃ１及びＤでの信号間の関係は以下の通りである。ポート Ａに現れる信号は幾らかの減衰を伴って位相シフトなしでポートＣに伝送され、 幾らかの減衰と９０度の位相シフトを伴ってポートＤに伝送される。ポートＢに 現れる信号は幾らかの減衰を伴って位相シフトなしでポートＤに伝送され、幾ら かの減衰と９０度の位相シフトを伴ってポートＣに伝送される。ポートＣに現れ る信号は幾らかの減衰を伴って位相シフトなしでポートＡに伝送され、幾らかの 減衰と９０度の位相シフトを伴ってポートＢに伝送される。ポートＤに現れる信 号は幾らかの減衰を伴って位相シフトなしでポート甲こ伝送され、幾らかの減衰 と９０度の位相シフトを伴ってポートＡに伝送される。ポートＡとＢとの間に分 離があり、ポートＣとＤとの間に分離がある。

動作における帯域阻止モードは、各々適合する負荷４０と４２とによって終結さ れる帯域フィルタ３６と３８、すべてのものは所望の阻止帯域に調整されている 、とを提供する事によって、本発明の原理に従って達成される。阻止帯域内の信 号は従って帯域フィルタ３６及び３８と負荷４０及び４２に吸収され、阻止帯域 の外側の信号は帯域フィルタ３６及び３８の帯域外不整合特性（ｏｕｔ−ｏｆ− ｂａｎｄ　ｍｉｓｍａｔｃｈ　ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）によって反射 される。

全域通過モードと帯域阻止モードとの間の切り替えはＰＩＮダイオード４４と４ ６とによって達成され、それらはバイアス制御回路４８の制御下にあり、該制御 回路は交互にトランシーバ３０からの信号に応答する。

典型的には、動作における受信モードでは、図２に示された装置は全域通過回路 網として動作する。動作におけるこのモードでは、トランシーバ３０はバイアス 制御回路４８に信号を送り、それがＰＩＮダイオード４４及び４６に逆方向バイ アスをかけるようにする。その結果それらは高インピーダンスデバイスとして作 用する。従って、アンテナ３２によって受信された信号は直角位相ハイブリッド 回路３４のポートＡに入り、それは直角位相ハイブリッド回路３４によってポー トＣとＤとに分割される。ＰＩＮダイオード４４と４６の高インピーダンス不整 合によって、分割された信号は反射されて直角位相ハイブリッド回路３４のポー トＣとＤとに戻され、そこでそれらは後１：′ボートＢで再び組み合わされてト ランシーバ３０に送られる。

伝送全域通過モードでは、前記説明された受信モードのように、ＰＩＮダイオー ド４４と４６は逆方向バイアスがかけられる。従って、直角位相ハイブリッド回 路３４のポートＢに加えられるトランシーバ３０からの信号は、ポートＣとＤに 分割される。分割された信号は、その後ＰＩＮダイオード４４と４６によって反 射されてポートＣとＤとに戻され、その結果、それらはアンテナ３２からの後続 の放射のために直角位相ハイブリッド回路３４のポートＡで再び組み合わされる 。

動作における伝送帯域阻止モードでは、ＰＩＮダイオード４４と４６とは順方向 バイアスがかけられ、その結果それらは低インピーダンス特性を示す。トランシ ーバ３０からの伝送信号は直角位相ハイブリッド回路３４のポートＢに加えられ 、回路は次に信号を分割してポートＣとＤとに加える。ＰＩＮダイオード４４と ４６は低インピーダンス特性を示すように順方向バイアスがかけられているので 、ポートＣとＤとでの信号はそれぞれ帯域フィルタ３６と３８とに加えられる。

帯域フィルタ３６と３８の帯域内特性（ｉｎ−ｂａｎｄ　ｃｈａｒａｃｔｅｒｉ ｓｔｉｃ）は、信号の帯域内の部分が、そこを通って負荷４０と４２の方に通過 されるようにし、そこのところで前記信号の部分は散らされる。帯域フィルタ３ ６と３８の帯域外特性が、ポートＣとＤとに戻る伝送エネルギーの残りの部分（ 要求された部分）の反荊を引き起こす。要求された信号は、次にアンテナ３２へ の適用のためにポートへて再″Ｊ組み合わされる。ポートＡとＢとでの出力と入 力の比は、点４５と４７とでの反射係数の和の二乗の四分の−に等しい事が証明 される。もしそれらの反射係数が等しければ、パワー比は反射係数の二乗に等し い。

図１に示された装置に優る図２に示された装置の大きな利点は、ＰＩＮダイオー ドと帯域フィルタとが、伝送されたエネルギーのすべてのパワーを通過させなく てもよい事である。従って、低いパワーのＰＩＮダイオードが使用され得り、そ れによって低い挿入による損失が結果となる。また、低いパワーのＰＩＮダイオ ードの使用は、高いパワーのＰＩＮダイオードと関連する倍音の発生を大きく減 らす。加えて、帯域フィルタは低い費用で、かつノツチフィルタより低い厳格な 要求で、設計され製作されることができる。

図２に示された装置に代わる一実施例が図３に示されている。この代わりの実施 例では、ＰＩＮダイオード４４と４６とは、直列の配置の代わりに、分路する形 態で配置されている。図３に示された実施例では、動作における全域通過モード を達成するために、ＰＩＮダイオード４４と４６に順方向バイアスがかけられ、 その結果それらは接地に短絡されている。帯域阻止モードはＰｉＮダイオード４ ４と４６とに逆方向バイアスをかける事により達成され、それで、それらはは高 インピーダンス特性を示す。

よって、切り替え可能な帯域阻止フィルタ装置の開示がなされた。前記説明され た実施例は単に本発明の原理の応用を例示すものである事が理解される。多数の 他の装置が、添付の請求項によって定義された本発明の意図と範囲とから離れる ことなく当業者によって考案され得る。

国際調査報告 ＵＳ　８９０４３０５ Ｓ＾　３１７０１

Claims (10)

【特許請求の範囲】
1. １．第一の端子の対と第二の端子の対とを有する直角位相ハイブリッド回路であ って、前記第一の端子の対が互いに分離されていて、前記第二の端子の対が互い に分離されていて、前記第一の端子の対の第一の端子と前記第二の端子の対の第 一の端子との間の信号伝送が位相シフトなしで成され、前記第一の端子の対の第 一の端子と前記第二の端子の対の第二の端子との間の信号伝送が９０度の位相シ フトを伴って成され、前記第一の端子の対の第二の端子と前記第二の端子の対の 第二の端子との間の信号伝送が位相シフトなしで成され、前記第一の端子の対の 第二の端子と前記第二の端子の対の第一の端子との間の信号伝送が９０度の位相 シフトを伴って成される、直角位相ハイブリッド回路と、前記第二の端子の対の 第一の端子に接続された入力を有する第一の帯域フィルタと、 前記第二の端子の対の第二の端子に接続された入力を有する第二の帯域フィルタ と、 前記第一の帯域フィルタの出力に接続された第一の負荷と、前記第二の帯域フィ ルタの出力に接続された第二の負荷と、前記第一の端子の対の第一の端子で入力 信号を提供する手段と、前記第一の端子の対の第二の端子で信号を受信する手段 とを備え、前記第一と前記第二の帯域フィルタとは阻止帯域が通過するように調 整されていること、を特徴とする帯域阻止フィルタ装置。
2. ２．前記第一と前記第二の負荷とがそれらの各々の前記帯域フィルタと適合して いること、を特徴とする請求項１に記載の装置。
3. ３．前記提供する手段と前記受信する手段とのうちの一つがトランシーバであり 、前記提供する手段と前記受信する手段とのうちの他の一つがアンテナであるこ と、を特徴とする請求項１に記載の装置。
4. ４．前記の装置が、更に、前記装置を全域通過モードと帯域阻止モードとの間を 選択的に切り替えるための切り替え手段を含み、前記切り替え手段が、前足第二 の端子の対の第一の端子と前記第一の帯域フィルタ入力とに接続された第一の制 御可能な抵抗手段と、 前記第二の端子の対の第二の端子と前記第二の帯域フィルタ入力とに接続された 第二の制御可能な抵抗手段と、 選択的に前記全域通過モード又は前記帯域阻止モードを達成するために、選択的 に前記第一と前記第二の制御可能な祇抗手段の各々が低い抵抗の特性又は高い抵 抗の特性のいずれかを示すようにするための、前記第一と前記第二の制御可能な 抵抗手段とに接続された制御手段とを含むこと、を特徴とする請求項１に記載の 装置。
5. ５．前記第一と前記第二の制御可能な抵抗手段とが各々ＰＩＮダイオードを含む こと、を特徴とする請求項４に記載の装置。
6. ６．前記制御手段が前記ＰＩＮダイオードのバイアス極性を制御するための手段 を含むこと、を特徴とする請求項５に記載の装置。
7. ７．前記ＰＩＮダイオードの各々が前記第二の端子の対のうちの各一個と帯域フ ィルタ入力との間に直列に接続されていること、を特徴とする請求項６に記載の 装置。
8. ８．前記制御手段が前記帯域阻止モードのために前記ＰＩＮダイオードに順方向 バイアスをかけるように作用し、前記全域通過モードのために前記ＰＩＮダイオ ードに逆方向バイアスをかけるように作用すること、を特徴とする請求項７に記 載の装置。
9. ９．前記ＰＩＮダイオードの各々が各帯域フィルタ入力から接地への分路として 接続されていること、を特徴とする請求項６に記載の装置。
10. １０．前記制御手段が前記帯域阻止モードのために前記ＰＩＮダイオードに逆方 向バイアスをかけるように作用し、前記全域通過モードの為に前記ＰＩＮダイオ ードに順方向バイアスをかけるように作用すること、を特徴とする請求項９に記 載の装置。