JPH065508A - 半導体の製造装置 - Google Patents
半導体の製造装置Info
- Publication number
- JPH065508A JPH065508A JP4165180A JP16518092A JPH065508A JP H065508 A JPH065508 A JP H065508A JP 4165180 A JP4165180 A JP 4165180A JP 16518092 A JP16518092 A JP 16518092A JP H065508 A JPH065508 A JP H065508A
- Authority
- JP
- Japan
- Prior art keywords
- exposed
- wafer
- exposure
- shot
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】ステッパーなどにより複数個のパターンを１シ
ョットで一度に露光する場合において、ウェハー上で良
品素子がとれる部分を有する全てのショットを露光し、
かつショット内で良品素子がとれない部分は露光されな
いようにし、半導体素子の収率を向上させる。 【構成】ステッパー装置のウェハー１０５上で良品素子
のとれる限界より外側の部分に露光遮蔽カバー１０９を
取り付けることにより、ウェハー１０５上で露光する必
要がある部分全てにショット露光を行い、露光したくな
いウェハー１０５外周端にのみ露光されない領域をつく
る。
ョットで一度に露光する場合において、ウェハー上で良
品素子がとれる部分を有する全てのショットを露光し、
かつショット内で良品素子がとれない部分は露光されな
いようにし、半導体素子の収率を向上させる。 【構成】ステッパー装置のウェハー１０５上で良品素子
のとれる限界より外側の部分に露光遮蔽カバー１０９を
取り付けることにより、ウェハー１０５上で露光する必
要がある部分全てにショット露光を行い、露光したくな
いウェハー１０５外周端にのみ露光されない領域をつく
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路などのパ
ターンを半導体基板（以下ウェハーと称す）上の光感光
性有機膜へ露光し転写する半導体の製造装置に関する。
ターンを半導体基板（以下ウェハーと称す）上の光感光
性有機膜へ露光し転写する半導体の製造装置に関する。
【０００２】
【従来の技術】半導体集積回路の製造は、近年ますます
高集積化、微細化が進んでおり、超ＬＳＩと呼ばれる高
密度記憶回路装置が作られている。超ＬＳＩ回路パター
ンをウェハー上に形成するためには、微細パターンを正
確に形成する必要があり、このため、縮小投影露光装
置、いわゆるステッパーが用いられている。
高集積化、微細化が進んでおり、超ＬＳＩと呼ばれる高
密度記憶回路装置が作られている。超ＬＳＩ回路パター
ンをウェハー上に形成するためには、微細パターンを正
確に形成する必要があり、このため、縮小投影露光装
置、いわゆるステッパーが用いられている。
【０００３】図３は従来のステッパーの一例の基本構成
図である。防震台１０８上にＸ−Ｙ２方向に移動可能な
ステージ１０７が設置されている。光源１０１から発生
した光１００はコンデンサレンズ１０２で平行光束とな
り、半導体集積回路パターンが実寸よりもｎ倍に拡大さ
れているレチクル１０３を通過する。レチクル像は縮小
投影レンズ１０４によって１／ｎ、即ち実寸に縮小さ
れ、ウェハー１０５に結像露光される。
図である。防震台１０８上にＸ−Ｙ２方向に移動可能な
ステージ１０７が設置されている。光源１０１から発生
した光１００はコンデンサレンズ１０２で平行光束とな
り、半導体集積回路パターンが実寸よりもｎ倍に拡大さ
れているレチクル１０３を通過する。レチクル像は縮小
投影レンズ１０４によって１／ｎ、即ち実寸に縮小さ
れ、ウェハー１０５に結像露光される。
【０００４】ところで縮小投影レンズ１０４を用いて一
度に露光可能な面積は通常５〜１５ｍｍ角程度であり、
それに対し用いられるウェハーは直径１００〜２００ｍ
ｍ程度で、ウェハー全面に一度に露光することは不可能
である。そこで、１ショット分の領域を露光した後、ス
テージ１０７を移動し、他の領域を露光し、再びステー
ジの移動，露光をくりすことによってウェハー全面が露
光される（ステップ・アンド・リピート露光）。
度に露光可能な面積は通常５〜１５ｍｍ角程度であり、
それに対し用いられるウェハーは直径１００〜２００ｍ
ｍ程度で、ウェハー全面に一度に露光することは不可能
である。そこで、１ショット分の領域を露光した後、ス
テージ１０７を移動し、他の領域を露光し、再びステー
ジの移動，露光をくりすことによってウェハー全面が露
光される（ステップ・アンド・リピート露光）。
【０００５】また、半導体集積回路１個分のパターンの
面積が、１ショット分の露光領域に対して１／ｍの場
合、１ショットにつきｍ個分の半導体集積回路を収容し
たパターンのレチクルを使用し、ステッパーの露光回数
のショット数を減らす方法も用いられている。
面積が、１ショット分の露光領域に対して１／ｍの場
合、１ショットにつきｍ個分の半導体集積回路を収容し
たパターンのレチクルを使用し、ステッパーの露光回数
のショット数を減らす方法も用いられている。
【０００６】
【発明が解決しようとする課題】この従来のステッパー
においては、１ショットについて１個の半導体集積回路
のパターンを露光する場合（以降「一面付け露光」と称
す）、半導体集積回路のとれる部分のみショットを打つ
とすれば、図２のウェハーの平面図に示すように、露光
部２０１のエリアのみに露光することになる。有効とな
る半導体集積回路を増やすために露光部２０３のエリア
に露光した場合、多面付け露光（図２は６面付けの例）
であるために露光部２０２にまで露光されてしまう。
においては、１ショットについて１個の半導体集積回路
のパターンを露光する場合（以降「一面付け露光」と称
す）、半導体集積回路のとれる部分のみショットを打つ
とすれば、図２のウェハーの平面図に示すように、露光
部２０１のエリアのみに露光することになる。有効とな
る半導体集積回路を増やすために露光部２０３のエリア
に露光した場合、多面付け露光（図２は６面付けの例）
であるために露光部２０２にまで露光されてしまう。
【０００７】ウェハー外周端２０４にまで露光してある
場合、次の処理工程のエッチング工程において、最外周
端にパターニングされた部分はエッチングで異常が発生
し易いため、ショットを打つことを禁止されている。こ
のため、多面付け露光をする場合には、有効となる半導
体集積回路をとることができる露光部があるにもかかわ
らず、ショットを打てないという欠点があった。
場合、次の処理工程のエッチング工程において、最外周
端にパターニングされた部分はエッチングで異常が発生
し易いため、ショットを打つことを禁止されている。こ
のため、多面付け露光をする場合には、有効となる半導
体集積回路をとることができる露光部があるにもかかわ
らず、ショットを打てないという欠点があった。
【０００８】ウェハー外周部の良品素子がとれる限界ラ
イン２０５より外側の光感光性有機膜を除去するには光
感光性有機膜を塗布後、溶剤を用いているが、この光感
光性有機膜が次のエッチング処理においてエッチングの
反応に寄与する場合があるため、除去してしまうことも
問題となり、光感光性有機膜を残さなければならない。
イン２０５より外側の光感光性有機膜を除去するには光
感光性有機膜を塗布後、溶剤を用いているが、この光感
光性有機膜が次のエッチング処理においてエッチングの
反応に寄与する場合があるため、除去してしまうことも
問題となり、光感光性有機膜を残さなければならない。
【０００９】
【課題を解決するための手段】本発明のステッパーは、
ウェハー上の良品素子がとれる限界ラインより外側が露
光されない様に、ウェハー周縁上に露光遮蔽カバーを有
している。
ウェハー上の良品素子がとれる限界ラインより外側が露
光されない様に、ウェハー周縁上に露光遮蔽カバーを有
している。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例の構成図である。
防震台１０８上にＸ−Ｙ２方向に移動可能なステージ１
０７が設置されている。光源１０１から発光した光１０
０は、コンデンサレンズ１０２で平行光束となり、半導
体集積回路パターン実寸よりもｎ倍に拡大されているレ
チクル１０３を通過する。レチクル像は縮小投影レンズ
１０４によって１／ｎ、即ち実寸に縮小され、ウェハー
１０５上に結像露光される。
防震台１０８上にＸ−Ｙ２方向に移動可能なステージ１
０７が設置されている。光源１０１から発光した光１０
０は、コンデンサレンズ１０２で平行光束となり、半導
体集積回路パターン実寸よりもｎ倍に拡大されているレ
チクル１０３を通過する。レチクル像は縮小投影レンズ
１０４によって１／ｎ、即ち実寸に縮小され、ウェハー
１０５上に結像露光される。
【００１２】ところで縮小投影レンズ１０４を用いて一
度に露光可能な面積は通常５〜１５ｍｍ角であり、それ
に対し用いられるウェハーは直径１００〜２００ｍｍ程
度で、ウェハー全面に一度に露光することは不可能であ
る。そこで１ショット分の領域を露光した後、ステージ
１０７を移動し、他の領域を露光し、再びステージの移
動，露光を繰り返すことによってウェハー全面が露光さ
れる。
度に露光可能な面積は通常５〜１５ｍｍ角であり、それ
に対し用いられるウェハーは直径１００〜２００ｍｍ程
度で、ウェハー全面に一度に露光することは不可能であ
る。そこで１ショット分の領域を露光した後、ステージ
１０７を移動し、他の領域を露光し、再びステージの移
動，露光を繰り返すことによってウェハー全面が露光さ
れる。
【００１３】露光遮蔽カバー１０９は、図２の良品素子
がとれる限界ライン２０５より外側のウェハー外周端２
０４側に紫外光が当たらない様な形でつくられており、
ステージ１０７に露光時は固定されている。このため露
光部２０２および露光部２０３を含む位置に６面付けの
レチクル１０３によって露光を行った場合、露光部２０
３の位置には半導体集積回路のパターニングを行うこと
ができ、かつ露光部２０３の位置の良品素子がとれる限
界ライン２０５より外側は露光されずにすむ。
がとれる限界ライン２０５より外側のウェハー外周端２
０４側に紫外光が当たらない様な形でつくられており、
ステージ１０７に露光時は固定されている。このため露
光部２０２および露光部２０３を含む位置に６面付けの
レチクル１０３によって露光を行った場合、露光部２０
３の位置には半導体集積回路のパターニングを行うこと
ができ、かつ露光部２０３の位置の良品素子がとれる限
界ライン２０５より外側は露光されずにすむ。
【００１４】よって露光ショット領域２０６（６面付
け）の領域全てに露光を行っても、良品素子がとれる限
界ライン２０５より外側は露光されていないため光感光
性有機膜が残り、次工程でのエッチング処理を正常に行
うことが可能となる。
け）の領域全てに露光を行っても、良品素子がとれる限
界ライン２０５より外側は露光されていないため光感光
性有機膜が残り、次工程でのエッチング処理を正常に行
うことが可能となる。
【００１５】
【発明の効果】以上説明したように本発明は、半導体集
積回路の良品素子がとれる限界ラインより外側に、光感
光性有機膜が露光されないように露光遮蔽がカバーをと
りつけることにより、多面付け露光を行う場合には良品
素子がとれる領域全てに露光を行うことが可能となり、
かつ次工程のエッチング処理工程を安定して処理できる
効果がある。さらに、良品素子となる半導体集積回路の
個数が増すため、ウェハー１枚における半導体集積回路
の収率を上げる効果を有する。
積回路の良品素子がとれる限界ラインより外側に、光感
光性有機膜が露光されないように露光遮蔽がカバーをと
りつけることにより、多面付け露光を行う場合には良品
素子がとれる領域全てに露光を行うことが可能となり、
かつ次工程のエッチング処理工程を安定して処理できる
効果がある。さらに、良品素子となる半導体集積回路の
個数が増すため、ウェハー１枚における半導体集積回路
の収率を上げる効果を有する。
【図１】本発明の一実施例の構成図である。
【図２】多面付け露光のショットの打ち方を説明するウ
ェハーの平面図である。
ェハーの平面図である。
【図３】従来装置の構成図である。
【符号の説明】 １００ 紫外光 １０１ 光源 １０２ コンデンサレンズ １０３ レチクル １０４ 縮小投影レンズ １０５ ウェハー １０６ ウェハー台 １０７ ステージ １０８ 防震台 １０９ 露光遮蔽カバー ２０１ 露光部 ２０２ 露光部 ２０３ 露光部 ２０４ ウェハー外周端 ２０５ 良品素子がとれる限界ライン ２０６ 露光ショット領域
Claims (1)
- 【請求項１】 紫外光によりレチクル上に形成されてい
るパターンを光感光性有機膜の塗布されたウェハー上に
投影露光を行う半導体製造装置において、ウェハーの最
外周部に露光されない部分を作るための露光遮蔽カバー
を設けたことを特徴とする半導体の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4165180A JPH065508A (ja) | 1992-06-24 | 1992-06-24 | 半導体の製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4165180A JPH065508A (ja) | 1992-06-24 | 1992-06-24 | 半導体の製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065508A true JPH065508A (ja) | 1994-01-14 |
Family
ID=15807370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4165180A Pending JPH065508A (ja) | 1992-06-24 | 1992-06-24 | 半導体の製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065508A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214810A (ja) * | 1996-12-23 | 1998-08-11 | Lsi Logic Corp | エッジ・ダイ上の一様性及び平坦性を改善しウエハのｃｍｐに起因するタングステン・ストリンガを除去する新規な方法 |
| KR100307566B1 (ko) * | 1998-08-05 | 2001-09-24 | 가네꼬 히사시 | 차아지빔 묘화장치 및 묘화방법 |
| JP2005505147A (ja) * | 2001-10-09 | 2005-02-17 | ウルトラテック インク | ワークピースを機械的にマスクするための方法および装置 |
| JP2008258634A (ja) * | 2007-04-05 | 2008-10-23 | Asml Netherlands Bv | 基板をマスクするリソグラフィ装置及び方法 |
-
1992
- 1992-06-24 JP JP4165180A patent/JPH065508A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214810A (ja) * | 1996-12-23 | 1998-08-11 | Lsi Logic Corp | エッジ・ダイ上の一様性及び平坦性を改善しウエハのｃｍｐに起因するタングステン・ストリンガを除去する新規な方法 |
| KR100307566B1 (ko) * | 1998-08-05 | 2001-09-24 | 가네꼬 히사시 | 차아지빔 묘화장치 및 묘화방법 |
| JP2005505147A (ja) * | 2001-10-09 | 2005-02-17 | ウルトラテック インク | ワークピースを機械的にマスクするための方法および装置 |
| JP2008258634A (ja) * | 2007-04-05 | 2008-10-23 | Asml Netherlands Bv | 基板をマスクするリソグラフィ装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4537061B2 (ja) | ワークピースを機械的にマスクするための方法および装置 | |
| KR19990063613A (ko) | 트위스팅 쌍극자 및 편광 개구를 사용한 편축 조사에 의한패턴 단락 방지 방법 및 장치 | |
| US6218057B1 (en) | Lithographic process having sub-wavelength resolution | |
| US20050085085A1 (en) | Composite patterning with trenches | |
| JPH05206014A (ja) | リソグラフィーマスク、リソグラフィックマスク設計、並びにアラインメント及びシーケンシャル露出システム | |
| KR100464740B1 (ko) | 마스터 마스크를 이용하여 레티클에 ｉｃ 칩의 패턴을형성하기 위한 노광 방법 | |
| US6306558B1 (en) | Method of forming small contact holes using alternative phase shift masks and negative photoresist | |
| US5237393A (en) | Reticle for a reduced projection exposure apparatus | |
| JPH065508A (ja) | 半導体の製造装置 | |
| JPH07211619A (ja) | 回路パターンの形成方法及びそれに用いられるレチクル | |
| US6453000B1 (en) | Exposure method, exposure device and semiconductor device manufacturing method | |
| JP2006040915A (ja) | 半導体装置の製造方法、及びその製造装置、並びに電気光学装置の製造方法 | |
| JP2858543B2 (ja) | 露光方法 | |
| US20040009431A1 (en) | Method of exposing semiconductor device | |
| US7745067B2 (en) | Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements | |
| US20050130410A1 (en) | Contact hole printing by packing and unpacking | |
| KR100253581B1 (ko) | 리소그라피 공정방법 | |
| JPS6022495B2 (ja) | アライメント用キ−・パタ−ン保護方法 | |
| US6645707B2 (en) | Device manufacturing method | |
| US20070015088A1 (en) | Method for lithographically printing tightly nested and isolated hole features using double exposure | |
| JPH07152145A (ja) | ハーフトーン型位相シフトフオトマスク | |
| JPH05291106A (ja) | 半導体ウエハーの露光方法 | |
| US5871889A (en) | Method for elimination of alignment field gap | |
| JP2727784B2 (ja) | 縮小投影露光装置用レティクル | |
| JPH05335196A (ja) | フォトマスクパターンの形成方法およびネガ型感光性樹脂の露光方法ならびに基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990928 |