JPH065521B2 - メツセージ・バツフア・システム - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明はコンピュータ・システムの分野に関し、さらに
詳しくは、コンピュータの入出力サブシステムの制御処
理装置とサブシステム内の複数の入出力処理装置との間
のインターフェースにおける、メッセージの緩衝記憶に
関するものである。

Ｂ 従来の技術及びその課題 データ処理システムにおける入出力命令の処理にはかな
りのオーバーヘッドを要する。具体的に言うと、入出力
命令の処理には、システムと入出力装置の間の接続を確
立する、そのシステムとその装置の間の状況を維持す
る、及び入出力動作を完了する、といった支援機能が含
まれる。従来、この処理は主演算処理装置の中央演算処
理装置（ＣＰＵ）によって実施されてきた。最近、デー
タ転送を支援するために、ホスト処理装置と入出力装置
の間に設けたプログラム式知能制御装置を使用する多く
の提案が出され、具体的に実施されている。しかしなが
ら、従来技術及び提案のどの配置でも、依然としてＣＰ
Ｕが、作業タスク指名、各入出力装置にタスク指名され
た作業に関連する制御ブロックの維持、及び各入出力命
令の最終状態の決定を担当している。入出力命令を実行
する作業の多くが入出力制御装置に与えられても、依然
として制御装置とＣＰＵの間での通信が必要である。こ
のような通信には、通常、情報読取りまたは書込みのた
めに入出力制御装置内のレジスタに直接アクセスするた
めの機構を、ＣＰＵに設けること、またはＣＰＵと制御
装置の間でメッセージを交換するための機構を設けるこ
とが必要である。周知のように、最初の方法、すなわち
直接レジスタ・アクセスは緩慢である。第２の方法は、
一般的に主記憶装置にメッセージ・バッファを置くもの
で、メッセージをバッファに送るために制御装置を必要
とし、かつメッセージを主記憶装置のバッファから取り
出すためにＣＰＵを必要とする。周知のように、主記憶
装置へのアクセスは時間がかかり、この目的のために、
一定の割合の主記憶装置アクセス帯域幅を割り当てるこ
とを必要とする。

ＣＰＵと入出力制御装置の間で情報を交換する第２の方
法は、主記憶装置アクセスという欠点にもかかわらず、
その速度が大きくなる可能性があり資源の使用効率が高
いので好ましい。したがって、コンピュータの主演算処
理装置及び入出力制御装置から効率的かつ迅速にアクセ
スできる、主記憶装置の外部にあるバッファを用いて、
そのような能力を提供することが明らかに求められてい
る。

Ｃ 課題を解決するための手段 この必要性は、ＣＰＵ、ＣＰＵに接続された主記憶装
置、及び主記憶装置と複数の入出力装置の間でデータを
転送するための入出力システムを含み、その入出力シス
テムが、ＣＰＵと複数の入出力処理装置（ＩＯＰ）の間
に論理的に置かれた入出力制御処理装置（ＩＯＣＰ）の
形の制御機能層を含むという、コンピュータ・システム
で満たされる。この入出力システムでは、ＩＯＣＰがＣ
ＰＵから実行すべき入出力命令を受け取り、複数のＩＯ
Ｐが入出力命令の実行中に主記憶装置と入出力装置の間
のデータ転送を行なう。さらに入出力システムは、入出
力命令の実行に関する割込み、状態、及び制御情報を交
換するために、ＩＯＣＰをＩＯＰに接続する共用バスを
含む。この割込み、状態、及び制御情報はメッセージの
形になっている。こうした状況では、本発明は、共用バ
スを介したＩＯＣＰとＩＯＰの間のメッセージ交換を支
援するメッセージ・バッファ・システムである。このシ
ステムは、ＩＯＣＰ内にありＣＰＵとＩＯＰの間のメッ
セージ交換を支援するメッセージ・バッファを含む。こ
れらのメッセージは、従来技術では主記憶装置のバッフ
ァに緩衝記憶されていたものである。

本発明は、ＩＯＣＰに接続された、メッセージ転送のた
めのバス・アクセスを許可するためのバス・アービタを
含む。ＩＯＰの１つがＩＯＰとＩＯＣＰの間でのメッセ
ージの転送のためにバス・アクセスを許可されたか否か
を示すように条件づけられたトグル信号を出すメッセー
ジ・バッファ・トグル回路が、このバス・アービタに接
続されている。このメッセージ・バッファはアドレス可
能メッセージ記憶資源を含む。このアドレス可能メッセ
ージの記憶資源のロード・アドレスに対応する値を保持
するために、アドレス・ポインタが設けられている。Ｉ
ＯＰメッセージ・バス制御回路が、バス、アビータ、ア
ドレス可能記憶資源、及びアドレス・ポインタに接続さ
れており、メッセージ転送のためのバス・アクセス許可
に応答して、バスに置かれたＩＯＰメッセージをアドレ
ス可能記憶資源のロード・アドレスに入力する。バスが
メッセージ転送に使用されていないとトグル回路が指示
したときに、メッセージをロード・アドレス以外の記憶
位置から取り出したり、そこへ入れたりするために、Ｉ
ＯＣＰメッセージ制御装置が、トグル回路とアドレス可
能記憶資源に接続されている。ＩＯＣＰ制御装置がメッ
セージをアドレス可能記憶資源に入れたり、そこから取
り出すときに、メッセージ・ポインタとＩＯＣＰメッセ
ージ制御装置とに接続されたポインタ切換機構が、メッ
セージ・ポインタ内の値を変更する。

ＩＯＣＰ内にメッセージ・バッファを配置することによ
って、主記憶装置を通るよりも速くて効率的なＣＰＵと
ＩＯＰの間の緩衝記憶された(buffered)メッセージの通
信ができるようになる。ＩＯＣＰはＩＯＰに対してＣＰ
Ｕを代表する。今要約したメッセージ・バッファの特定
の構造は、ＩＯＣＰとＩＯＰがその使用をめぐって競合
し、その競合が、ＩＯＣＰとＩＯＰの間の同期交換が不
要な形で解決される、共用資源である。

したがって、本発明の主目的は、制御情報を含むメッセ
ージがＣＰＵと複数の入出力装置の間での交換のために
ステージングするためのメッセージ・バッファ装置を、
主記憶装置の外部に提供することである。

Ｄ 実施例 ９３７０シリーズのＩＢＭシステム３７０中型演算処理
装置で例示されるクラスのコンピュータでは、ＩＯＰは
メッセージを介してＣＰＵと通信する。メッセージは、
ＩＯＰが接続されたバス上を伝わる。ＩＯＰからＣＰＵ
に送られたメッセージは「受信」メッセージと称し、Ｃ
ＰＵからＩＯＰに送られたメッセージは「送信」メッセ
ージと称する。メッセージはメッセージ・バッファを介
して主記憶装置に緩衝記憶される。この点に関して、第
２図では、ＣＰＵ１０、主記憶装置１２、記憶装置アク
セス制御機構１６、及びクロック供給源１７から成る主
演算処理装置を有するコンピュータ・システム中にある
ものとして、メッセージ・バッファが図示されている。
ＣＰＵ１０は、入出力装置と主記憶装置１２の間での転
送のためにソフトウェア・レベルの入出力命令を受け取
り、送出する。主記憶装置１２へのアクセスは記憶制御
機構１６を介して行なわれる。主演算処理装置の機構
は、クロック供給源１７からクロック信号ＣＬＫ１を供
給することによって同期化される。周辺装置との間での
情報のやりとりは、入出力システムが担当する。入出力
システムは複数のＩＯＰを含むが、これらのＩＯＰのう
ちの２つを参照番号２２、２３で示す。ＩＯＰは共通バ
ス２１に接続されており、ＩＯＰの動作は、入出力シス
テム・クロック供給源２４から第２クロック信号ＣＬＫ
２を供給することによって同期化される。第２図の従来
技術では、メッセージ・バッファ１４は主記憶装置１２
の中に置かれている。この従来技術の配置では、入出力
システムのＩＯＰレベルからメッセージ・バッファへの
経路は、 ＩＯＰ − ＳＴＣ − 主記憶装置 である。

メッセージがメッセージ・バッファ１４に記憶された
後、ＣＰＵはそれらを取り出し、解釈して、適切な動作
で応答する。

ここで、本発明によるメッセージ・バッファの再配置に
関する第１図を参照する。本発明では、主演算処理装置
は、従来技術で一般的な構成で接続された、ＣＰＵ３
０、主記憶装置３２、及び記憶制御装置３６によって表
される。さらに、入出力サブシステムは、共通バス３９
と複数のＩＯＰを含む点で、第１図に図示したものと一
致する。また、ＣＰＵからの入出力システム制御機能の
大部分をオフロードするために使用される、集中入出力
制御処理装置（ＩＯＣＰ）３８が追加されている。ＩＯ
ＣＰはすべてのソフトウェア・レベルの入出力命令を処
理し、ＩＯＰと主記憶装置３２によって支援される入出
力装置（図示せず）相互の間の情報の流れを制御する。

ＩＯＣＰは、共通バス３９によって、バス・インターフ
ェース機構（ＢＩＵ）４０、４１を通じて、複数のＩＯ
Ｐに接続される。各ＢＩＵは、ＢＩＵによって支援され
るＩＯＰに、共通バス３９へのアクセスを許可する。す
なわち、ＢＩＵ４０は、ＩＯＰ４０ａ、４０ｂのための
共通バス３９へのインターフェースである。ＢＩＵ４０
は、ローカル両方向バス４０ｌｂによってＩＯＰ４０
ａ、４０ｂに連結されている。同様にＢＩＵは、これら
のＩＯＰを共通バス３９にインターフェースするため
に、ローカル・バス４１ｌｂによってＩＯＰ４１ａ、４
１ｂに接続されている。ローカル・バス４０ｌｂ及び４
１ｌｂは、ここには示されていない手段によって調停さ
れる。ＩＯＰは、ローカル・バスに対する許可を与えら
れると、そのバス及び接続されたＢＩＵの独占的制御権
を有する。すなわち、ＩＯＰは、共通バス３９を介した
ＩＯＣＰとのメッセージ転送のため、ローカル・バス及
びＢＩＵの制御権を有する。このメッセージ転送を、以
下では「共通バス３９を介する」メッセージ交換と呼
ぶ。なお、ＩＯＰがそのローカル・バスとＢＩＵを介し
て共通バスに接続されている。

第１図はまた、ＩＯＰとＣＰＵの間のメッセージの送受
の一時記憶、及びメッセージ交換の同期化のための、メ
ッセージ・バッファ４２をも示している。ここで、一度
共通バスが獲得されると、バッファとＩＯＰの間のメッ
セージ経路は単にＩＯＰ−ＩＯＣＰである。したがっ
て、ＳＴＣ／主記憶装置経路は迂回されて、送受メッセ
ージはメッセージ・バッファ４２に直接ロードされる。
最新の回路技術が利用できるものとし、メッセージ・バ
ッファ４２が４５ナノ秒ごとにアクセス可能になるもの
と考えておく。一般に主記憶装置のアクセス時間は少な
くともその４倍である。

本発明が実施される状況を更に理解するため、なお第１
図を参照すると、ＩＯＣＰ３８は通信バス４４を介して
ＣＰＵに接続されている。このバスは、どちらかの処理
装置（ＣＰＵまたはＩＯＣＰ）が割込み及び制御情報を
他方に転送できるようにする。ＩＯＣＰはバス３９を介
してＩＯＰに接続されている。ＩＯＰは、接続された入
出力装置の制御を行なう、知能マイクロプロセッサをベ
ースとするサブシステムである。設計者が複数のＩＯＰ
サブシステムを提供でき、特定の範疇の入出力装置にそ
れぞれ特定のタイプのＩＯＰを専用に使うものと考えて
おく。システム入出力要件が変わると、ＩＯＰの異なる
組合せを使用することになる。さらに、ＩＯＰが、ロー
カル・バスとＢＩＵを介して間接的にではなく、共通バ
スに、直接接続できるものと考えておく。ただし、第２
図の状況では、入出力システム１台当たり１つの集中Ｉ
ＯＣＰがあるだけである。

第３図に図示するように、ＩＯＣＰは入出力エンジン
（ＩＯＥ）部４５、入出力待ち行列（ＩＯＱ）部４６、
制御記憶機構４７、及び記憶装置入出力インターフェー
ス（ＳＴＩＯ）部４８から成る。ＳＴＩＯ４８は、ＣＰ
ＵとＩＯＣＰがバス４４を介して通信できるようにする
中央通信（ＣＯＭ）機構５０及びメールボックス（ＭＢ
Ｘ）バッファ５１を提供する。ＳＴＩＯ４８はまた、入
出力サブシステムと主記憶装置の間でデータをやりとり
するためのデータ・バッファ（ＢＵＦ）５３も提供す
る。ＩＯＥ４５とＩＯＱ４６は、ＩＯＣＰ３８の処理装
置である。これらの装置は、制御記憶機構４７にあるマ
イクロコード命令を実行する。制御記憶機構４７は、Ｉ
ＯＣＰ３８と共に使用するための適切な制御プログラム
を維持する。このプログラムは、ＩＯＣＰ３８の多岐に
わたる機能と必要とされる動作を形成するために必要な
各種のルーチンを含む。

ＩＯＥ４５とＩＯＱ４６は、制御プログラムによって使
用される各種の記憶域を提供する。ＩＯＥ４５とＩＯＱ
４６はそれぞれ、制御、状態、及び割込み情報のために
使用される外部レジスタ（ＥＸＴ）５５及び５６を有す
る。ＩＯＥ４５は小型ローカル記憶域（ＳＬＳ）５８を
有する。ＳＬＳ５８はデータの操作に使用される一時記
憶域であり、演算論理機構（ＡＬＵ）５９によって実施
される各種の算術的及び論理的動作を支援する。ＩＯＱ
４６は、大型ローカル記憶域（ＬＬＳ）６１と呼ばれる
一時記憶域を有し、これはＩＯＣＰ制御プログラムによ
って使用される。ＬＬＳ６１はまた、送受メッセージの
一時記憶のためのアドレス可能記憶領域を提供する。入
出力インターフェース部（ＩＯＵ）６２は、ＬＬＳ６１
に緩衝記憶されたメッセージに関する制御及び状況の情
報を記憶するためのレジスタを有する。ＩＯＱ４６はま
た記憶アドレス（ＳＡＲ）バッファ域６４を有し、これ
はマイクロワードの記憶時に使用される主記憶装置アド
レス・ポインタをセットアップするために、マイクロコ
ードによって使用される。

ＩＯＥ４５とＩＯＱ４６はあいまって、制御記憶機構４
７にあるマイクロワードを実行する。

ＩＯＥ４５とＩＯＱ４６はそれぞれ、制御記憶機構４７
から並列に複数バイト・マイクロワードを受け取る。た
だし、これらの装置は、マイクロワードの種類に応じ
て、その一方または両方がマイクロワードを実行する。
ＩＯＥ４５は算術的及び論理的マイクロワードを実行
し、一方ＩＯＱ４６はＩＯＣＰ外部の装置、例えばＩＯ
Ｐ、ＣＰＵ、及び主記憶装置にインターフェースするマ
イクロワードを実行する。これらのマイクロワードは、
当然２つの範疇に分かれる。すなわち、記憶装置マイク
ロワード及び処理装置バス動作（ＰＢＯ）マイクロワー
ドである。記憶装置マイクロワードは、ＳＴＩＯ４８及
び主記憶装置内の諸機構とインターフェースする。ＰＢ
Ｏマイクロワードは、ＩＯＰレベルでレジスタをロード
及びコピーし、またメッセージ・コマンドをＩＯＰに送
る能力を与える。最後に、マイクロワードの１つのクラ
スは、マイクロコード・データ・バス６５を介してＩＯ
Ｅ４５とＩＯＱ４６の間でデータを移動させる動作から
成る。

ＣＰＵ３０が、ＩＯＰに接続された入出力装置との接続
を確立し、入出力装置との間で通信を行なうための手順
では、ＣＰＵがソフトウェア・レベルの命令を取り出し
解釈することが必要である。命令が入出力命令である場
合、制御は、ＳＴＩＯ４８の中のＣＯＭ５０及びＭＢＸ
５１を介して、メッセージの形でＩＯＣＰに渡される。
入出力命令は、指定された入出力装置のための、どんな
形の開始、消去、停止、または延期の機能から構成され
るものでもよい。

ＩＯＣＰ３８は、主記憶装置３２にある制御情報ブロッ
クを取り出すことによって、命令の処理を開始する。こ
の情報ブロックはＳＴＩＯ ＢＵＦ５３を介してＬＬＳ
６１に移動する。ＩＯＣＰ３８は、制御ブロック情報を
用いて、ＳＬＳ５８中の識別されたＩＯＰのための送信
メッセージを形成する。送信メッセージが完成すると、
マイクロコード・データ・バス６５を介してＬＬＳ６１
中のメッセージ・バッファに移動する。次いで、ＩＯＣ
Ｐ３８は、メッセージを送信メッセージの形でＩＯＰに
送る。次にＩＯＣＰ３８は、ＩＯＰからの２つの受信メ
ッセージを待つ。ＩＯＣＰ３８は、下記で説明する外部
割込み合計レジスタ（ＥＩＳ）の設定によって、着信メ
ッセージがあることを通知される。最初の受信メッセー
ジは、入出力装置の現在条件コードから成り、入出力装
置が命令を受けとっていて、実行を始めようとしている
ことを指示する。初期受信メッセージをＩＯＰから受け
取った後、ＩＯＣＰ３８は、他のソフトウェア・レベル
の命令を自由に受取って実行できるようになる。

ＩＯＣＰ３８からＰＢＯ送信メッセージを受け取ると、
識別された入出力装置は、その関連するＩＯＰからの支
援によって、主記憶装置と入出力装置の間での特定デー
タの転送を実施する。それが完了すると、ＩＯＰは第２
の受信メッセージを作成する。ＩＯＣＰ３８は、ＥＩＳ
割込みの設定によって、着信メッセージがあることを再
び通知される。第２受信メッセージは、指定された入出
力動作の終了状況を含む。このメッセージを受け取る
と、ＩＯＣＰ３８は、入出力動作状態をバス４４を介し
てＣＰＵに戻す。

このメッセージ処理方式では、ＬＬＳ６１の一部を占め
る本発明によるメッセージ・バッファは、概略的に云え
ば、読み取り／送信時には、ＩＯＣＰマイクロコード・
コマンド（第４Ｂ図）の制御の下にＩＯＣＰによりアク
セスされる一方、書き込み／受信時にはバス・メッセー
ジ操作コマンド（第４Ａ図）の制御の下にＩＯＰにより
アクセスされる（詳細な構成、動作については、第５Ａ
図及び第５Ｂ図に関して後述する）。これらの処理装置
が共用資源、すなわちメッセージ・バッファをめぐって
競合していることは、これらの処理装置にはわかってい
ない。

次に第５Ａ図及び第５Ｂ図を参照すると、メッセージ・
バッファ４２が、バス・アービタ６７と一緒に詳しく図
示されている。バス３９は調停されるバスであり、それ
に対するアクセスがアクセス要求を受け取ったときにだ
けアービタ６７によって許可されることを指摘してお
く。すなわち、各ＢＩＵはそれぞれＮ本の要求線６９の
うちの１本を介してアービタ６７に接続されている。さ
らに、実際には２組の要求線があることを指摘してお
く。このうちの１本のみが図示されている。図示されて
いないもう１組の要求線は、メッセージ転送に関係しな
いバス使用要求を伝達する。一方、線６９上で受け取ら
れる要求は、メッセージをバッファに転送するためにバ
スに対するアクセスを得る目的のものである。バスに対
するアクセスの許可は、Ｎ本のバス許可線７０のうちの
１本で指示される。

メッセージ・バッファには、トグル制御回路７２が含ま
れており、制御回路７２はラッチ７３、ＯＲゲート７４
及びＡＮＤゲート７５を含む。トグル制御回路７２は、
線６９の１本で受け取ったメッセージ要求に応答して、
線７０の１本を介してバス許可が与えられたときはいつ
でも、信号線７１上に指示（ＭＥＳＳＡＧＥ ＢＵＦＦ
ＥＲ ＴＯＧＧＬＥ）を供給するものである。トグル制
御回路７２は、基本的に、メッセージがメッセージ・バ
ッファに入れるためにいつバス３９に置かれたか、また
は置かれるかを指示する。メッセージが受け取られ、入
力されると、ＭＥＳＳＡＧＥ ＢＵＦＦＥＲ ＴＯＧＧ
ＬＥ信号はリセットされる。動作の際には、アービタ６
７は、メッセージ要求に応答してバス許可が与えられた
ときはいつでも、信号線７６上にＳＥＴ信号を生成す
る。ＳＥＴ信号は、ＡＮＤゲート７５の出力と共にＯＲ
ゲート７４に供給される。ＡＮＤゲートは、ラッチ７３
の出力を、反転された表示ＲＥＳＥＴ信号と組み合わせ
る。ＲＥＳＥＴ信号は、ＳＥＴ信号の活動化を起こさせ
るメッセージがバッファに入力されるまで、非活動状態
である。すなわち、メッセージ要求が許可されたとき、
ＳＥＴ信号は立ち上がり、ラツチ７３をセットする。Ｓ
ＥＴ信号はパルスであることが好ましいので、ラッチ７
３は、ＡＮＤゲート７５の出力によって、そのＳＥＴ状
態に維持される。ＡＮＤゲート７５は、ラッチ７３の肯
定出力を、反転された非活動状態のＲＥＳＥＴ信号の反
転と組み合わせる。ラッチ７３設定を起こさせるメッセ
ージがバッファに入力されると、ＲＥＳＥＴ信号は活動
化して、ＡＮＤゲート７５の出力を落とさせ、それによ
ってラッチ７３をリセットする。ラッチがセットされる
と、ＭＥＳＳＡＧＥ ＢＵＦＦＥＲ ＴＯＧＧＬＥ信号
は活動化され、リセットされると、非活動化される。

従来のディジタル論理回路からなるＩＯＰメッセージ・
バス制御回路７７は、バス３９からバッファへの受信メ
ッセージ転送を制御する。制御回路７７は、従来のクロ
ック信号ＣＬＫ、及び第４Ａ図の様式を有するバス・メ
ッセージ動作コマンドのコマンド・フィールド（ＣＭ
Ｄ）の復号に応答する。この点に関連して、ＩＯＰはメ
ッセージ転送のためのバス・アクセス権を得ると、最大
４ワードまでのフレームを伝送する。このフレーム中の
最初のワードは、コマンドに続くべき受信メッセージに
関する制御情報を含むバス・メッセージ動作コマンドで
ある。受信メッセージは、各ワードが３２ビットのワー
ド２−３個を含むことができる。バス・メッセージ・コ
マンド（第４Ａ図）は、コマンド・コードを記憶する第
１フィールド８１、３ビットのメッセージ優先順位値
（ＭＰＶ）を記憶する第２フィールド８２、及び後に続
くメッセージの長さを指示するフィールド８３を含む。
ＣＭＤフィールド８１は、ＬＮＧＴＨフィールド８３で
示される長さとフィールド８２で示される優先順位を持
つメッセージが後に続くことを指示する。ＳＥＬフィー
ルド８４は、どのバス装置がメッセージを送ったか、及
びどのバス装置がメッセージを受け取るかを指示する。
ＭＰＶフィールド８２は８つの値のうちの１つを有す
る。これらの値の１つは、次の受信メッセージが前の送
信メッセージに応答する２つの受信メッセージの１つで
あることを指示する。優先順位は、ＩＯＣＰから直接応
答を引き出すものである。

コマンドは、バス３９からマルチプレクサ８５を介して
レジスタ８６に送られ、そこからコマンド命令コード復
号器８７に供給される。復号器８７は、通常通りコマン
ド・フィールド８１を復号して、１組の制御信号をバス
制御回路７７に供給する働きをする。バス制御回路７７
は、受信メッセージの復号に応答して、コマンドのＭＰ
ＶフィールドからのＭＰＶコードをロードし、次いでメ
ッセージをバッファに書き込む。

ＭＰＶフィールドをロードするために、バス制御装置７
７は信号線７８上のＬＯＡＤ ＭＰＶ信号を活動化す
る。この信号は、レジスタ８６からレジスタ９１へのメ
ッセージ操作コマンドをバスのＭＰＶフィールドにロー
ドするように、マルチプレクサ９０を動作させる。復号
回路９２で復号され、回線９４上のバス制御回路７７に
よって活動化されるＬＯＡＤ ＭＩＳ信号に応答して、
優先順位がマルチプレクサ９３を介して、メッセージ割
込み合計（ＭＩＳ）レジスタ９５にロードされる。

次に、バス制御回路７７は、バッファの所定の記憶位置
にメッセージを書き込む働きをする。この点に関連し
て、ＬＯＡＤ ＢＵＳ信号が、信号線９６上で活動化さ
れる。線９６は、メッセージ・ワードをレジスタ８６か
ら入力メッセージ（ＭＳＧ ＩＮ）レジスタ９８に転送
するようにマルチプレクサ９７を構成する。レジスタ９
８から、メッセージ・ワードは、ＬＬＳ６１の、メッセ
ージ・バッファ９９として呼ばれる部分の中のアドレス
された位置に入力される。

レジスタ９８中のワードが書き込まれるメッセージ・バ
ッファ・アドレスは、マルチプレクサ１００によって供
給される。受信メッセージ動作中、ＭＥＳＳＡＧＥ Ｂ
ＵＦＦＥＲ ＴＯＧＧＬＥ信号は、メッセージ・オフセ
ット（ＭＢＯＲ）カウンタ１０１からメッセージ・バッ
ファ・アドレスを供給するようにマルチプレクサ１００
を構成する。ワードが入力されるごとに、信号線１０２
にＭＢＯＲ増分（ＩＮＣ ＭＢＯＲ）信号を供給するこ
とによって、カウンタ１０１の内容が増分される。この
信号は、受信メッセージの各ワードごとに１回ずつパル
スされ、バッファ９９の最高３つの隣接するメッセージ
位置に受信メッセージを記憶する、メッセージ・バッフ
ァ・アドレス・シーケンスをもたらす。

バッファ９９は、通常通り読取り／書込み信号（Ｒ／Ｗ
ＳＴＲＯＢＥ）によって制御される。受信メッセージ
をバッファ９９に記憶する際、ストローブは、バス制御
回路７７によって信号線１０４上にＷＲＩＴＥ信号とし
て供給される。制御回路７７からのＷＲＩＴＥストロー
ブは、通常型のＡＮＤ／ＯＲゲートの組合せ１０５／１
０６で受け取る。バス制御回路ＷＲＩＴＥ信号は、２つ
のＡＮＤゲート１０５のうちの右側のゲートに、ＭＥＳ
ＳＡＧＥ ＢＵＦＦＥＲ ＴＯＧＧＬＥ信号と共に供給
されて、ゲート出力をストローブさせ、このストローブ
は、ＯＲゲートによってＲ／Ｗ ＳＴＲＯＢＥ信号とし
てバッファ９９にパスされる。Ｒ／Ｗ ＳＴＲＯＢＥ信
号が活動化されると、レジスタ９８中のメッセージ・ワ
ードは、マルチプレクサ１００を介してＭＢＯＲカウン
タ１０１から供給される、バッファ９９内のアドレス位
置に入力される。

第６図を参照すると、今説明した動作が行なわれる順序
が理解できる。バス・メッセージ要求に応答してバス許
可が与えられた直後に、バス・アービタ６７は信号線１
１０上にコマンド信号を供給する。この信号に応答し
て、バス制御装置は、ステップ１２０で、復号器８７の
出力を検査する。ステップ１２１で、バス制御回路の動
作は、命令コードが復号されるまで、作動可能状態で一
時停止される。ステップ１２３及び１２４で、バス・コ
マンドのＭＰＶをレジスタ９５に入れるため、ＬＯＡＤ
ＭＰＶ信号及びＬＯＡＤ ＭＩＳ信号が供給される。
ＬＯＡＤ ＭＰＶ信号及びＬＯＡＤ ＭＩＳ信号は、命
令コードの復号が行なわれるクロツク期間だけ活動状態
にある。次のクロック期間にバッファ９９の連続した位
置に受信メッセージのワードを書き込むために、ＷＲＩ
ＴＥ、ＬＯＡＤ ＢＵＳ、及びＩＮＣ ＭＢＯＲ信号が
すべて、ループ１２５−１２６−１２５中のクロック期
間の数だけストローブされる。ＭＢＯＲカウンタは、Ｉ
ＮＣ ＭＢＯＲ信号が活動状態にある間に発生する各ク
ロック期間ごとに１ずつその最後のカウントから増分す
る。最後のクロック期間に、３つの信号が非活動化さ
れ、ＲＥＳＥＴ ＴＯＧＧＬＥ線１０８が１クロック期
間の間にパルスされて、ラッチ７３をリセットさせ、そ
れによってＭＥＳＳＡＧＥ ＢＵＦＦＥＲ ＴＯＧＧＬ
Ｅ信号が非活動化される。

マルチプレクサ９０、９３、９７、１００のための対応
する制御信号が非活動化されると、マルチプレクサ９
０、９３、９７、１００はデフォルト状態をとる。この
点に関連して、マルチプレクサ９０は、ＭＰＶレジスタ
９１の内容を循環させ、一方マルチプレクサ９３は、Ｍ
ＩＳレジスタの内容を後述する比較機構３０の出力と共
に循環させる。ＭＢＯＲレジスタ／カウンタ１０１は、
カウント・アップしないようになっている。マルチプレ
クサ９７は、後述するマイクロコード・データ・バス６
５に接続されたレシーバ１３２ａから、その入力を選択
する。マルチプレクサ１００は、マイクロコード・カウ
ンタ１３４の出力をバッファ９９のアドレス・ポートに
接続する。最後に、ＭＥＳＳＡＧＥ ＢＵＦＦＥＲ Ｔ
ＯＧＧＬＥ信号が非活動状態になると、ＡＮＤゲート対
１０５の左側のＡＮＤゲートが活動化される。

次に、送信メッセージがどのようにメッセージ・バッフ
ァに置かれ、メッセージ・バッファからバス３９へ転送
されるか理解できるように、第５図と第７図を参照す
る。受信メッセージが処理のためにバッファから取り出
される動作シーケンスについても説明する。最終的に
は、最後の状況が、この処理に基づいてＩＯＣＰによっ
てＣＰＵに戻されることになる。

このＩＯＣＰプログラムに含まれるマイクロワード・シ
ーケンス中から、バッファ９９に関するマイクロワード
・コマンドが見つかる。これらのマイクロワードが制御
バス１３５上を転送される。バス上の各マイクロワード
は、マイクロワード・レジスタ１３７に入力される。メ
ッセージ処理に関係するマイクロコード・コマンドは、
第４Ｂ図に図示するマイクロワード様式を有する。マイ
クロワードは、命令コード（ＯＰ ＣＯＤＥ）フィール
ド１９０、機能（ＦＵＮＣ）フィールド１４２及びバッ
ファ・アドレス・フィールド１４４を含む。命令コード
・フィールド１４０とＦＵＮＣフィールドは復号器１３
８によって復号され、通常の復号手順でこれらのフィー
ルドから導かれた１組の制御信号が供給される。

最初の復号されたマイクロワードが、データ・バス３９
に送信メッセージを供給することを必要とするＳＥＮＤ
ＭＥＳＳＡＧＥマイクロワードであると仮定する。マ
イクロワードの復号は、第４Ｂ図の命令コード・フィー
ルド及びＦＵＮＣフィールドの復号から成る。これらの
ステップは、第７図の動作フローのステップ１５０及び
１５１で実施される。ＳＥＮＤ ＭＥＳＳＡＧＥマイク
ロワードが復号されたと仮定すると、この場合、マイク
ロワードのＢＵＦＦＥＲ ＡＤＤＲフィールド１４４
は、送信メッセージの最初のワードのアドレスを含む。
各ＳＥＮＤメッセージは、４つの３２ビット・ワードを
含み、各ワードはＣＬＫ信号の連続する４つのサイクル
のそれぞれ１つの間、バス３９に置かれることを指摘し
ておく。送信メッセージを構成する４つの３２ビット・
ワードは、バッファ９９内の連続する４つの位置に予め
ロードされている。マイクロコード・カウンタ１３４
に、送信メッセージの最初のワードが記憶される最初の
位置がロードされる。メッセージの他の３ワードをアド
レスするには、カウント１３４が３回増分されなければ
ならない。したがって、第７図の判断ブロック１５１で
イエスを選択した後、マイクロコード制御回路１３６に
よって活動化された信号線１７０上のＬＯＡＤ ＣＯＵ
ＮＴ信号に応答して、マイクロコード・カウンタ１３４
が、レジスタ１３７のマイクロワードのバッファ・アド
レス・フィールド１４４からロードされる。カウンタ１
３４がロードされた後、動作ステップ１５３で、マイク
ロコード制御回路１３６は、線１７２上にメッセージ要
求信号を発生させる。この信号はアービタ６７に渡さ
れ、そこでバス３９へのアクセスをめぐってＩＯＰメッ
セージ要求と競合する。制御回路１３６は、信号線１７
３上でＩＯＣＰ・ＧＲＡＮＴを受け取るまで、要求信号
を活動状態に維持する。バス３９へのアクセスが許可さ
れると、マイクロコード制御回路１３６は、ロード・メ
ッセージ（ＬＯＡＤ ＭＳＧ）信号を活動化する。この
信号により、マルチプレクサ８５はその入力を出力メッ
セージ（ＭＳＧＯＵＴ）レジスタ１７５から選択する。
レジスタ１７５の入力は、Ｒ／Ｗ ＳＴＲＯＢＥがＲＥ
ＡＤ状態のとき、バッファ９９に供給されたアドレスに
記憶されたワードを受け取る。実際には、ＳＴＲＯＢＥ
信号のデフォルト状態は、ＳＴＲＯＢＥのＲＥＡＤ状態
に対応するＯＲゲート１０６の非活動出力である。した
がって、アドレスがバッファ９９のアドレス・ポートに
提示されたとき、Ｒ／Ｗ ＳＴＲＯＢＥ信号がデフォル
ト状態にあると、現アドレスにあるメッセージがバッフ
ァ９９から読み取られて、レジスタ１７５に入力され
る。ステップ１５５で、制御回路１３６から信号線１７
７上に出力されたＩＮＣ ＣＯＵＮＴ信号が、マイクロ
コード・カウンタ１３４をその初期値から３回増分さ
せ、それによって、ＳＥＮＤメッセージの連続する４つ
のワードが、レジスタ８６を介してバス３９に転送され
る。連続する４つのＣＬＫサイクルの後に、判断ブロッ
ク１５６でのイエスの選択で表わされるように、ＩＮＣ
ＣＯＵＮＴ信号及びＬＯＡＤ ＭＳＧ信号が非活動化
される。

ここで、レジスタ１３７内のマイクロワードは、バッフ
ァ９９とマイクロコード・データ・バス６５の間でメッ
セージを転送するための命令コードを有するものと仮定
する。メッセージがマイクロコード・データ・バスから
転送される場合、コマンドはＷＲＩＴＥマイクロワード
であり、メッセージをバッファ９９に書き込むべきこと
を示す。一方、メッセージがバッファ９９から取り出さ
れる場合、マイクロワードはＲＥＡＤマイクロワードで
ある。第８図に示すように、どちらの場合でも、最初の
ステップは、マイクロコード・カウンタ１３４に、メッ
セージの最初のワードが入力されるまたは見つかるバッ
ファ記憶位置をロードすることである。これは第８図の
ステップ１８０である。バッファ９９でのデータの保全
性を保持するために、制御回路１３６は、ループ１８１
−１８２−１８１中のＭＥＳＳＡＧＥ ＢＵＦＦＥＲ
ＴＯＧＧＬＥ信号を、この信号が非活動化されるまでサ
ンプリングする。これは、データ破壊をもたらす恐れの
ある、ＩＯＰとＩＯＣＰがメッセージ記憶位置への同時
アクセスを行なうのを避けるためである。ＭＥＳＳＡＧ
Ｅ ＢＵＦＦＥＲ ＴＯＧＧＬＥ信号が非活動化される
と、マイクロコードの機能フィールド１４２にあるコー
ドに応じて、判断ブロック１８５の２つの選択肢の１つ
が選ばれる。ここで、マイクロワードは、ＲＥＡＤマイ
クロワードであって、メッセージをバッファ９９からバ
ス・ドライバ１３２ｂを介してマイクロコード・データ
・バス６５に移すことを必要とするものと仮定する。ス
テップ１８７で、ＳＴＯＰ ＧＲＡＮＴ信号が信号線１
９０上で活動化される。この信号は、アービタ６７をロ
ックして、アービタ６７が線６９のいずれかで受け取っ
たメッセージ要求に応答しないようにする。次に、バッ
ファ９９中の複数ワード・メッセージが、マイクロコー
ド・カウンタ１３４中の元の値及びその後の増分に応答
して、レジスタ１７５を介してマイクロコード・データ
・バス６５上に送り出される。最後のワードに続いて、
ＩＮＣ ＣＯＵＮＴ信号とＳＴＯＰ ＧＲＡＮＴ信号が
非活動化される。

マイクロワードは、マルチワード・メッセージを、マイ
クロコード・データ・バス６５からバス・レシーバ１３
２ａを介してメッセージ・バッファ９９に入力すること
を必要とするＷＲＩＴＥマイクロワードであると仮定す
る。この場合も、アービタ６７がバスへのＩＯＰアクセ
スを許可するのを防ぐために、ＳＴＯＰ ＧＲＡＮＴ信
号が活動化される。次に、ＷＲＩＴＥ ＢＵＦＦＥＲ信
号が線１９１上で活動化され、送出されて、左側のＡＮ
Ｄゲート１０５とＯＲゲート１０６を介してＲ／Ｗ Ｓ
ＴＲＯＢＥ信号を肯定状態にする。メッセージは、マル
チプレクサ９７とレジスタ９８を介して、マイクロコー
ド・カウンタ１３４の連続するカウントで指示されたメ
ッセージ・バッファ９９の連続する位置に書き込まれ
る。メッセージ・ワードが入力されると、ＩＮＣ ＧＲ
ＡＮＴ信号、ＳＴＯＰ ＧＲＡＮＴ信号、及びＷＲＩＴ
Ｅ ＢＵＦＦＥＲ信号がすべて非活動化される。

重要な最後の動作シーケンスは、ＭＢＯＲカウンタに新
しい初期カウントをロードするものである。第９図で、
復号器１３８は、マイクロワードがスワップ・メッセー
ジ受諾レジスタ（ＳＭＡＲ）マイクロワードであること
を指示する１組の信号を供給する。この場合、マイクロ
ワード制御回路は、ＭＥＳＳＡＧＥ ＢＵＦＦＥＲ Ｔ
ＯＧＧＬＥ信号が非活動化されるまで待つ。この条件が
検出されると、マイクロコード制御回路動作シーケンス
は、ＲＴレジスタ１９３内のＭＢＯＲカウンタ１０１の
現在の内容を捕捉し、ＲＳレジスタ１９４を介してカウ
ンタ１０１に新しい値をロードするための処理手順（ス
テップ１９２を示す）を実施する。このシーケンスは、
まず信号線１９７上を介してマルチプレクサ１９８にＬ
ＯＡＤ ＲＴ信号を供給することによって開始される。
このＬＯＡＤ ＲＴ信号によって、マルチプレクサは、
ＲＴレジスタ１９３の最初のフィールド中のカウンタ１
０１の内容、ＲＴレジスタ１９３の中間フィールド中の
ＭＢＳＷレジスタ２００の内容、及びＲＴレジスタ１９
３の第３フィールド中のＭＩＳレジスタ２２０の内容を
ＲＴレジスタ１９３にロードする。次いで次のコマンド
で、ＲＴレジスタ１９３が、マイクロコード・データ・
バス６５を介してＩＯＣＰマイクロコードによって読み
取られる。ＭＢＯＲカウンタの内容がＲＴレジスタ１９
３に捕捉された後、ＬＯＡＤ ＲＴ信号が非活動化さ
れ、ＬＯＡＤ ＭＢＯＲ信号が信号線１９５上に生じ
て、新しいＭＢＯＲ値をＲＳレジスタ１９４の当該のフ
ィールドから移動させ、その値をＭＢＯＲカウンタ１０
１にロードさせる。ＲＳレジスタ１９４は、ＳＭＡＲル
ーチンの前にＭＯＶＥ ＷＯＲＤ命令によってロードさ
れる。この命令は、バス６５をマルチプレクサ２０４を
介してＲＳレジスタに接続するＬＯＡＤ ＲＳ信号が活
動化されたとき、バス６５からの新しいＭＢＯＲ値をロ
ードする。

メッセージの処理 次に、ＩＯＣＰ３８がＩＯＰとの接続を確立し、ＩＯＰ
との通信を実施する手順の詳細な説明を行なう。ＩＯＣ
Ｐ３８は、主記憶装置にある制御情報ブロックを取り出
すことによって、入出力命令の処理を開始する。所望の
記憶位置が、まずマイクロコードの制御下でＳＡＲ６４
にロードされる。次いで、データが主記憶装置からＳＴ
ＩＯ ＢＵＦ５３に移動され、ＬＬＳ６１のＩＯＣＰ作
業域に移される。ＩＯＣＰは、これらの制御ブロックか
らの情報を利用して、ＳＬＳ５８中に目的とするＩＯＰ
に対する送信メッセージを形成する。ＡＵＬ５９は、デ
ータに対する算術的及び論理的演算を実施することによ
って、この処理を支援する。マイクロコード・バス６５
は、完成したメッセージをＳＬＳ５８とＬＬＳ６１のメ
ッセージ・バッファ部分の間で転送する。次にＩＯＣＰ
３８は、メッセージを送信メッセージの形でＩＯＰに送
出する。

送信メッセージは、第５Ａ図及び第５Ｂ図のメッセージ
・バッファ・ハードウェアによって次のように処理され
る。。送信メッセージの開始は、命令コードとマイクロ
コードの機能フィールドの復号によって指示される。動
作が送信メッセージの場合、次のシーケンスが行なわれ
る。マイクロコード制御回路１３６は、マイクロコード
によって指定されたバッファ・アドレスを、カウンタ１
３４にロードする。次に、回路１３６はバス３９の使用
を要求する。アービタ６７から許可を受けると、回路１
３６は経路９９−１２５−８５−８６−３９を介してバ
ス３９にメッセージをロードし、メッセージは後続のＣ
ＬＫサイクルで１ワードずつゲートされる。バッファ９
９がアクセスされる各サイクル毎に、マイクロコード・
カウンタ１３４が増分される。最後のワードがバス３９
に置かれると、ＩＯＥ４５は制御記憶機構４７からの取
出しを再開する。

次にＩＯＣＰ３８は、目標ＩＯＰからの受信メッセージ
を待つ。ＩＯＰが活動状態の場合、それが入出力命令を
受け取っており実行を始めようとしていることを指示す
る最初の受信メッセージを戻す。ＩＯＣＰ３８は、外部
割込み（ＥＩＳ）レジスタ２２０中のビットの設定によ
って、着信メッセージがあることを通知される。そのビ
ットは、ＭＩＳレジスタ９５の内容をレジスタ２２３の
マスク（Ｍ）フィールド中のマスク値と比較することに
よってセットされる。マスク値とＭＩＳレジスタ９５の
内容が、ＡＮＤゲート２２１を用いてビットごとに加算
される。ビットごとのＡＮＤが活動状態の場合、ＡＮＤ
ゲート２２１が活動化され、ＥＩＳレジスタ２２０でメ
ッセージ割込みビットをセットする。このビットは、受
信メッセージの最初のワードを形成するバス・メッセー
ジ動作コマンドに含まれる、復号されたメッセージ優先
順位値の比較から直接導かれることは自明である。

ＥＩＳレジスタ２２０は、受信メッセージをバス３９上
で受け取るまでポーリングされる。その後、ＩＯＣＰ３
８は、他のソフトウェア・レベルの入出力命令を自由に
受け取り、実行することができるようになる。ＩＯＣＰ
が使用中でない間、ＩＯＣＰはＥＩＳを周期的にポーリ
ングし、ＩＯＰからメッセージが送出されたかどうかを
決定するために、メッセージ・ヒットを受け取る。後
で、目的のＩＯＰがその動作を終了したとき、その動作
期間の最終状況を示す受信メッセージを送出する。この
間に、ＩＯＣＰ３８は、入ってくる受信メッセージとは
非同期的にＩＯＰに作業をタスク指名する。

入ってくる受信メッセージは、先に第６図に関して説明
したように処理する。

ＩＯＣＰ３８がバッファ９９の内容を検査できる状態に
あるとき、ＳＭＡＲマイクロワードの実行によって、デ
ータの保全性が維持される。この動作によって、ＩＯＣ
Ｐはカウンタ１０１内のＭＢＯＲ値を、ＲＳレジスタ１
９４中のマイクロワードによってセットアップされた値
とスワップする。こうして、ＩＯＣＰは受信メッセージ
の最後のワードのアドレスを得る。その後、ＩＯＣＰは
メッセージを取り出すことができる。同時にＭＢＯＲレ
ジスタ／カウンタは、バッファ９９の現在使用されてい
ないセクションを指す新しい値を得る。したがって、Ｉ
ＯＰ受信メッセージの入力によって、ＩＯＣＰにとって
重要なメッセージが損傷を受けなくなる。ＩＯＣＰ３８
がＭＢＯＲ位置にあるメッセージの内容を問い合わせて
いる間に、バス３９から新しいＭＢＯＲ値で受信メッセ
ージを受け取ることができる。

最後に、ＳＭＡＲ動作も、特定の値のＭＢＯＲカウント
がカウンタ１０１で実施されたときに、開始される。こ
の点に関連して、ＭＢＯＲカウンタ１０１の上位Ｍビッ
トは、ＡＮＤゲート２３０で収集される。これらのビッ
トがすべてセットされるカウントにカウンタが達したと
き、ＡＮＤゲートの出力はハイになる。この出力は、線
１０２上でストローブされるＩＮＣ ＭＢＯＲ信号に応
答してマルチプレクサ２３２によって選択される。した
がって、ＭＢＯＲ増分中にＡＮＤゲートの出力が立ち上
がると、ＭＢＳＷ状況レジスタ２００中の１ビットがセ
ットされ、そのビットがＯＲゲート２３５を介してＥＩ
Ｓレジスタ２２０に送られ、そこでレジスタ２２０中の
ＭＢＯＲ ＦＵＬＬビットをセットする。レジスタ２２
０は周期的にポーリングされるので、ＭＢＯＲ ＦＵＬ
Ｌビットがセットされると、バッファ９９の新しいセク
タに対応するようにＭＢＯＲ初期カウンタを変更して、
ＳＭＡＲマイクロワードの実行をプロンプトする。

Ｅ 効果 本発明によれば、ＩＯＣＰ内にメッセージ・バッファを
配置したので、主記憶装置を通るよりも速くて効率的な
ＣＵＰとＩＯＰの間の緩衝記憶されたメッセージ通信が
可能になる。

【図面の簡単な説明】

第１図は、第２図のメッセージを、本発明によりステー
ジングするためのメッセージ・バッファの配置を示す図
である。第２図は、従来技術においてＣＰＵと複数のＩ
ＯＰとの間で制御メッセージが交換される経路を示す図
である。第３図は、入出力制御メッセージを緩衝記憶す
るための入出力制御処理装置（ＩＯＣＰ）の基本的構成
要素を示す図である。 第４Ａ図と第４Ｂ図は、それぞれバス・メッセージ操作
コマンド及びＩＯＣＰマイクロコード・コマンドの様式
を示す図である。第５Ａ図及び第５Ｂ図は、本発明のメ
ッセージ・バッファを示す回路図である。第６図は、Ｉ
ＯＰから第５Ａ図及び第５Ｂ図のバッファにメッセージ
を入れるための一連の動作を示す処理流れ図である。第
７図ないし第９図は、それぞれメッセージを第５Ａ図及
び第５Ｂ図のメッセージ・バッファからＩＯＰに送出
し、第５Ａ図及び第５Ｂ図のバッファからメッセージを
読み取り、またはそこへ書き込み、ＩＯＰ起源のメッセ
ージが書き込まれる第５Ａ図及び第５Ｂ図のバッファ内
の位置を変更するための動作シーケンスを示す図であ
る。 １０、３０……中央演算処理装置（ＣＰＵ）、１２、３
２……主記憶装置、１４、４２……メッセージ・バッフ
ァ、１６、３６……記憶制御機構、１７……クロック供
給源、１２、２３、４０ａ、４０ｂ、４１ａ、４１ｂ…
…入出力処理装置（ＩＯＰ）、３８……入出力制御処理
装置（ＩＯＣＰ）、３９……共通バス、４０、４１……
バス・インターフェース機構（ＢＩＵ）、４４……通信
バス、４５……入出力エンジン（ＩＣＥ）、４６……Ｉ
／Ｏ待ち行列（ＩＯＱ）、４７……制御記憶機構、４８
……記憶装置／入出力インターフェース（ＳＩＴＯ）、
５０……中央通信（ＣＯＭ）機構、５１……メール・ボ
ックス（ＭＢＸ）バッファ、５３……データ・バッファ
（ＢＵＦ）、５５、５６……外部レジスタ、５８……小
型ローカル記憶域（ＳＬＳ）、５９……演算論理機構
（ＡＬＵ）、６１……大型ローカル記憶域（ＬＬＳ）、
６２……入出力インターフェース（ＩＯＵ）、６６……
記憶アドレス（ＳＡＲ）バッファ域。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デヴイド・ジエイ・シツピイ アメリカ合衆国ニユーヨーク州エンデイコ ツト、ヒルサイド・テラス291番地

Claims (2)

【特許請求の範囲】
1. 【請求項１】中央演算処理装置（ＣＰＵ）、ＣＰＵに接
   続された主記憶装置及び主記憶装置と複数の入出力装置
   との間でデータを転送するための入出力システムを含
   み、該入出力システムがＣＰＵから実行すべき入出力命
   令を受け取る入出力制御処理装置（ＩＯＣＰ）、入出力
   装置に接続され入出力命令の実行に応答して主記憶装置
   と入出力装置との間でデータを転送するための複数の入
   出力処理装置（ＩＯＰ）及び入出力命令の実行に関する
   割込み、状況制御情報を含むメッセージ交換のためにＩ
   ＯＣＰをＩＯＰに接続する共用バスを含むコンピュータ
   ・システムにおいて、共用バスを介するＩＯＣＰとＩＯ
   Ｐとの間でメッセージ交換を支援するためのメッセージ
   ・バッファ・システムであって、 メッセージ転送のための共用バスへのアクセスを許可す
   るためのバス・アービタ、 前記バス・アービタに接続され前記バス・アービタがメ
   ッセージ転送のために前記共用バスへのアクセスを許可
   したことを指示する第１状態及び前記バス・アービタが
   前記共用バスへのアクセスを許可していないことを指示
   する第２状態に条件づけられたトグル信号を生成するた
   めのメッセージ転送トグル回路、 アドレス可能な記憶資源、 前記アドレス可能記憶資源中の記憶アドレスに対応する
   値を保持するためのアドレス・ポインタ、 前記共用バス、前記バス・アービタ、前記アドレス可能
   記憶資源及び前記ポインタに接続され、前記ＩＯＰの１
   つからメッセージを転送する目的で前記共用バスへのア
   クセスが前記バス・アービタによって許可されたことに
   応答して、前記ＩＯＰによって前記バスに置かれたメッ
   セージを前記アドレス可能記憶資源の前記記憶アドレス
   に入力するための、ＩＯＰメッセージ・バス制御手段並
   びに 前記トグル回路及び前記アドレス可能記憶資源に接続さ
   れてなり、前記トグル信号の前記第２状態に応答して、
   前記アドレス可能記憶資源の記憶位置からメッセージを
   取り出したり、そこへメッセージを入れたりするための
   ＩＯＰメッセージ制御手段を含み、 前記ＩＯＰメッセージ制御手段は、前記アドレス可能記
   憶資源にメッセージを入れたりそこからメッセージを取
   り出すときに、前記アドレス・ポインタ中の前記値を変
   更するための、前記アドレス・ポインタに接続されたポ
   インタ切換手段を含む、 メッセージ・バッファ・システム。
2. 【請求項２】メッセージ転送のためのバス、このバスに
   接続された複数の第１ユーザ及び前記バスに接続された
   複数の第２ユーザを含み、前記第１ユーザのどれか１つ
   と前記第２ユーザとの間のメッセージ交換を支援するた
   めのシステムにおいて、 第１の信号を、メッセージ転送のための前記バスへのア
   クセスが許可されたことを示す第１状態及びメッセージ
   転送のため前記バスが利用可能であることを示す第２状
   態に置くためのアービタ回路、 前記アービタ回路に接続され、前記アクセス許可を示す
   第１状態、及び前記バス利用可能を示す第２状態のトグ
   ル信号を供給するためのメッセージ転送トグル回路、 複数の記憶位置を有し、この複数の記憶位置の各々がア
   ドレスを有するメッセージ記憶装置、 アドレスを記憶するためのポインタ、 前記アドレスを前記メッセージ記憶装置に供給するため
   に、前記ポインタを前記メッセージ記憶装置に接続する
   手段、 前記バス、前記アービタ回路、前記メッセージ記憶装置
   及びポインタに接続され、前記第１信号の前記第１状態
   に応答して前記アドレスを増分することによって、メッ
   セージを前記メッセージ記憶装置に入力するための、バ
   ス制御手段、 前記メッセージ転送トグル回路及び前記メッセージ記憶
   装置に接続され、前記トグル信号の前記 第２状態に応答して、前記メッセージ記憶装置からメッ
   セージを読み取ったり、そこへメッセージを書き込んだ
   りするための、メッセージ制御手段、 前記制御手段によって制御され、前記ポインタに接続さ
   れてなる、前記トグル信号の前記第２状態に応答して、
   アドレスを前記ポインタに入力するための、ポインタ切
   換装置、及び 前記メッセージ制御手段中にあり、前記トグル信号の前
   記第１状態に応答して、前記メッセージ制御手段が前記
   メッセージ記憶装置からメッセージを読み取ったり、そ
   こへメッセージを書き込んだりすることを防止するため
   の手段、 を含むメッセージ・バッファ・システム。