JPH065543A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH065543A JPH065543A JP18871792A JP18871792A JPH065543A JP H065543 A JPH065543 A JP H065543A JP 18871792 A JP18871792 A JP 18871792A JP 18871792 A JP18871792 A JP 18871792A JP H065543 A JPH065543 A JP H065543A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- semiconductor device
- melting point
- low melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクトプラグによるアロイスパイクを防
止して、信頼性の高い半導体装置を製造する。 【構成】 コンタクト孔１６を開孔し、ＳｉＯ2 膜と低
融点ガラス膜との二層膜２４を堆積させ、二層膜２４の
うちの低融点ガラス膜を流動化させる。その後、二層膜
２４をエッチバックしてコンタクト孔１６の内側面に側
壁を形成し、Ｔｉ膜２１とＴｉＮ膜２２とＷ膜２３とを
堆積させる。そして、Ｗ膜２３をエッチバックしてコン
タクトプラグを形成する。コンタクト孔１６の底面にお
ける側壁の幅が広く、コンタクト孔１６の底部の形状が
滑らかになり、バリアメタル層であるＴｉＮ膜２２の被
覆性が良い。従って、Ｗ膜２３とＳｉ基板１１との反応
が効果的に抑制される。
止して、信頼性の高い半導体装置を製造する。 【構成】 コンタクト孔１６を開孔し、ＳｉＯ2 膜と低
融点ガラス膜との二層膜２４を堆積させ、二層膜２４の
うちの低融点ガラス膜を流動化させる。その後、二層膜
２４をエッチバックしてコンタクト孔１６の内側面に側
壁を形成し、Ｔｉ膜２１とＴｉＮ膜２２とＷ膜２３とを
堆積させる。そして、Ｗ膜２３をエッチバックしてコン
タクトプラグを形成する。コンタクト孔１６の底面にお
ける側壁の幅が広く、コンタクト孔１６の底部の形状が
滑らかになり、バリアメタル層であるＴｉＮ膜２２の被
覆性が良い。従って、Ｗ膜２３とＳｉ基板１１との反応
が効果的に抑制される。
Description
【０００１】
【産業上の利用分野】本願の発明は、配線と導電領域と
がコンタクト孔を介して電気的に接続されている半導体
装置の製造方法に関するものである。
がコンタクト孔を介して電気的に接続されている半導体
装置の製造方法に関するものである。
【０００２】
【従来の技術】図２は、本願の発明の第１従来例で製造
した上記の様な半導体装置を示している。この第１従来
例では、Ｐ型のＳｉ基板１１の素子分離領域の表面にＳ
ｉＯ2膜１２を形成し、このＳｉＯ2 膜１２をマスクに
してＳｉ基板１１にＮ+ 型の拡散層１３を形成する。
した上記の様な半導体装置を示している。この第１従来
例では、Ｐ型のＳｉ基板１１の素子分離領域の表面にＳ
ｉＯ2膜１２を形成し、このＳｉＯ2 膜１２をマスクに
してＳｉ基板１１にＮ+ 型の拡散層１３を形成する。
【０００３】その後、Ｓｉ基板１１上に層間絶縁膜１４
と層間絶縁膜にもなるＢＰＳＧ膜等の低融点ガラス膜１
５とを順次に堆積させ、拡散層１３を露出させるコンタ
クト孔１６を低融点ガラス膜１５及び層間絶縁膜１４に
開孔する。そして、熱処理で低融点ガラス膜１５を流動
化させ、Ａｌ膜のスパッタリング及びパターニングによ
ってＡｌ配線１７を形成する。
と層間絶縁膜にもなるＢＰＳＧ膜等の低融点ガラス膜１
５とを順次に堆積させ、拡散層１３を露出させるコンタ
クト孔１６を低融点ガラス膜１５及び層間絶縁膜１４に
開孔する。そして、熱処理で低融点ガラス膜１５を流動
化させ、Ａｌ膜のスパッタリング及びパターニングによ
ってＡｌ配線１７を形成する。
【０００４】ところが、半導体装置の集積度が高くなっ
てくると、コンタクト孔１６の径も小さくなるが、層間
耐圧の確保等のために層間絶縁膜１４や低融点ガラス膜
１５の膜厚は薄くすることができないので、コンタクト
孔１６のアスペクト比が大きくなってきている。
てくると、コンタクト孔１６の径も小さくなるが、層間
耐圧の確保等のために層間絶縁膜１４や低融点ガラス膜
１５の膜厚は薄くすることができないので、コンタクト
孔１６のアスペクト比が大きくなってきている。
【０００５】このため、コンタクト孔１６の肩部におけ
るＡｌ配線１７の段差被覆性が悪く、低融点ガラス膜１
５を流動化させても、この肩部におけるＡｌ配線１７の
膜厚１８が薄い。このため、この薄い部分のＡｌ配線１
７がエレクトロマイグレーションによって断線し、図２
に示した一従来例では、信頼性の高い半導体装置を製造
することができなかった。
るＡｌ配線１７の段差被覆性が悪く、低融点ガラス膜１
５を流動化させても、この肩部におけるＡｌ配線１７の
膜厚１８が薄い。このため、この薄い部分のＡｌ配線１
７がエレクトロマイグレーションによって断線し、図２
に示した一従来例では、信頼性の高い半導体装置を製造
することができなかった。
【０００６】そこで、これに対する対策として、最近で
は、コンタクト孔１６内にＷを成長させる選択タングス
テン法や、多結晶Ｓｉでコンタクト孔１６を埋め込む多
結晶Ｓｉプラグ法や、ＣＶＤ法で堆積させたＷでコンタ
クト孔１６を埋め込むブランケットタングステン法等が
提案されている。
は、コンタクト孔１６内にＷを成長させる選択タングス
テン法や、多結晶Ｓｉでコンタクト孔１６を埋め込む多
結晶Ｓｉプラグ法や、ＣＶＤ法で堆積させたＷでコンタ
クト孔１６を埋め込むブランケットタングステン法等が
提案されている。
【０００７】図３は、これらの提案のうちで第２従来例
としてのブランケットタングステン法を示している。こ
の第２従来例では、図３（ａ）に示す様に、上述の第１
従来例と同様にしてコンタクト孔１６の開孔までを行っ
た後、Ｓｉ基板１１とのコンタクト抵抗を低減させるた
めのＴｉ膜２１とバリアメタル層としてのＴｉＮ膜２２
とをスパッタ法で堆積させ、更にプラグを形成するため
のＷ膜２３をＣＶＤ法で堆積させる。
としてのブランケットタングステン法を示している。こ
の第２従来例では、図３（ａ）に示す様に、上述の第１
従来例と同様にしてコンタクト孔１６の開孔までを行っ
た後、Ｓｉ基板１１とのコンタクト抵抗を低減させるた
めのＴｉ膜２１とバリアメタル層としてのＴｉＮ膜２２
とをスパッタ法で堆積させ、更にプラグを形成するため
のＷ膜２３をＣＶＤ法で堆積させる。
【０００８】次に、図３（ｂ）に示す様に、Ｗ膜２３が
コンタクト孔１６内にのみ残るまでこのＷ膜２３の全面
をエッチバックして、コンタクト孔１６をＷ膜２３で埋
め込む。その後、コンタクト孔１６内のＷ膜２３とコン
タクトさせる様に、Ａｌ配線（図示せず）をパターニン
グする。この様なブランケットタングステン法は、工程
数は多いものの、複数のコンタクト孔１６をそれらの深
さの違いに拘らず埋め込むことができるので、現在では
最も有力な方法と考えられている。
コンタクト孔１６内にのみ残るまでこのＷ膜２３の全面
をエッチバックして、コンタクト孔１６をＷ膜２３で埋
め込む。その後、コンタクト孔１６内のＷ膜２３とコン
タクトさせる様に、Ａｌ配線（図示せず）をパターニン
グする。この様なブランケットタングステン法は、工程
数は多いものの、複数のコンタクト孔１６をそれらの深
さの違いに拘らず埋め込むことができるので、現在では
最も有力な方法と考えられている。
【０００９】
【発明が解決しようとする課題】しかし、第２従来例で
あるブランケットタングステン法でも、コンタクト孔１
６が深くなると、その底部１６ａを拡大した図４に示す
様に、特に底部１６ａの周縁部に対するＴｉＮ膜２２の
被覆性が悪くなる。このため、Ｗ膜２３とＳｉ基板１１
とが反応してアロイスパイクが生じるので、第２従来例
でも必ずしも信頼性の高い半導体装置を製造することが
できなかった。
あるブランケットタングステン法でも、コンタクト孔１
６が深くなると、その底部１６ａを拡大した図４に示す
様に、特に底部１６ａの周縁部に対するＴｉＮ膜２２の
被覆性が悪くなる。このため、Ｗ膜２３とＳｉ基板１１
とが反応してアロイスパイクが生じるので、第２従来例
でも必ずしも信頼性の高い半導体装置を製造することが
できなかった。
【００１０】
【課題を解決するための手段】請求項１の半導体装置の
製造方法は、層間絶縁膜１４、１５に形成されているコ
ンタクト孔１６の内面を流動化膜２４で覆う工程と、前
記流動化膜２４を流動化させる工程と、流動化させた前
記流動化膜２４から成る側壁を前記コンタクト孔１６の
内側面に形成する工程と、前記側壁が形成されている前
記コンタクト孔１６をバリアメタル層２２とコンタクト
プラグ２３とで埋める工程とを有している。
製造方法は、層間絶縁膜１４、１５に形成されているコ
ンタクト孔１６の内面を流動化膜２４で覆う工程と、前
記流動化膜２４を流動化させる工程と、流動化させた前
記流動化膜２４から成る側壁を前記コンタクト孔１６の
内側面に形成する工程と、前記側壁が形成されている前
記コンタクト孔１６をバリアメタル層２２とコンタクト
プラグ２３とで埋める工程とを有している。
【００１１】請求項２の半導体装置の製造方法は、前記
流動化膜２４の前記流動化と同時に前記層間絶縁膜１５
の平坦化を行う。
流動化膜２４の前記流動化と同時に前記層間絶縁膜１５
の平坦化を行う。
【００１２】
【作用】請求項１の半導体装置の製造方法では、流動化
させた流動化膜２４でコンタクト孔１６の内側面に側壁
を形成しているので、コンタクト孔１６の底面における
側壁の幅が広くなる。このため、コンタクト孔１６の底
部１６ａの形状が滑らかになり、コンタクト孔１６のア
スペクト比が大きくてもバリアメタル層２２の被覆性が
良い。
させた流動化膜２４でコンタクト孔１６の内側面に側壁
を形成しているので、コンタクト孔１６の底面における
側壁の幅が広くなる。このため、コンタクト孔１６の底
部１６ａの形状が滑らかになり、コンタクト孔１６のア
スペクト比が大きくてもバリアメタル層２２の被覆性が
良い。
【００１３】請求項２の半導体装置の製造方法では、流
動化膜２４の流動化と同時に層間絶縁膜１５の平坦化も
行っているので、工程が増加しないにも拘らず、コンタ
クトプラグ２３にコンタクトさせるべき配線１７の層間
絶縁膜１５に対する段差被覆性も良くなる。
動化膜２４の流動化と同時に層間絶縁膜１５の平坦化も
行っているので、工程が増加しないにも拘らず、コンタ
クトプラグ２３にコンタクトさせるべき配線１７の層間
絶縁膜１５に対する段差被覆性も良くなる。
【００１４】
【実施例】以下、本願の発明の一実施例を、図１を参照
しながら説明する。なお、図２〜４に示した第１及び第
２従来例と同一の構成部分には、同一の符号を付してあ
る。
しながら説明する。なお、図２〜４に示した第１及び第
２従来例と同一の構成部分には、同一の符号を付してあ
る。
【００１５】本実施例でも、図１（ａ）に示す様に、Ｐ
型のＳｉ基板１１の素子分離領域の表面にＬＯＣＯＳ法
等でＳｉＯ2 膜１２を形成し、このＳｉＯ2 膜１２をマ
スクにしてＳｉ基板１１にＡｓ+ またはＰｈｏｓ+ をイ
オン注入して、Ｎ+ 型の拡散層１３を形成する。
型のＳｉ基板１１の素子分離領域の表面にＬＯＣＯＳ法
等でＳｉＯ2 膜１２を形成し、このＳｉＯ2 膜１２をマ
スクにしてＳｉ基板１１にＡｓ+ またはＰｈｏｓ+ をイ
オン注入して、Ｎ+ 型の拡散層１３を形成する。
【００１６】その後、ＰＳＧ膜、不純物を含まないＳｉ
Ｏ2 膜またはこれらを組み合わせた膜をＣＶＤ法で堆積
させて、膜厚が数百ｎｍの層間絶縁膜１４を形成する。
そして更に、ＢＰＳＧ膜やＡｓＳＧ膜等の低融点ガラス
膜１５を数百ｎｍの膜厚に堆積させる。なお、平坦化の
必要がない場合は、不純物を含まないＳｉＯ2 膜やＰＳ
Ｇ膜等を低融点ガラス膜１５の代わりに用いてもよい。
Ｏ2 膜またはこれらを組み合わせた膜をＣＶＤ法で堆積
させて、膜厚が数百ｎｍの層間絶縁膜１４を形成する。
そして更に、ＢＰＳＧ膜やＡｓＳＧ膜等の低融点ガラス
膜１５を数百ｎｍの膜厚に堆積させる。なお、平坦化の
必要がない場合は、不純物を含まないＳｉＯ2 膜やＰＳ
Ｇ膜等を低融点ガラス膜１５の代わりに用いてもよい。
【００１７】次に、図１（ｂ）に示す様に、拡散層１３
を露出させるコンタクト孔１６を低融点ガラス膜１５及
び層間絶縁膜１４に開孔する。そして、膜厚が数十ｎｍ
で不純物を含まないＳｉＯ2 膜と膜厚が数十〜数百ｎｍ
であるＢＰＳＧ膜やＡｓＳＧ膜等の低融点ガラス膜との
二層膜２４をＣＶＤ法で堆積させる。
を露出させるコンタクト孔１６を低融点ガラス膜１５及
び層間絶縁膜１４に開孔する。そして、膜厚が数十ｎｍ
で不純物を含まないＳｉＯ2 膜と膜厚が数十〜数百ｎｍ
であるＢＰＳＧ膜やＡｓＳＧ膜等の低融点ガラス膜との
二層膜２４をＣＶＤ法で堆積させる。
【００１８】そして、Ｎ2 雰囲気中で且つ８００〜９０
０℃程度の温度で二層膜２４のうちの低融点ガラス膜を
流動化させる。この時、低融点ガラス膜１５を層間絶縁
膜１４上に形成してあれば、二層膜２４のうちの低融点
ガラス膜の流動化と同時に低融点ガラス膜１５の平坦化
も行われる。
０℃程度の温度で二層膜２４のうちの低融点ガラス膜を
流動化させる。この時、低融点ガラス膜１５を層間絶縁
膜１４上に形成してあれば、二層膜２４のうちの低融点
ガラス膜の流動化と同時に低融点ガラス膜１５の平坦化
も行われる。
【００１９】また、二層膜２４のうちの低融点ガラス膜
と低融点ガラス膜１５とが共にＢＰＳＧ膜である場合
は、二層膜２４のうちの低融点ガラス膜中のＢ及びＰｈ
ｏｓの濃度を、低融点ガラス膜１５中のＢ及びＰｈｏｓ
の濃度よりも低くしておく。これは、コンタクト孔１６
の形状と低融点ガラス膜１５の平坦化とのバランスを保
つためであり、二層膜２４のうちの低融点ガラス膜中の
Ｂ及びＰｈｏｓの濃度が高過ぎると、コンタクト孔１６
が二層膜２４で埋まってしまうからである。
と低融点ガラス膜１５とが共にＢＰＳＧ膜である場合
は、二層膜２４のうちの低融点ガラス膜中のＢ及びＰｈ
ｏｓの濃度を、低融点ガラス膜１５中のＢ及びＰｈｏｓ
の濃度よりも低くしておく。これは、コンタクト孔１６
の形状と低融点ガラス膜１５の平坦化とのバランスを保
つためであり、二層膜２４のうちの低融点ガラス膜中の
Ｂ及びＰｈｏｓの濃度が高過ぎると、コンタクト孔１６
が二層膜２４で埋まってしまうからである。
【００２０】次に、図１（ｃ）に示す様に、再び拡散層
１３が露出するまで二層膜２４の全面をエッチバックし
て、二層膜２４から成る側壁をコンタクト孔１６の内側
面に形成する。そして、膜厚が数十ｎｍでＳｉ基板１１
とのコンタクト抵抗を低減させるためのＴｉ膜２１と、
膜厚が数十ｎｍでバリアメタル層としてのＴｉＮ膜２２
とをスパッタ法で堆積させ、更に膜厚が数百ｎｍでコン
タクトプラグを形成するためのＷ膜２３をＣＶＤ法で全
面に堆積させる。なお、ＴｉＮ膜２２の代わりにＴｉＷ
膜を用いることもできる。
１３が露出するまで二層膜２４の全面をエッチバックし
て、二層膜２４から成る側壁をコンタクト孔１６の内側
面に形成する。そして、膜厚が数十ｎｍでＳｉ基板１１
とのコンタクト抵抗を低減させるためのＴｉ膜２１と、
膜厚が数十ｎｍでバリアメタル層としてのＴｉＮ膜２２
とをスパッタ法で堆積させ、更に膜厚が数百ｎｍでコン
タクトプラグを形成するためのＷ膜２３をＣＶＤ法で全
面に堆積させる。なお、ＴｉＮ膜２２の代わりにＴｉＷ
膜を用いることもできる。
【００２１】次に、図１（ｄ）に示す様に、Ｗ膜２３が
コンタクト孔１６内にのみ残るまでこのＷ膜２３の全面
をエッチバックして、コンタクト孔１６をＷ膜２３で埋
め込む。この時、コンタクト孔１６以外の領域のＴｉ膜
２１とＴｉＮ膜２２とは、除去してもよいし残存させて
もよい。そして、膜厚が数十ｎｍで密着性を向上させる
ためのＴｉ膜２５をスパッタ法で堆積させた後、Ｓｉや
Ｃｕ等を数％の割合で含有し膜厚が数百ｎｍであるＡｌ
膜をスパッタ法で堆積させる。
コンタクト孔１６内にのみ残るまでこのＷ膜２３の全面
をエッチバックして、コンタクト孔１６をＷ膜２３で埋
め込む。この時、コンタクト孔１６以外の領域のＴｉ膜
２１とＴｉＮ膜２２とは、除去してもよいし残存させて
もよい。そして、膜厚が数十ｎｍで密着性を向上させる
ためのＴｉ膜２５をスパッタ法で堆積させた後、Ｓｉや
Ｃｕ等を数％の割合で含有し膜厚が数百ｎｍであるＡｌ
膜をスパッタ法で堆積させる。
【００２２】その後、このＡｌ膜とＴｉ膜２５とＴｉＮ
膜２２とＴｉ膜２１とを、レジスト（図示せず）をマス
クにしてエッチングして、Ａｌ配線１７を形成する。そ
して更に、膜厚が数百ｎｍのＰ−ＳｉＮ膜等である表面
保護膜（図示せず）を形成して、この半導体装置を完成
させる。
膜２２とＴｉ膜２１とを、レジスト（図示せず）をマス
クにしてエッチングして、Ａｌ配線１７を形成する。そ
して更に、膜厚が数百ｎｍのＰ−ＳｉＮ膜等である表面
保護膜（図示せず）を形成して、この半導体装置を完成
させる。
【００２３】
【発明の効果】請求項１の半導体装置の製造方法では、
コンタクト孔の底部の形状が滑らかになり、コンタクト
孔のアスペクト比が大きくてもバリアメタル層の被覆性
が良いので、コンタクトプラグと導電領域との反応が効
果的に抑制される。このため、コンタクトプラグによる
アロイスパイクが防止されて、信頼性の高い半導体装置
を製造することができる。
コンタクト孔の底部の形状が滑らかになり、コンタクト
孔のアスペクト比が大きくてもバリアメタル層の被覆性
が良いので、コンタクトプラグと導電領域との反応が効
果的に抑制される。このため、コンタクトプラグによる
アロイスパイクが防止されて、信頼性の高い半導体装置
を製造することができる。
【００２４】請求項２の半導体装置の製造方法では、工
程が増加しないにも拘らず、コンタクトプラグにコンタ
クトさせるべき配線の層間絶縁膜に対する段差被覆性も
良くなる。このため、コンタクトプラグによるアロイス
パイクが防止されると共に、層間絶縁膜の段差部におけ
る配線自体の断線も少なくて、更に信頼性の高い半導体
装置を製造することができる。
程が増加しないにも拘らず、コンタクトプラグにコンタ
クトさせるべき配線の層間絶縁膜に対する段差被覆性も
良くなる。このため、コンタクトプラグによるアロイス
パイクが防止されると共に、層間絶縁膜の段差部におけ
る配線自体の断線も少なくて、更に信頼性の高い半導体
装置を製造することができる。
【図１】本願の発明の一実施例を工程順に示す側断面図
である。
である。
【図２】本願の発明の第１従来例で製造した半導体装置
の側断面図である。
の側断面図である。
【図３】本願の発明の第２従来例を工程順に示す側断面
図である。
図である。
【図４】第２従来例で製造した半導体装置の要部の拡大
側断面図である。
側断面図である。
１４ 層間絶縁膜 １５ 低融点ガラス膜 １６ コンタクト孔 ２２ ＴｉＮ膜 ２３ Ｗ膜 ２４ 二層膜
Claims (2)
- 【請求項１】 層間絶縁膜に形成されているコンタクト
孔の内面を流動化膜で覆う工程と、 前記流動化膜を流動化させる工程と、 流動化させた前記流動化膜から成る側壁を前記コンタク
ト孔の内側面に形成する工程と、 前記側壁が形成されている前記コンタクト孔をバリアメ
タル層とコンタクトプラグとで埋める工程とを有する半
導体装置の製造方法。 - 【請求項２】 前記流動化膜の前記流動化と同時に前記
層間絶縁膜の平坦化を行う請求項１記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18871792A JPH065543A (ja) | 1992-06-23 | 1992-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18871792A JPH065543A (ja) | 1992-06-23 | 1992-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065543A true JPH065543A (ja) | 1994-01-14 |
Family
ID=16228556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18871792A Pending JPH065543A (ja) | 1992-06-23 | 1992-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065543A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351456B1 (ko) * | 1999-12-31 | 2002-09-09 | 주식회사 하이닉스반도체 | 에스램（ｓｒａｍ）소자의 제조방법 |
| US6479853B2 (en) | 1997-09-22 | 2002-11-12 | Nec Corporation | Semiconductor device and manufacturing method thereof |
| KR100338109B1 (ko) * | 1995-01-05 | 2002-11-20 | 주식회사 하이닉스반도체 | 반도체소자의금속배선제조방법 |
-
1992
- 1992-06-23 JP JP18871792A patent/JPH065543A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338109B1 (ko) * | 1995-01-05 | 2002-11-20 | 주식회사 하이닉스반도체 | 반도체소자의금속배선제조방법 |
| US6479853B2 (en) | 1997-09-22 | 2002-11-12 | Nec Corporation | Semiconductor device and manufacturing method thereof |
| KR100351456B1 (ko) * | 1999-12-31 | 2002-09-09 | 주식회사 하이닉스반도체 | 에스램（ｓｒａｍ）소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0279588B1 (en) | Contact in a contact hole in a semiconductor and method of producing same | |
| US4960732A (en) | Contact plug and interconnect employing a barrier lining and a backfilled conductor material | |
| US4833519A (en) | Semiconductor device with a wiring layer having good step coverage for contact holes | |
| JP3955644B2 (ja) | 半導体接続構成体及び方法 | |
| US6001734A (en) | Formation method of contact/ through hole | |
| KR100212689B1 (ko) | 접촉 플러그 형성방법 | |
| US6329720B1 (en) | Tungsten local interconnect for silicon integrated circuit structures, and method of making same | |
| JPH065543A (ja) | 半導体装置の製造方法 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1126576A (ja) | 半導体装置及びその製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JP2001298154A (ja) | 半導体装置およびその製造方法 | |
| JP2587103B2 (ja) | 半導体装置の製造方法 | |
| JP2716977B2 (ja) | 半導体装置の製造方法 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP2968005B2 (ja) | 半導体装置の製造方法 | |
| JP3210462B2 (ja) | 半導体装置の製造方法 | |
| JP3246035B2 (ja) | 金属膜の形成方法 | |
| JP2602574B2 (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
| JP3182168B2 (ja) | 半導体装置の製造方法及び半導体装置 |