JPH065545A - ケイ化耐火金属析出工程および装置 - Google Patents

ケイ化耐火金属析出工程および装置

Info

Publication number
JPH065545A
JPH065545A JP4340773A JP34077392A JPH065545A JP H065545 A JPH065545 A JP H065545A JP 4340773 A JP4340773 A JP 4340773A JP 34077392 A JP34077392 A JP 34077392A JP H065545 A JPH065545 A JP H065545A
Authority
JP
Japan
Prior art keywords
layer
refractory metal
titanium
nitrogen
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4340773A
Other languages
English (en)
Inventor
Robert H Havemann
エッチ．ヘイブマン ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH065545A publication Critical patent/JPH065545A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 半導体デバイスの上にケイ化耐火金属２４ａ
を形成させる方法。 【構成】 機械部品の上に耐火金属の層２４を析出する
手段と、層を窒素と反応させる手段にはいくつかの利点
がある。ケイ化金属層２４ａは、耐火金属の厚い層から
薄い層に合成され、浅いソース／ドレン領域１４を持つ
トランジスタ１０内に含まれる。また本システムで窒化
耐火金属層を生じ、この層の厚さは開示された工程にお
いて維持され、それによって析出された耐火金属はデバ
イス間の相互接続として使用できるようになる。さらに
耐火金属と絶縁電界酸化物層のような二酸化シリコン層
２２との間の反応が減少する利点は、より高い圧力で窒
化耐火金属層を強めることによって、一段と低い温度を
使用することができる点である。

Description

【発明の詳細な説明】
【０００１】
【発明の技術分野】この発明は一般に集積回路の分野に
関し、さらに特定するとケイ化耐火金属層を析出する方
法に関する。
【０００２】
【従来の技術】ケイ化耐火金属の技術は、デバイスの寸
法が段々小さくなるにつれて集積回路における良好なデ
バイス性能を実現する鍵の１つとして認められている。
二ケイ化チタン（ＴｉＳｉ2 ）が最も魅力的なケイ化金
属の１つとして認められているのは、その抵抗率が小
で、安定性があり、かつ自己整合形成の能力があるから
である。
【０００３】
【発明が解決しようとする課題】二ケイ化チタン技術の
主な利点の１つは、自己整合式ＶＬＳＩ工程の有効性で
ある。すなわち、チタン金属の層を析出して次に窒素大
気中で加熱することによって、シリコン（単結晶または
多結晶のいずれか）のすべての露出された区域は二ケイ
化チタンを形成するように反応する。窒化チタンにより
左右される構成要素は、チタン金属がシリコンと接触し
ないが、その代わりに二酸化シリコンと接触した場合に
形成される。これが極めて有用であるのは、ケイ化物が
露出されたソース／ドレン領域（または他の露出された
基板表面領域）の表面、ポリシリコン・ゲート・レベル
の表面の上に形成されるからであり、他のどこにも形成
されない。これは、ソース／ドレン拡散がより浅く作ら
れる一方、受け入れられる低いシート抵抗を依然として
維持することを意味する。また、ポリシリコン・ゲート
への相互接続のシート抵抗は低くすることができる。こ
の工程における窒素大気の使用が厳密であるのは、他の
方法ではシリコンが成長するケイ化物層を通して外拡散
となって横方向の成長となるからである。それによっ
て、二ケイ化チタンは例えばＶＬＳＩデバイスのゲート
とソース／ドレンとの間で、約０．５μｍのギャップを
ブリッジする。
【０００４】二ケイ化チタン技術の第２の利点は、合成
窒化チタン（ＴｉＮ）層である。この層はデバイスと、
さらに以後の処理段階中に下にあるシリコンまたはドー
プされたシリコン領域の拡散障壁のようなものとの間の
相互接続層として具合よく使用することができる。
【０００５】しかし、本ケイ化耐火金属は新しい回路目
標によって形成されている。特に、１．０μｍおよびサ
ブ・ミクロン回路は、浅いダイオード接合を意味する。
上にあるケイ化物の層も、特定なダイオード接合と両立
するように浅くなければならない。さもなければ、ケイ
化物の層は浅いダイオード接合によりスパイクすること
があり、それが下の半導体基板の一部である相互接続を
短絡する。
【０００６】また、厚いケイ化物の層は接合部に望まし
くない機械応力を加える。これらの応力は回路の信頼性
を減少させる。現行のケイ化物法はまず、基板の上にチ
タン層を析出する。層は典型的に１０００オングストロ
ームの厚さである。５００℃〜７００℃の温度および大
気圧での窒素は、次にチタン層と共に加熱される。これ
らの工程は、典型的に二ケイ化チタンの１５００オング
ストロームと、析出されたチタンの各１０００オングス
トロームについて窒化チタンの４００オングストローム
とを作る。
【０００７】新しい１．０μｍおよびサブミクロンの工
程は、厚さがわずか５００オングストロームとなるよう
な二ケイ化チタン層を要求する。この要求は、析出され
たチタン層が以前の工程により析出された厚さの１／
３、または当初約３３３オングストロームの厚さになる
ことを意味する。残念ながら、チタンのような耐火金属
は、そのような小さい厚さに容易に析出されない。
【０００８】別法として、チタンは１気圧以内の圧力で
窒素と反応される。この工程は、二ケイ化チタンと窒化
チタンとの所望の高い比を作る。残念ながら、この工程
は局部相互接続を要求する応用にも所望される窒化チタ
ンをほとんど作らない。
【０００９】したがって、サブミクロン工程と両立し得
る薄いケイ化物の層を作ることができる耐火ケイ化金属
工程が必要となるが、これは相互接続として用いる窒化
物層をも作る。
【００１０】本発明により耐火ケイ化金属の析出工程が
提出されるが、これは事実上従来のケイ化金属工程に関
連する不利および問題点をなくしたり減少する。
【００１１】
【問題を解決するための手段】半導体機械部品の上にケ
イ化耐火金属を形成する方法が開示される。本方法に
は、機械部品の上に耐火金属の層を析出する手段と、層
を窒素と反応させる手段とが含まれる。反応は１気圧よ
り大きい窒素の部分圧力で達成される。
【００１２】開示された工程の第１の技術的利点は、合
成ケイ化金属の層が薄い点である。ケイ化金属層は、耐
火金属の厚い１０００オングストロームの層から始まっ
て厚さわずか５００オングストロームまで減少される。
これによって、層は浅いソース／ドレン領域を持つトラ
ンジスタに含めることができる。
【００１３】本システムの第２の技術的利点は、耐火窒
化金属層を生じることである。この層の厚さは開示され
た固定で維持され、析出された耐火金属をデバイス間の
相互接続として使用できるようにする。
【００１４】開示された工程の第３の技術的利点は、耐
火金属と、絶縁電界酸化物層のような二酸化シリコン層
との間の反応を減少させることである。より高い圧力で
耐火金属窒化物の層を強めることによって、より低い温
度を使用することができる。より低い反応温度は、Ｔｉ
x Ｏy Ｓｉz の形式の割合を少なくすることになる。
【００１５】
【実施例】本発明の好適実施例とその利点は、図面の図
１ａ〜１ｅに関して最も良く理解されるが、同様な数字
はいろいろな図面の同様かつ対応する部品に使用されて
いる。しかし、認めなければならない点は、本発明がい
ろいろな多くの特定状況で実現し得る広く適用できる本
発明の構想を提供することである。検討された特定の実
施例は、単に本発明を作りかつ使用する特定の方法を示
すに過ぎず、また本発明の範囲の限界を定めるに過ぎな
い。
【００１６】図１ａは、デバイスの電気接点を作る前に
技術的に既知の電界効果トランジスタ（ＦＥＴ）１０の
一部を示す。示されたＦＥＴ１０の部分は基板１２、
（ｎ＋）ソース／ドレン領域１４（ダッシュ線により隣
接される）およびゲート１６を含む。ゲート１６は、ゲ
ート絶縁層１８によって基板１２から分離される一方、
ＦＥＴ１０は一般に電界酸化物領域２０によって基板１
２の上の他のデバイスから電気絶縁される。
【００１７】技術的に知られる通り、基板１２はＰ型材
料を作るホウ素の濃縮を持つシリコン基板であることが
できる。基板１２は、基板の表面に成長されるエピタキ
シャル層と交換することができる。（Ｎ＋）ソース／ド
レン領域１４はヒ素、リン、またはその２つの組合せを
注入することによって基板１２の内部に形成されて、領
域１４を作る。ゲート１６は、それを導通させる適当な
純度でドープされたポリシリコンから組立てられる。電
界酸化物領域２０は、ゲート１６およびソース／ドレン
１４の形成前に、またはポリ・バッファドＬＯＣＯＳ
（ＰＢＬ）工程の前に、シリコンの局部酸化（ＬＯＣＯ
Ｓ）工程を用いて形成することができる。
【００１８】図１ｂは、二酸化シリコンの層２２がトラ
ンジスタ１０の上に析出されてからのＦＥＴ１０を示
す。例えば、層２２は２０００〜３０００オングストロ
ーム程度の厚さまで析出される。
【００１９】図１ｃでは、（ｎ＋）ソース／ドレン領域
１４の表面の一部が露出されている。（ｎ＋）ソース／
ドレン領域１４の表面は、ホトレジスト層と共にマスキ
ング層２２のような標準のホトリトグラフ工程を用いて
露出され、レジスト層をパタン化し、そして層２２の一
部を除去するために適当な腐食剤で腐食させる。
【００２０】図１ｄでは、耐火金属の層２４はトランジ
スタ１０の上に析出される。耐火金属として知られる材
料の種類には、チタン、タングステン、コバルトおよび
プラチナならびにその組合せが含まれる。好適実施例で
は、層２４はチタンの厚さ１０００オングストロームの
層である。
【００２１】図１ｅでは、層２４はケイ化物の層２４ａ
および窒化物の層２４ｂを形成するために、１気圧およ
び５００℃〜７００℃の温度でより大きな部分圧力で窒
素（Ｎ2 ）と反応される。ケイ化物の層２４ａの範囲
は、ソース／ドレン領域１４内のソリッド線によって示
される。好適実施例では、層２４ａは二ケイ化チタンの
約５００オングストロームであり、また層２４ｂは窒化
チタンの約１０００オングストロームである。層２４ｂ
は少し薄く、すなわち接点上で９００オングストローム
である。チタンの一部は二ケイ化チタンを形成するため
に基板１２のシリコンとの反応によって消費される。こ
の比は、１０気圧の部分圧力および約６００℃の温度の
窒素にチタン層を露出させることによって形成される。
そのような低い温度は、層２２および２４の境界でＴｉ
x Ｏy Ｓｉz の重大な形成を防止する。合成窒化物の層
２４ｂは、（ｎ＋）ソース／ドレン領域１４と隣接デバ
イス（図示されていない）との間の相互接続として働
く。層２４ｂは、以後の工程段階中に（ｎ＋）ソース／
ドレン領域１４用の拡散障壁としても作用する。
【００２２】窒化チタン層がマスクされ、パターン付け
され、かつ腐食されて、示されたデバイス間の相互接続
を作る。ＴｉＮを腐食させる１つの方法は、乾／湿腐食
の組合せを使用する。乾燥腐食はおのおの５０℃でのＣ
Ｆ4 およびＨｅ腐食である。湿式腐食はＨ2 Ｏ2 および
ＮＨ4 ＯＨの希釈溶液でメガソニック・バスの中で行わ
れる。この腐食は、ＴｉＳｉ2 の上のＴｉＮに対して選
択性である。相互接続が所望されないならば、すべての
ＴｉＮは窒化物層のパターン付け段階を省略することに
よって腐食される。二ケイ化チタン層２４ａのみが、そ
のような工程のあとに残る。
【００２３】第１レベルまたは「完全」な相互接続が所
望されるならば、低抵抗の電気通路を形成するために層
２４ｂの上に適当な金属が析出される。タングステンま
たはアルミニウム合金あるいはその両方は層２４ｂの上
に析出されて、低抵抗の電気通路を形成する。タングス
テン合金またはアルミニウム合金あるいはその両方は、
この目的に共通に使用される。ＴｉＮは一般に低抵抗を
有するが、一段と長い完全な相互接続としては、割合に
抵抗性がある。
【００２４】開示された発明は、自己整合式のケイ化物
（「サリサイド」）工程でも有用である。サリサイド工
程では、ポリ・ゲート１６およびソース／ドレイン領域
１４は、例えば開示された工程によって形成されたそれ
ぞれの上方部分に二ケイ化チタン領域を既に含んでい
る。典型的には、ゲート１６およびソース／ドレン領域
１４にあるケイ化物の層は、各構造物の全幅にわたる。
次にＳｉＯ2 のような絶縁層はすべて成長され、ゲート
１６を露出するために孔が腐食される。チタンの第２層
は合成表面上に析出されて上述の通り窒素と反応され
る。開示された発明が、有利であるのは、それがゲート
１６またはソース／ドレン領域１４にある薄いチタン二
ケイ化物の層を作ることができるからである。ＴｉＳｉ
2 のこの第２成長は、ゲート１６またはソース／ドレン
領域１４の「パンチ・スルー」動作、あるいは形成され
た接触パッドを電気的に短絡したり、下にある基板に相
互接続するのを回避するために薄くなければならない。
【００２５】
【発明の効果】本発明およびその利点が詳しく説明され
たが、言うまでもなく添付の特許請求の範囲によって定
められた本発明の主旨および範囲から逸脱せずにいろい
ろな変形、代替および変更を行うことが可能である。
【００２６】以上の説明に関して更に以下の項を開示す
る。 （１） 半導体デバイスの上にケイ化耐火金属層を形成
し、デバイスの基本シリコンの少なくとも１つの領域を
露出させる段階と、露出された領域をカバーするために
デバイスの上に耐火金属の層を析出する段階と、基本シ
リコンの前記少なくとも１つの露出された領域に隣接す
るケイ化物の層および１つ以上の大気の窒素の部分圧力
以外では窒化物の層を形成するために金属層と窒素とを
反応させる段階とを含む、ことを特徴とする半導体デバ
イスの上にケイ化耐火金属層を形成させる方法。
【００２７】（２） 析出の段階はデバイスの上にチタ
ンを析出する段階を含む、ことを特徴とする第（１）項
記載の方法。
【００２８】（３） 反応段階は、１０気圧の部分圧力
および約６００℃の温度で、金属層と窒素とを反応させ
る段階を含む、ことを特徴とする第（２）項記載の方
法。
【００２９】（４） 反応の段階は、１０気圧の部分圧
力および約６００℃の温度で金属層と窒素を反応させる
段階を含む、ことを特徴とする第（１）項記載の方法。
【００３０】（５） ケイ化物の上に窒化物を選択腐食
させる段階をさらに含む、ことを特徴とする第（１）項
記載の方法。
【００３１】（６） 基板の表面上の２つの領域間に相
互接続を形成する方法であり、２つの領域間の基板の表
面上に耐火金属の層を形成させる段階と、１気圧以上の
部分圧力で窒素と金属層を反応させる段階とを含む、こ
とを特徴とする方法。
【００３２】（７） 析出の段階は基板の上にチタンを
析出する段階を含む、ことを特徴とする第（６）項記載
の方法。
【００３３】（８） 反応の段階は、１０気圧の部分圧
力および約６００℃の温度で金属層と窒素とを反応させ
る段階とを含む、ことを特徴とする第（７）項記載の方
法。
【００３４】（９） 反応の段階は、１０気圧の部分圧
力および約６００℃の温度で金属層と窒素とを反応させ
る段階を含む、ことを特徴とする第（５）項記載の方
法。
【００３５】（１０） 半導体デバイスの上にケイ化耐
火金属層を形成する方法であり、デバイス上の金属の層
と、チタン・タングステン・プラチナ、コバルトおよび
その組合せから成る族から選択された金属とを析出する
段階と、１気圧以上の窒素の部分圧力で金属層と窒素と
を反応させる段階とを含む、ことを特徴とする方法。
【００３６】（１１） 反応の段階は、１０気圧の部分
圧力および約６００℃の温度で金属層と組合わされる窒
素を反応させる段階を含む、ことを特徴とする第（１
０）項記載の方法。
【００３７】（１２） ケイ化物の上に窒素を選択腐食
させる段階をさらに含む、ことを特徴とする第（１０）
項記載の方法。
【００３８】（１３） シリコン基板の上にケイ化窒化
物の層を形成させる方法であり、基板の上に約１０００
オングストロームのチタンを析出する段階と、基板上に
ケイ化窒素の層を形成する段階で、ケイ化窒化物の層が
約５００オングストロームのＴｉＳｉ2 および１０００
オングストロームのＴｉＮを含む段階とを有する、こと
を特徴とする方法。
【００３９】（１４） シリコン層と、約５００オング
ストローム以上となるように前記シリコン層の上に形成
されたケイ化耐火金属接点と、前記ケイ化物接点に隣接
するように形成された窒化耐火金属の相互接続層とを含
む、ことを特徴とする集積回路。
【００４０】（１５） 前記耐火金属はチタンを含む、
ことを特徴とする第（１４）項記載の集積回路。
【００４１】（１６） 前記シリコンの層の上に形成さ
れた絶縁層をさらに含み、前記絶縁層を通して形成され
るオリフィスが前記シリコン層の区域を露させる、こと
を特徴とする第（１４）項記載の集積回路。
【００４２】（１７） 前記耐火金属はチタンを含む、
ことを特徴とする第（１６）項記載の集積回路。
【００４３】（１８） 半導体デバイスの上にケイ化耐
火金属２４ａを形成させる方法が開示されている。本方
法には、デバイスの上に耐火金属の層を析出する段階
と、窒素と層を反応させる段階とが含まれる。反応は１
気圧以上の窒素の部分圧力で達成される。開示された工
程により、低抵抗のケイ化物２４ａの薄い層はオーム接
触として用いるように形成される一方、デバイスとデバ
イスとの相互接続として使用する窒化物層２４ｂをも形
成することができる。
【図面の簡単な説明】
本発明およびその利点を一段と完全に理解するために、
いま付図に関しての下記説明が参照される。
【図１】開示された発明により組み立てられたケイ化耐
火金属の相互接続の極めて大きく拡大された順次概略横
断面図を示す。
【符号の説明】
１０ 電界効果トランジスタ（ＦＥＴ） １２ 基板 １４（ｎ＋）ソース／ドレン領域 １６ ポリ・ゲート １８ ゲート絶縁層 ２０ 電界液化物領域 ２２ 二酸化シリコンの層（マスキング層） ２４ 耐火金属の層 ２４ａ ケイ化物の層 ２４ｂ 合成窒化物の層

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体デバイスの上にケイ化耐火金属層
    を形成し、 デバイスの基本シリコンの少なくとも１つの領域を露出
    させる段階と、 露出された領域をカバーするためにデバイスの上に耐火
    金属の層を析出する段階と、 基本シリコンの前記少なくとも１つの露出された領域に
    隣接するケイ化物の層および１気圧以上の窒素の部分圧
    力以外で窒化物の層を形成するために金属層と窒素とを
    反応させる段階とを含む、ことを特徴とする半導体デバ
    イスの上にケイ化耐火金属層を形成させる方法。シリコ
    ン層と、 約５００オングストローム以上とならないように前記シ
    リコン層の上に形成されたケイ化耐火金属接点と、 前記ケイ化物接点に隣接するように形成された窒化耐火
    金属の相互接続層とを含む、ことを特徴とする集積回
    路。
JP4340773A 1991-12-19 1992-12-21 ケイ化耐火金属析出工程および装置 Pending JPH065545A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/812,241 US5395798A (en) 1991-12-19 1991-12-19 Refractory metal silicide deposition process
US812241 1991-12-19

Publications (1)

Publication Number Publication Date
JPH065545A true JPH065545A (ja) 1994-01-14

Family

ID=25208975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4340773A Pending JPH065545A (ja) 1991-12-19 1992-12-21 ケイ化耐火金属析出工程および装置

Country Status (5)

Country Link
US (1) US5395798A (ja)
EP (1) EP0547600A1 (ja)
JP (1) JPH065545A (ja)
KR (1) KR100328905B1 (ja)
TW (1) TW280000B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739046A (en) * 1994-09-30 1998-04-14 United Microelectronics Corporation Method of making a reliable barrier layer
US6200910B1 (en) * 1996-06-25 2001-03-13 Texas Instruments Incorporated Selective titanium nitride strip
US5949114A (en) * 1996-11-07 1999-09-07 Micron Technology, Inc. Semiconductor device having increased breakdown voltage and method of fabricating same
US6022801A (en) 1998-02-18 2000-02-08 International Business Machines Corporation Method for forming an atomically flat interface for a highly disordered metal-silicon barrier film
US6281102B1 (en) 2000-01-13 2001-08-28 Integrated Device Technology, Inc. Cobalt silicide structure for improving gate oxide integrity and method for fabricating same
US6535413B1 (en) * 2000-08-31 2003-03-18 Micron Technology, Inc. Method of selectively forming local interconnects using design rules
US6365496B1 (en) * 2000-11-16 2002-04-02 Stmicroelectronics, Inc. Elimination of junction spiking using soft sputter etch and two step tin film during the contact barrier deposition process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4690730A (en) * 1986-03-07 1987-09-01 Texas Instruments Incorporated Oxide-capped titanium silicide formation
JPS63280417A (ja) * 1987-05-12 1988-11-17 Fujitsu Ltd 半導体装置の製造方法
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
JPH03136326A (ja) * 1989-10-23 1991-06-11 Mitsubishi Electric Corp 半導体装置の製造方法およびその製造装置
US5043300A (en) * 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer

Also Published As

Publication number Publication date
TW280000B (ja) 1996-07-01
EP0547600A1 (en) 1993-06-23
KR100328905B1 (ko) 2002-08-17
US5395798A (en) 1995-03-07

Similar Documents

Publication Publication Date Title
US4648175A (en) Use of selectively deposited tungsten for contact formation and shunting metallization
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
EP0174773B1 (en) Semiconductor device having interconnection layers
US5027185A (en) Polycide gate FET with salicide
US4425700A (en) Semiconductor device and method for manufacturing the same
US20030124845A1 (en) Local interconnect structures and methods for making the same
US5756394A (en) Self-aligned silicide strap connection of polysilicon layers
JPS58175846A (ja) 半導体装置の製造方法
EP0463458B1 (en) Method and structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits
US5266156A (en) Methods of forming a local interconnect and a high resistor polysilicon load by reacting cobalt with polysilicon
JP3626773B2 (ja) 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法
US6117761A (en) Self-aligned silicide strap connection of polysilicon layers
JPH0582661A (ja) 自己整合型コンタクト構成体及びその製造方法
IE53237B1 (en) Low resistivity composite metallization for semiconductor devices and method therefor
JPH05275546A (ja) 半導体デバイス及びその新規な埋込み相互接続構造並びにそれぞれを形成する方法
JPH065545A (ja) ケイ化耐火金属析出工程および装置
JPH11261063A (ja) 半導体装置の製造方法
US4408388A (en) Method for manufacturing a bipolar integrated circuit device with a self-alignment base contact
JP3061891B2 (ja) 半導体装置の製造方法
US4883772A (en) Process for making a self-aligned silicide shunt
US5320971A (en) Process for obtaining high barrier Schottky diode and local interconnect
JP3161718B2 (ja) 集積回路に保護金属シリサイド層を形成する方法
JPH0550129B2 (ja)
JPH0329321A (ja) 半導体集積回路デバイスのコンタクトメタライゼーション
JP2822382B2 (ja) 半導体装置及びその製造方法