JPH03136326A - 半導体装置の製造方法およびその製造装置 - Google Patents

半導体装置の製造方法およびその製造装置

Info

Publication number
JPH03136326A
JPH03136326A JP27542089A JP27542089A JPH03136326A JP H03136326 A JPH03136326 A JP H03136326A JP 27542089 A JP27542089 A JP 27542089A JP 27542089 A JP27542089 A JP 27542089A JP H03136326 A JPH03136326 A JP H03136326A
Authority
JP
Japan
Prior art keywords
layer
wiring
pressure
gas
nitriding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27542089A
Other languages
English (en)
Inventor
Yasuyuki Hashizume
靖之 橋詰
Yutaka Inaba
豊 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP27542089A priority Critical patent/JPH03136326A/ja
Publication of JPH03136326A publication Critical patent/JPH03136326A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法およびその製造装置
に関するものである。
〔従来の技術〕
第5図は半導体装置の多層配線構造の概要釜示す断面図
であり、この図において、21はシリコン基板、22&
、22bは配線間あるいは配線・基板間に設けられた絶
縁層、23は1層目の配線をなす多結晶Si配線、24
は上層の配線をなすAjSi配線、25はこのAJSi
配線24の直下に形成されたTiN層である。
多結晶Si配II 23 トA I S i配置 24
 ハ:l ンタクトホール30を介して接続されるが、
このコンタクトホール30の直径が1μm以下である場
合は、多結晶Si配線23とAjSi配線24とが直接
に接すると、後工程の熱処理によってAl5ii!ii
l!線24中のSiが多結晶Si配線23との界面に析
出してコンタクト抵抗を高くする。これを防ぐために、
多結晶S1配線23とA#Si配線24との間に、バリ
アメタルと呼ばれるTiN層25を形成する。
このパリ・アメタルとして、第5図のように、TiN層
25を用いる場合、まず、半導体ウェハ1の絶縁層22
aにコンタクトホール30を形成した後、第6図(a)
のように、表面にスパッタ法によりTi層26を100
0人厚に形成する。
この後、第4図に示す従来の半導体装置の製造装置のウ
ェハ支持治具2にこの半導体ウエノ)1を乗せ、反応室
3に収容して常圧のN2ガス雰囲気中で加熱ランプ12
により600〜800℃に加熱することにより、第6図
(b)のように、T1が窒化されTiNとなり、約75
0六厚のTiN層25が形成される。このTiN層25
を形成するとき、多結晶Si配線23とTi層26が反
応して約1000大厚のTiSi層27上27されろ。
この時、多結晶Si配線23が薄い場合には第6図(e
)のように、TiSi層27上27晶S1配綿23が薄
くなり、最初の多結晶S1配線23が薄い場合にはT 
i S i層27にSNが移動して空隙28が形成され
、このため断線を引き起こす。
TiN層25の上にはAjSi配線24がスパック法に
より形成され(第5図) その後、写真製版技術により
配線を形成する。なお、第4図の5は前記反応室3の開
閉蓋、7は前記反応室3内にN2ガスを供給する流量制
御手段である。
〔発明が解決しようとする課題〕
従来のTiN層25は、以上のように形成されているた
め、11層26を窒化処理してTiN層25を形成する
とき、第6図(b)のように多結晶S1配線23とTi
層26が反応して、約1000大厚のTiSi層27上
27され、多結晶SiI!iil!綿23がコンククト
部31で薄くなり、最初の多結晶Si配綿23が薄かっ
た場合は、第6図(C)のように、TiSi層27上2
7晶Si配線23からSiが移動して、空隙28ができ
て断線してしまう。また、Ti層26の大半が1181
層27となり、Ti層26の175程度しかTiN層2
5にならないなどの問題点があった。
この発明は、上記のような問題点を解決するためになさ
れたもので、窒化処理を短時間で行い、所望の膜厚のバ
リアメタルを形成するようにした半導体装置の製造方法
およびその製造装置を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る請求項(1)に記載の半導体装置の製造
方法は、窒化処理を1気圧よりも高い圧力のN2ガス雰
囲気中で行うものである。
また、この発明に係る請求項(2)に記載の半導体装置
の製造装置は、半導体ウェハを密封収容する反応室と、
この反応室を加熱し、内部の半導体ウェハを加熱処理す
る加熱手段と、反応室のN2ガス圧力を1気圧よりも高
い圧力に調整する圧力調整手段とを備えたものである。
〔作用〕
請求項(1)に記載の発明においては、1気圧よりも高
い圧力のN2ガス雰囲気で窒化処理することにより、窒
化速度が速くなる。
また、請求項(2)に記載の発明においては、反応室内
を常に所望の1気圧以上に保持した状態で窒化処理され
る。
〔実施例〕
以下、この発明の一実施例を図面について説明する。
第1図はこの発明の半導体装置の製造装置の一実施例を
示す概略構成図で、1は半導体ウェハ、2はこの半導体
ウェハ1を乗せるウェハ支持治具、3は石英で作られた
反応室、4は金属で作られた背面蓋、5は前記ウェハ支
持治具2と一体に固定された開閉蓋、6は前記反応室3
へ供給するN2ガスを昇圧あるいは減圧する供給圧力調
整手段、7は前記反応室3へ供給するN2ガスの流量を
制御する供給流量制御手段、8は前記反応室3の内部圧
力を計測する圧力計、9は開閉度を変えられる圧力調整
手段、10は前記反応室3の内部が所望の圧力になるよ
うに前記圧力計8の出力により圧力調整手段9の開閉度
を調整する圧力制御手段、11は前記反応室3の内部を
1気圧以上の圧力に保つためのシール材、12は前記反
応室3の壁を通して半導体ウェハ1を加熱する加熱ラン
プである。
次に、この製造装置を用いた半導体装置の製造方法につ
いて説明する。なお、工程の概略としては従来例と変わ
りがないので、再び第4図、第5図を参照して説明する
ことにする。
第5図において、絶縁層22aにコンタクトのためのコ
ンタクトホール3oを開けた後、第6図(a)のように
11層26をスパッタなどにより形成する。その後、第
1図に示すこの発明の半導体装置の製造装置により11
層26を窒化処理する。
以下、この装置による窒化処理について説明する。
半導体ウェハ1をウェハ支持治具2上に乗せ、反応室3
内に入れる。このとき、ウェハ支持治具2の後端とつな
がっている開閉蓋5が反応室3の開口端を塞ぐ。反応室
3を構成する各要素の接続部はシール材11を用いなり
、面同士のすり合わせなどの方法により、反応室3内を
加圧し得る密封構造となっている。
反応室3内へは供給圧力調整手段6と供給流量制御手段
7により所望の圧力・流量でN2ガスを供給する。反応
室3内の圧力は、圧力計8で検知した値によって圧力調
整手段9の開閉度を制御することにより、所望の圧力(
1気圧よりも高い)を保持する。この反応室3内に1気
圧よりも高い圧力のN2ガスが供給されている状態で、
11層26を窒化するのに必要な温度、例えば700℃
に半導体ウェハ1を加熱ランプ12により加熱し、Ti
NJ!F25を形成する。このとき、N2ガスの圧力が
1気圧よりも高いことにより、N2ガスが1気圧のとき
に比べ、Tiを窒化する反応が促進され、より短い時間
で窒化処理ができる。
この反応の促進は窒化のみであり、11層26と下層配
線の多結晶Si配線23との反応はN。
ガスが1気圧のときと変わらない。したがって、コンタ
ク1〜部31でのTiN層25とTiSi層27層形7
される割合は、第2図に示すように、1気圧のときより
もTiN層25が増し、T i S i層27が減少す
るので、下層配線の多結晶Si配置1123の膜厚の減
少を低減できる。
上記のように、N鵞ガスの供給速度は、TiN表面付近
、のN−濃度に依存する。固体中のガス濃度は、そのガ
スの圧力に比例して高くなる。すなわち、N2ガス濃度
が高くなり、TiN/Ti界面に供給されるN雪ガスが
増えてT i N層25の形成速度が高くなる。その結
果、TiN層25の層厚が厚くなる。この状況を第、3
図に示す。Ntガスの供給律速であれば、ある時間後の
膜厚は、膜厚#FTYIlと概算でき、このとき、定数
AはNtガス圧力に比例する。
また、N2ガスの流量は、形Fj4膜厚に影響を与えな
いため、適当(例えば11/分)でよい。さらに、加熱
時間は、Tiが残らず反応する時間以上であればよく、
例えばT1層?6の膜厚1000大2m度800℃2時
間30秒でよい。
このようにこの実施例では、11層26を窒化処理して
TiN層25を形成するのに1気圧よりも高いN2ガス
圧力で窒化処理するようにしたので、窒化処理に要する
時間を短くでき、また、Ti、N層25と下層ノ多結晶
5iiil!$23(D接する部分にできるTiSi層
27層形7すことができる。
なお、上記実施例では、半導体ウェハ1を表面と裏面の
両方から加熱ランプ12で加熱する例を示したが、どち
らか□が片面のみからの加熱でもよい。
また、上記実施例では、第1図の半導体装置の製造装置
を用いて、Tiを窒化処理してT i N層25を形成
する場合について説明したが、他の物質を窒化処理する
場合、例えばSiを窒化処理してSi、N4層全形成す
る場合にも適用でき、窒化に要する時間を短(できると
いう効果を奏する。
〔発明の効果〕
以上説明したように、請求項(1)に記載の発明は、窒
化処理を1気圧よりも高い圧力のN2ガス雰囲気中で行
うので、窒化処理を短時間で行うことができるとともに
、配線間の良好な接続が可能となる。
また、請求項(2) tc記載の発明は、半導体ウェハ
を密封収容する反応室と、この反応室を加熱し、内部の
半導体ウェハ□を・加熱処理する加熱手段と、反応室の
N、ガス圧力を1・、気圧よりも高い圧力に調整する開
閉自在の圧力調整手段とを備えたので、窒化処理時には
所望のN2ガス圧力を設置できる効果がある。
【図面の簡単な説明】
第1図はこの発明の半導体装置の製造装置の一実施例の
構成を示す断面図、第2図はこの発明の半導体装置の製
造方法による多層配線部分の断面図、第3図はこの発明
のN2圧力とTiN膜厚との関係を示す図、第4図は従
来の半導体装置の製造装置の構成を示す断面図、第5図
は半導体装置の多層配線構造を示す断面図、第6図は従
来の半導体装置の製造方法による多層配線部分の断面図
である。 図において、1は半導体ウェハ、2はウェハ支持治具、
3は反応室、4は背面蓋、5は開閉蓋、6は供給圧力F
J整手段、7は供給流量制御手段、8は圧力計、9は圧
力制御弁、1oは圧力制御手段、11はシール材、12
は加熱ランプ、22a。 22bは絶縁層、23は多結晶Si配綿、24はA#S
i配線、25はTiN層、26はT1層、27はT i
 S i層である。 なお、各図中の同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に絶縁層を介して多層配線が形成さ
    れ、前記配線間をコンタクトホールを介して窒化処理さ
    れた導体層を介在させて接続する半導体装置の製造方法
    において、前記導体層における窒化処理を1気圧よりも
    高い圧力のN_2ガス雰囲気中で行うことを特徴とする
    半導体装置の製造方法。
  2. (2)半導体ウェハを密封収容する反応室と、この反応
    室を加熱し、内部の半導体ウェハを加熱処理する加熱手
    段と、前記反応室のN_2ガス圧力を1気圧よりも高い
    圧力に調整する圧力調整手段とを備えたことを特徴とす
    る半導体装置の製造装置。
JP27542089A 1989-10-23 1989-10-23 半導体装置の製造方法およびその製造装置 Pending JPH03136326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27542089A JPH03136326A (ja) 1989-10-23 1989-10-23 半導体装置の製造方法およびその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27542089A JPH03136326A (ja) 1989-10-23 1989-10-23 半導体装置の製造方法およびその製造装置

Publications (1)

Publication Number Publication Date
JPH03136326A true JPH03136326A (ja) 1991-06-11

Family

ID=17555261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27542089A Pending JPH03136326A (ja) 1989-10-23 1989-10-23 半導体装置の製造方法およびその製造装置

Country Status (1)

Country Link
JP (1) JPH03136326A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395798A (en) * 1991-12-19 1995-03-07 Texas Instruments Incorporated Refractory metal silicide deposition process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395798A (en) * 1991-12-19 1995-03-07 Texas Instruments Incorporated Refractory metal silicide deposition process
KR100328905B1 (ko) * 1991-12-19 2002-08-17 텍사스 인스트루먼츠 인코포레이티드 내화성금속실리사이드층형성방법

Similar Documents

Publication Publication Date Title
JP3386651B2 (ja) 半導体装置の製造方法および半導体製造装置
EP0435161B1 (en) Process for producing a CVD-SiO2 film according to a TEOS-O3 reaction
US4737474A (en) Silicide to silicon bonding process
JPH0257685A (ja) タングステン膜の形成方法
JP3667038B2 (ja) Cvd成膜方法
JPS63289813A (ja) 半導体ウエハ熱処理法
JP3469420B2 (ja) Cvd成膜方法
US5539247A (en) Selective metal via plug growth technology for deep sub-micrometer ULSI
JPS62174923A (ja) 枚葉式薄膜形成法および薄膜形成装置
US6180513B1 (en) Apparatus and method for manufacturing a semiconductor device having a multi-wiring layer structure
JP2966157B2 (ja) ゲート電極構造の形成方法
US6403478B1 (en) Low pre-heat pressure CVD TiN process
US6599820B1 (en) Method of producing a semiconductor device
JPH084142B2 (ja) 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法
US6117799A (en) Deposition of super thin PECVD SiO2 in multiple deposition station system
JPS63128732A (ja) 金属シリサイド膜の形成方法
JPH09106985A (ja) 平坦化層間絶縁膜の形成方法
US20030045094A1 (en) Method and apparatus for manufacturing semiconductor devices
JPH09172011A (ja) 酸化膜形成方法
JPH0778785A (ja) バリアメタル皮膜の窒化方法
JPH0239527A (ja) 金属シリサイド膜の形成方法
JPH06177048A (ja) 半導体素子の製造方法
JPH0555166A (ja) 半導体装置の製造方法
JPH0831813A (ja) 酸化膜形成方法およびこれを用いた半導体製造方法
JPH0479330A (ja) 積層配線の形成方法