JPH0656845B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0656845B2 JPH0656845B2 JP58038571A JP3857183A JPH0656845B2 JP H0656845 B2 JPH0656845 B2 JP H0656845B2 JP 58038571 A JP58038571 A JP 58038571A JP 3857183 A JP3857183 A JP 3857183A JP H0656845 B2 JPH0656845 B2 JP H0656845B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafers
- semiconductor
- photosensitive resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は酸素ガスプラズマを用いて感光性樹脂を除去
するウエハプロセスにおいて、反応器内に挿入されたウ
エハへの物理的損傷を防止するようにした半導体素子の
製造方法に関するものである。
するウエハプロセスにおいて、反応器内に挿入されたウ
エハへの物理的損傷を防止するようにした半導体素子の
製造方法に関するものである。
最近の半導体素子，特に集積回路の高性能化は飛躍的な
進歩があり、ドライエツチング法あるいはイオン注入法
などのプロセス技術の必要上、感光性樹脂を除去するウ
エハプロセスにおいて、酸素ガスプラズマを用いる方法
が必須の方法として定着している。そして、この種の感
光性樹脂を除去するウエハプロセスでは、その処理能力
あるいは単なる除去作用の目的から複数のウエハを同時
に処理するバツチ方式が用いられる。第１図は従来の半
導体素子の製造方法を示す断面図であり、特に感光性樹
脂を除去するウエハプロセスを示す。同図において、
(1)は石英製の反応管、(2)は複数枚のウエハ(3)を支持
する石英ガラス製のウエハ架台、(4)は酸素ガスの導入
口、(5)は酸素ガスの排気口である。
進歩があり、ドライエツチング法あるいはイオン注入法
などのプロセス技術の必要上、感光性樹脂を除去するウ
エハプロセスにおいて、酸素ガスプラズマを用いる方法
が必須の方法として定着している。そして、この種の感
光性樹脂を除去するウエハプロセスでは、その処理能力
あるいは単なる除去作用の目的から複数のウエハを同時
に処理するバツチ方式が用いられる。第１図は従来の半
導体素子の製造方法を示す断面図であり、特に感光性樹
脂を除去するウエハプロセスを示す。同図において、
(1)は石英製の反応管、(2)は複数枚のウエハ(3)を支持
する石英ガラス製のウエハ架台、(4)は酸素ガスの導入
口、(5)は酸素ガスの排気口である。
なお、前記ウエハ(3)に示した矢印はウエハ表面の向き
を示し、ウエハ(3)はすべて一定の方向に向つて配置さ
れている。
を示し、ウエハ(3)はすべて一定の方向に向つて配置さ
れている。
次に、上記構成による感光性樹脂を除去するウエハプロ
セスでは、例えば周波数１３．５６MHZ，放電出力１K
W，酸素ガス圧２Torrの条件下で操作される。
セスでは、例えば周波数１３．５６MHZ，放電出力１K
W，酸素ガス圧２Torrの条件下で操作される。
しかしながら、従来の半導体素子の製造方法では、極在
するプラズマ放電の不均一により、励起された分子ある
いは電子などの衝撃がウエハ間で不均一になる。この衝
撃により受けるウエハへの物理的損傷により、半導体素
子の電気的特性が変化し、ウエハ間での電気的特性が不
均一になる。時にＭＯＳ型トランジスタを用いた半導体
素子ではシリコンウエハ基板上のシリコン酸化膜中への
影響により、シリコン酸化膜のエネルギー準位を変化さ
せ、代表的な素子の特性である閾値電圧（ＶTH）を変化
させる。すなわち、第２図は例えば周波数１３．５６MH
Z，放電出力１KW，酸素ガス圧２Torrの条件下で、ＭＯ
Ｓ型トランジスタの製造工程中、ゲート用のシリコン酸
化膜生成後、60分間プラズマ放電中に暴露させたときの
閾値電圧（ＶTH）を、ウエハ架台(2)上のウエハ(3)の位
置により、プロツトしたものである。この第２図におい
て、横軸のNo.１〜No.２５はウエハ架台(2)上のウエハ
(3)の順番を示し、縦軸は閾値電圧（ＶTH）を示すが、
(A)はＮチヤネルＭＯＳトランジスタの場合を示し、(B)
はＰチヤネルＭＯＳトランジスタの場合を示す。この第
２図により、ウエハ架台(2)上の最も端に位置するNo.１
のウエハの特性が異常であることがわかり、しかも片側
端であることがわかる。このように、従来ではウエハ架
台(2)上のウエハの位置が最も端に位置するウエハの閾
値電圧（ＶTH）が変化する欠点があつた。
するプラズマ放電の不均一により、励起された分子ある
いは電子などの衝撃がウエハ間で不均一になる。この衝
撃により受けるウエハへの物理的損傷により、半導体素
子の電気的特性が変化し、ウエハ間での電気的特性が不
均一になる。時にＭＯＳ型トランジスタを用いた半導体
素子ではシリコンウエハ基板上のシリコン酸化膜中への
影響により、シリコン酸化膜のエネルギー準位を変化さ
せ、代表的な素子の特性である閾値電圧（ＶTH）を変化
させる。すなわち、第２図は例えば周波数１３．５６MH
Z，放電出力１KW，酸素ガス圧２Torrの条件下で、ＭＯ
Ｓ型トランジスタの製造工程中、ゲート用のシリコン酸
化膜生成後、60分間プラズマ放電中に暴露させたときの
閾値電圧（ＶTH）を、ウエハ架台(2)上のウエハ(3)の位
置により、プロツトしたものである。この第２図におい
て、横軸のNo.１〜No.２５はウエハ架台(2)上のウエハ
(3)の順番を示し、縦軸は閾値電圧（ＶTH）を示すが、
(A)はＮチヤネルＭＯＳトランジスタの場合を示し、(B)
はＰチヤネルＭＯＳトランジスタの場合を示す。この第
２図により、ウエハ架台(2)上の最も端に位置するNo.１
のウエハの特性が異常であることがわかり、しかも片側
端であることがわかる。このように、従来ではウエハ架
台(2)上のウエハの位置が最も端に位置するウエハの閾
値電圧（ＶTH）が変化する欠点があつた。
したがつて、この発明の目的は反応器内に挿入された複
数枚のウエハを物理的損傷させることなく、しかもウエ
ハの置かれた位置にかかわらず、すべてのウエハが一定
の閾値電圧（ＶTH）をもつように形成することができる
半導体素子の製造方法を提供するものである。
数枚のウエハを物理的損傷させることなく、しかもウエ
ハの置かれた位置にかかわらず、すべてのウエハが一定
の閾値電圧（ＶTH）をもつように形成することができる
半導体素子の製造方法を提供するものである。
このような目的を達成するため、この発明は半導体素子
の製造工程中、酸素ガスプラズマにより感光性樹脂を除
去する工程において、複数枚のウエハを反応器内に均等
に平行に、かつそのウエハ表面が一方向に向くように配
置すると共に最端部にある１枚のウエハのみ、そのウエ
ハ表面が隣接する半導体ウエハの表面と対向するように
上記一方向とは反対方向に配置するものである。さらに
また、最端部にあるウエハ表面に対向して半導体ウエハ
間隔とほぼ同じ間隔で遮蔽板を配置したものである。以
下実施例を用いて詳細に説明する。
の製造工程中、酸素ガスプラズマにより感光性樹脂を除
去する工程において、複数枚のウエハを反応器内に均等
に平行に、かつそのウエハ表面が一方向に向くように配
置すると共に最端部にある１枚のウエハのみ、そのウエ
ハ表面が隣接する半導体ウエハの表面と対向するように
上記一方向とは反対方向に配置するものである。さらに
また、最端部にあるウエハ表面に対向して半導体ウエハ
間隔とほぼ同じ間隔で遮蔽板を配置したものである。以
下実施例を用いて詳細に説明する。
第３図はこの発明に係る半導体素子の製造方法の一実施
例を示す概略断面図であり、特にＭＯＳ型トランジスタ
の製造工程中、ウエハ架台(2)に複数枚のウエハ(3)を配
置し、感光性樹脂を除去するウエハプロセスを示す。こ
の実施例では複数枚のウエハ(3)をウエハ架台(2)上に均
等に平行に、かつそのウエハ表面が一方向に向くように
配置すると共に最端部にある１枚のウエハのみ、そのウ
エハ表面が内側に向くように配置する。これにより、両
端のウエハともその表面が内側に向くことになる。
例を示す概略断面図であり、特にＭＯＳ型トランジスタ
の製造工程中、ウエハ架台(2)に複数枚のウエハ(3)を配
置し、感光性樹脂を除去するウエハプロセスを示す。こ
の実施例では複数枚のウエハ(3)をウエハ架台(2)上に均
等に平行に、かつそのウエハ表面が一方向に向くように
配置すると共に最端部にある１枚のウエハのみ、そのウ
エハ表面が内側に向くように配置する。これにより、両
端のウエハともその表面が内側に向くことになる。
そして、感光性樹脂を除去する場合、例えば周波数１
３．５６MHZ，放電出力１KW，酸素ガス圧２Torrの条件
下で、ＭＯＳ型トランジスタの製造工程中、ゲート用の
シリコン酸化膜生成後６０分間プラズマ放電中に暴露さ
せたときの閾値電圧（ＶTH）をウエハ架台(2)上のウエ
ハ(3)の位置によりプロツトしたものを第４図に示す。
この第４図において、横軸のNo.１〜No.２５はウエハ架
台(2)上のウエハ(3)の順番を示し、縦軸は閾値電圧（Ｖ
TH）を示すが、(A)はＮチヤネルＭＯＳトランジスタの
場合を示し、(B)はＰチヤネルＭＯＳトランジスタの場
合を示す。この第４図により、ウエハ架台(2)上に配置
された複数枚のウエハ(3)の感光性樹脂を除去すること
ができ、しかもその閾値電圧（ＶTH）をほぼ均一にする
ことができる。
３．５６MHZ，放電出力１KW，酸素ガス圧２Torrの条件
下で、ＭＯＳ型トランジスタの製造工程中、ゲート用の
シリコン酸化膜生成後６０分間プラズマ放電中に暴露さ
せたときの閾値電圧（ＶTH）をウエハ架台(2)上のウエ
ハ(3)の位置によりプロツトしたものを第４図に示す。
この第４図において、横軸のNo.１〜No.２５はウエハ架
台(2)上のウエハ(3)の順番を示し、縦軸は閾値電圧（Ｖ
TH）を示すが、(A)はＮチヤネルＭＯＳトランジスタの
場合を示し、(B)はＰチヤネルＭＯＳトランジスタの場
合を示す。この第４図により、ウエハ架台(2)上に配置
された複数枚のウエハ(3)の感光性樹脂を除去すること
ができ、しかもその閾値電圧（ＶTH）をほぼ均一にする
ことができる。
第５図は他の実施例を示す概略断面図である。同図にお
いて、(6a)および(6b)は前記ウエハ架台(2)の両端部に
設置した例えば厚さ１mm程度で、ウエハ(3)の形状とほ
ぼ同一形状の遮蔽板である。
いて、(6a)および(6b)は前記ウエハ架台(2)の両端部に
設置した例えば厚さ１mm程度で、ウエハ(3)の形状とほ
ぼ同一形状の遮蔽板である。
なお、この遮蔽板(6a)および(6b)はウエハ(3)の配置間
隔とほぼ同じ間隔で設置した場合を示す。
隔とほぼ同じ間隔で設置した場合を示す。
このように、遮蔽板(6a)および(6b)を配置することによ
り、例えば周波数１３．５６MHZ，放電出力１KW，酸素
ガス圧２Torrの条件下で、ＭＯＳ型トランジスタの製造
工程中、ゲート用のシリコン酸化膜生成後、６０分間プ
ラズマ放電中に暴露させたとき、第４図と同様な特性が
得られた。このように、ウエハ架台(2)上に配置された
複数枚のウエハ(3)の感光性樹脂を除去することがで
き、しかも、その閾値電圧（ＶTH）をほゞ均一にするこ
とができる。
り、例えば周波数１３．５６MHZ，放電出力１KW，酸素
ガス圧２Torrの条件下で、ＭＯＳ型トランジスタの製造
工程中、ゲート用のシリコン酸化膜生成後、６０分間プ
ラズマ放電中に暴露させたとき、第４図と同様な特性が
得られた。このように、ウエハ架台(2)上に配置された
複数枚のウエハ(3)の感光性樹脂を除去することがで
き、しかも、その閾値電圧（ＶTH）をほゞ均一にするこ
とができる。
なお、上述の実施例では遮蔽板を２枚設けた場合を示し
たが、そのウエハ表面が必ず一定の方向に向くように配
列した場合、例えば図示の方向に配列した場合には遮蔽
板(6b)は必ずしも必要とせず、同様に、図示の方向の反
対の方向に配列する場合には遮蔽板(6a)は必ずしも必要
としないことはもちろんである。また、前記遮蔽板(6
a),(6b)は着脱自在に設けても，固定して設けてもよ
い。
たが、そのウエハ表面が必ず一定の方向に向くように配
列した場合、例えば図示の方向に配列した場合には遮蔽
板(6b)は必ずしも必要とせず、同様に、図示の方向の反
対の方向に配列する場合には遮蔽板(6a)は必ずしも必要
としないことはもちろんである。また、前記遮蔽板(6
a),(6b)は着脱自在に設けても，固定して設けてもよ
い。
以上詳細に説明したように、この発明に係る半導体素子
の製造工程によれば酸素ガスプラズマを用いた感光性樹
脂を除去するウエハプロセスにおいて、複数枚のウエハ
の特性を均一にすることができるので、高集積度，高性
能化素子のゲート酸化膜の薄膜化など、プラズマ損傷を
受けやすいプロセスに特に効果がある。
の製造工程によれば酸素ガスプラズマを用いた感光性樹
脂を除去するウエハプロセスにおいて、複数枚のウエハ
の特性を均一にすることができるので、高集積度，高性
能化素子のゲート酸化膜の薄膜化など、プラズマ損傷を
受けやすいプロセスに特に効果がある。
第１図は従来の半導体素子の製造方法を示す断面図、第
２図は第１図の各ウエハ位置における各ウエハの閾値電
圧(ＶTH)を示す図、第３図はこの発明に係る半導体素子
の製造方法の一実施例を示す概略断面図，第４図は第３
図の各ウエハ位置における各ウエハの閾値電圧(ＶTH)を
示す図、第５図は他の実施例を示す概略断面図である。 (1)……反応管、(2)……ウエハ架台、(3)……ウエハ、
(4)……導入口、(5)……排気口、(6a),(6b)……遮蔽
板。
２図は第１図の各ウエハ位置における各ウエハの閾値電
圧(ＶTH)を示す図、第３図はこの発明に係る半導体素子
の製造方法の一実施例を示す概略断面図，第４図は第３
図の各ウエハ位置における各ウエハの閾値電圧(ＶTH)を
示す図、第５図は他の実施例を示す概略断面図である。 (1)……反応管、(2)……ウエハ架台、(3)……ウエハ、
(4)……導入口、(5)……排気口、(6a),(6b)……遮蔽
板。
Claims (1)
- 【請求項１】半導体素子の製造工程中、酸素ガスプラズ
マにより、半導体ウエハ表面に形成された感光性樹脂を
除去する工程において、複数枚の上記半導体ウエハを反
応器内に均等に平行に、かつその半導体ウエハ表面が一
方向に向くように配置すると共に最端部にある１枚の半
導体ウエハのみ、その半導体ウエハ表面が隣接する半導
体ウエハの表面と対向するように上記一方向とは反対方
向に配置され、酸素ガスプラズマにより感光性樹脂を除
去することを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58038571A JPH0656845B2 (ja) | 1983-03-07 | 1983-03-07 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58038571A JPH0656845B2 (ja) | 1983-03-07 | 1983-03-07 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59161825A JPS59161825A (ja) | 1984-09-12 |
| JPH0656845B2 true JPH0656845B2 (ja) | 1994-07-27 |
Family
ID=12528976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58038571A Expired - Lifetime JPH0656845B2 (ja) | 1983-03-07 | 1983-03-07 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656845B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01137529U (ja) * | 1988-03-14 | 1989-09-20 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511732U (ja) * | 1974-06-19 | 1976-01-08 | ||
| JPS5143718U (ja) * | 1974-09-27 | 1976-03-31 | ||
| JPS542670A (en) * | 1977-06-08 | 1979-01-10 | Nec Corp | Plasma etching method |
| JPS5752907Y2 (ja) * | 1979-05-24 | 1982-11-17 | ||
| JPS5735322A (en) * | 1980-08-13 | 1982-02-25 | Fujitsu Ltd | Removal of photo-resist film |
| JPS5738920U (ja) * | 1980-08-14 | 1982-03-02 |
-
1983
- 1983-03-07 JP JP58038571A patent/JPH0656845B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59161825A (ja) | 1984-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102501702B1 (ko) | 베벨 폴리머 감소를 위한 에지 링 | |
| US20090151870A1 (en) | Silicon carbide focus ring for plasma etching system | |
| EP0047395B1 (en) | System for reactive ion etching | |
| US20080314408A1 (en) | Plasma etching apparatus and chamber cleaning method using the same | |
| EP1216484A1 (en) | Method for manufacturing of a semiconductor device | |
| US20070272270A1 (en) | Single-wafer cleaning procedure | |
| JPH0656845B2 (ja) | 半導体素子の製造方法 | |
| JP2000294543A (ja) | エッチング方法およびエッチング装置ならびに半導体装置の製造方法 | |
| TWI837534B (zh) | 等離子體處理裝置和處理方法 | |
| CN111081517B (zh) | 一种静电吸盘的防腐蚀方法 | |
| JPH02106925A (ja) | ドライエッチング装置 | |
| US20060137711A1 (en) | Single-wafer cleaning procedure | |
| JP3180438B2 (ja) | プラズマ処理装置被処理基板固定方法 | |
| JPS62272539A (ja) | レジスト除去方法 | |
| JPH09129596A (ja) | 反応室のクリーニング方法 | |
| US20190189420A1 (en) | Surface Treatment of Substrates Using Passivation Layers | |
| JP3357737B2 (ja) | 放電プラズマ処理装置 | |
| JPH02110925A (ja) | 真空処理装置 | |
| US5766494A (en) | Etching method and apparatus | |
| JP3480092B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08306670A (ja) | プラズマアッシング装置 | |
| JPH0663107B2 (ja) | 平行平板型ドライエツチング装置 | |
| KR20010056698A (ko) | 반도체 제조 장치의 플라즈마 처리 방법 | |
| KR960013153B1 (ko) | 반도체소자 제조공정의 감광막 제거방법 | |
| JP3224743B2 (ja) | 半導体ウエハ処理装置のクリーニング方法及び半導体ウエハ処理装置並びに半導体素子 |