JPH065688B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH065688B2 JPH065688B2 JP59162552A JP16255284A JPH065688B2 JP H065688 B2 JPH065688 B2 JP H065688B2 JP 59162552 A JP59162552 A JP 59162552A JP 16255284 A JP16255284 A JP 16255284A JP H065688 B2 JPH065688 B2 JP H065688B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- substrate
- gaas
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Wire Bonding (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、半導体基体としてガリウムヒ素（以下、Ｇａ
Ａｓという。）を用いた半導体装置に関する。
Ａｓという。）を用いた半導体装置に関する。
(ロ)従来の技術 ＧａＡｓ基体を用いたＧａＡｓショットキ障壁ゲート電
界効果トランジスタ（以下、ＧａＡｓ−ＭＥＳＦＥＴと
いう。）は、低雑音、高利得など優れた特性をもつマイ
クロ波帯増幅素子として実用化されている。
界効果トランジスタ（以下、ＧａＡｓ−ＭＥＳＦＥＴと
いう。）は、低雑音、高利得など優れた特性をもつマイ
クロ波帯増幅素子として実用化されている。
ＧａＡｓ−ＭＥＳＦＥＴは第４図および第５図に示すよ
うに、Ｃｒドープまたはアンドープの半絶縁体となった
基板(11)上にイオン注入および活性化アニールによりｎ
型（ドナー濃度約１０17cm-3）の活性層(12)を設けたＧ
ａＡｓ半導体基体(1)を備え、活性層(12)上にソースお
よびドレイン電極とゲート電極をリストオフ法により形
成している。すなわち、ソース電極(13)とドレイン電極
(14)を活性層(12)にオーミック接触して設けると共に、
ソース電極13とドレイン電極(14)との間にゲート電極(1
5)(16)を活性層(12)にショットキ接触して設けている。
うに、Ｃｒドープまたはアンドープの半絶縁体となった
基板(11)上にイオン注入および活性化アニールによりｎ
型（ドナー濃度約１０17cm-3）の活性層(12)を設けたＧ
ａＡｓ半導体基体(1)を備え、活性層(12)上にソースお
よびドレイン電極とゲート電極をリストオフ法により形
成している。すなわち、ソース電極(13)とドレイン電極
(14)を活性層(12)にオーミック接触して設けると共に、
ソース電極13とドレイン電極(14)との間にゲート電極(1
5)(16)を活性層(12)にショットキ接触して設けている。
ところで、ＧａＡｓ基体(1)とオーミック接触をとる方
法としては、基体(1)表面にオーミック接触形成金属を
被着した後、適当な合金化熱処理工程により前記金属と
基体との間に、合金化反応を進行させ、オーミック接触
をとる方法が一般的である。現在用いられているオーミ
ック接触形成金属のうち、最もよく使用されているのは
Ａｕ（金）を主成分とする合金、例えばＡｕＧｅ（金・
ゲルマニウム）合金である。また、特開昭５９−２８３
７６号公報に示すように、オーミック電極の接触抵抗を
減らすためにＡｕＧｅＧａ合金を用いた半導体装置があ
る。
法としては、基体(1)表面にオーミック接触形成金属を
被着した後、適当な合金化熱処理工程により前記金属と
基体との間に、合金化反応を進行させ、オーミック接触
をとる方法が一般的である。現在用いられているオーミ
ック接触形成金属のうち、最もよく使用されているのは
Ａｕ（金）を主成分とする合金、例えばＡｕＧｅ（金・
ゲルマニウム）合金である。また、特開昭５９−２８３
７６号公報に示すように、オーミック電極の接触抵抗を
減らすためにＡｕＧｅＧａ合金を用いた半導体装置があ
る。
第６図は従来のソース電極(13)およびドレイン電極(14)
を模式的断面図をもって示すものである。ＧａＡｓ基体
(1)の表面に形成された電極には、外部引出しリード等
の金属体と電気的に接続するためにＡｕ線よりなるリー
ド線(17)がボンディングされる。したがって、その電極
表面にはボンディング性向上のためにＡｕ層(20)が設け
られている。また、ＡｕＧｅ層(21)と電極表面のＡｕ層
(20)との間にＡｕ層(20)の密着性を良好にするためにＴ
ｉ（チタン）層(22)Ｎｉ（ニッケル）層(23)を介在させ
ている。また第７図の様にＡｕＧｅ層(21)、Ｎｉ層(23)
で合金化し、その上にボンディングパツドとしての第２
電極としてＴｉ層(22)、Ａｕ層(20)を形成する場合もあ
る。
を模式的断面図をもって示すものである。ＧａＡｓ基体
(1)の表面に形成された電極には、外部引出しリード等
の金属体と電気的に接続するためにＡｕ線よりなるリー
ド線(17)がボンディングされる。したがって、その電極
表面にはボンディング性向上のためにＡｕ層(20)が設け
られている。また、ＡｕＧｅ層(21)と電極表面のＡｕ層
(20)との間にＡｕ層(20)の密着性を良好にするためにＴ
ｉ（チタン）層(22)Ｎｉ（ニッケル）層(23)を介在させ
ている。また第７図の様にＡｕＧｅ層(21)、Ｎｉ層(23)
で合金化し、その上にボンディングパツドとしての第２
電極としてＴｉ層(22)、Ａｕ層(20)を形成する場合もあ
る。
(ハ)発明が解決しようとする問題点 しかしながら、第６図で示した電極構造では、基体(1)
とＡｕＧｅ層(21)との合金層の破壊強度が小さいためボ
ンディングの際、電極部分の基体(1)のクラックによる
電極ハガレや熱処理後の表面Ａｕ層(20)の変質に伴なう
ボンディング付着性の劣化があった。また第７図の構造
でも第１電極のＮｉ層(23)と第２電極のＴｉ層(22)の接
着強度が小さいため、ボンディングの際第２電極がはが
れる問題があった。
とＡｕＧｅ層(21)との合金層の破壊強度が小さいためボ
ンディングの際、電極部分の基体(1)のクラックによる
電極ハガレや熱処理後の表面Ａｕ層(20)の変質に伴なう
ボンディング付着性の劣化があった。また第７図の構造
でも第１電極のＮｉ層(23)と第２電極のＴｉ層(22)の接
着強度が小さいため、ボンディングの際第２電極がはが
れる問題があった。
(ニ)問題点を解決するための手段 本発明は上述した問題点を解消するためになされたもの
にして、ガリウムヒ素半導体基体と、この半導体基体の
所定領域に接触させた電極とを具備する半導体装置にお
いて、前記電極上に、チタンに金を積層した第２電極層
を配設すると共に、この第２電極層を半導体基体まで延
在して半導体基体と接続させ、半導体基体上に位置する
第２電極層上にリード線をボンディングしたことを特徴
とする。
にして、ガリウムヒ素半導体基体と、この半導体基体の
所定領域に接触させた電極とを具備する半導体装置にお
いて、前記電極上に、チタンに金を積層した第２電極層
を配設すると共に、この第２電極層を半導体基体まで延
在して半導体基体と接続させ、半導体基体上に位置する
第２電極層上にリード線をボンディングしたことを特徴
とする。
(ホ)作用 本発明によれば、ＧａＡｓ基体上に密着性の良好なチタ
ンが接続し、その位置でリード線をボンディングするの
で、電極がボンディング作業の際にはがれるおそれがは
ない。
ンが接続し、その位置でリード線をボンディングするの
で、電極がボンディング作業の際にはがれるおそれがは
ない。
(ヘ)実施例 以下本発明の一実施例を第１図ないし第３図に従い説明
する。第１図は本発明によるＧａＡｓ−ＭＥＳＦＥＴの
上面図、第２図は第１図のII−II線断面図、第３図は本
発明の電極構造を説明するための模式的断面図である。
する。第１図は本発明によるＧａＡｓ−ＭＥＳＦＥＴの
上面図、第２図は第１図のII−II線断面図、第３図は本
発明の電極構造を説明するための模式的断面図である。
本実施例のＧａＡｓ−ＭＥＳＦＥＴは、第１図および第
２図に示すように、ソース電極(13)とドレイン電極(14)
との間に、第１ゲート電極(15)および第２ゲート電極(1
6)からなる２本のゲート電極を設けたいわゆるデュアル
ゲート構造となっている。第１図において、各電極のボ
ンディング領域は鎖線で示している。
２図に示すように、ソース電極(13)とドレイン電極(14)
との間に、第１ゲート電極(15)および第２ゲート電極(1
6)からなる２本のゲート電極を設けたいわゆるデュアル
ゲート構造となっている。第１図において、各電極のボ
ンディング領域は鎖線で示している。
ＧａＡｓ−ＭＥＳＦＥＴは、第２図に示すように、Ｃｒ
ドープまたはアンドープによって半絶縁体となった基板
(11)上に、イオン注入および活性化アニールによって形
成したｎ型（ドナー濃度約１０17cm-3）活性層(12)上に
各電極を配している。
ドープまたはアンドープによって半絶縁体となった基板
(11)上に、イオン注入および活性化アニールによって形
成したｎ型（ドナー濃度約１０17cm-3）活性層(12)上に
各電極を配している。
なお基板(11)、ｎ型活性層(12)を含めてＧａＡｓ基体
(1)という。
(1)という。
ｎ型活性層(12)表面の中央には１μｍ〜1.5μｍの幅の
２本のゲート電極がショットキ接触して配置される。２
本のゲート電極は、それぞれ、第１ゲート電極(15)およ
び第２ゲート電極(16)を構成する。また、２本のゲート
電極をはさんで、ソース電極(13)とドレイン電極(14)が
オーミック接触して配置される。ここで、ＧａＡｓ基体
(1)とオーミック接触するソース電極(13)およびドレイ
ン電極(14)は第３図に示すように最下層に厚さ１１００
ÅのＡｕ−Ｇｅ層(21)、中間層に厚さ４００ÅのＮｉ層
(23)厚さ１０００ÅのＴｉ層(23)と最上層の厚さ３００
０ÅのＡｕ層(20)を蒸着によって積層して構成されてい
る。
２本のゲート電極がショットキ接触して配置される。２
本のゲート電極は、それぞれ、第１ゲート電極(15)およ
び第２ゲート電極(16)を構成する。また、２本のゲート
電極をはさんで、ソース電極(13)とドレイン電極(14)が
オーミック接触して配置される。ここで、ＧａＡｓ基体
(1)とオーミック接触するソース電極(13)およびドレイ
ン電極(14)は第３図に示すように最下層に厚さ１１００
ÅのＡｕ−Ｇｅ層(21)、中間層に厚さ４００ÅのＮｉ層
(23)厚さ１０００ÅのＴｉ層(23)と最上層の厚さ３００
０ÅのＡｕ層(20)を蒸着によって積層して構成されてい
る。
そして、本発明はこのように構成したソース電極(13)お
よびドレイン電極(14)上に、厚さ１０００ÅのＴｉ層(3
0)と厚さ３０００ÅのＡｕ層(31)を積層した第２電極層
(3)を配設し、そして、第２電極層(3)をＧａＡｓ基体
(1)まで延在させ、ＧａＡｓ基体(1)と密着性の高いＴｉ
(30)を接触させる。
よびドレイン電極(14)上に、厚さ１０００ÅのＴｉ層(3
0)と厚さ３０００ÅのＡｕ層(31)を積層した第２電極層
(3)を配設し、そして、第２電極層(3)をＧａＡｓ基体
(1)まで延在させ、ＧａＡｓ基体(1)と密着性の高いＴｉ
(30)を接触させる。
また、第１および第２ゲート電極(15)(16)は最下層に厚
さ１５００ÅのＴｉ層と中間層に厚さ５００ÅのＰｔ層
と最上層に厚さ３０００ÅのＡｕ層を蒸着によって積層
して構成される。本実施例では、第１および第２ゲート
電極(15)(16)上にも前述したように第２電極層(3)が配
設されている。
さ１５００ÅのＴｉ層と中間層に厚さ５００ÅのＰｔ層
と最上層に厚さ３０００ÅのＡｕ層を蒸着によって積層
して構成される。本実施例では、第１および第２ゲート
電極(15)(16)上にも前述したように第２電極層(3)が配
設されている。
そして、ゲート形成前に合金化熱処理を行うことによっ
て、ソース電極(13)およびドレイン電極(14)はＧａＡｓ
基体(1)にオーミック接触すると共に、第１および第２
ゲート電極(15)(16)はＧａＡｓ基体(1)にショットキ接
触する。また、第２電極層(3)もＧａＡｓ基体(1)にショ
ットキ接触するが、第２電極層(3)がショットキ接触す
るＧａＡｓ基体(1)の箇所は半絶縁体で構成しているの
で、ＧａＡｓ−ＭＥＳＦＥＴの動作に対しては影響を及
ぼさないようになっている。さらには、第２電極層
（３）が活性層（１２）に接触したとしても、Ｔｉ（３
０）がアノードとなるショットキーダイオードが逆方向
に接続され、内部に空乏層を形成するだけであるので、
電流が流れるソース電極〜ゲート電極〜ドレイン電極の
動作領域には何の影響も与えない。
て、ソース電極(13)およびドレイン電極(14)はＧａＡｓ
基体(1)にオーミック接触すると共に、第１および第２
ゲート電極(15)(16)はＧａＡｓ基体(1)にショットキ接
触する。また、第２電極層(3)もＧａＡｓ基体(1)にショ
ットキ接触するが、第２電極層(3)がショットキ接触す
るＧａＡｓ基体(1)の箇所は半絶縁体で構成しているの
で、ＧａＡｓ−ＭＥＳＦＥＴの動作に対しては影響を及
ぼさないようになっている。さらには、第２電極層
（３）が活性層（１２）に接触したとしても、Ｔｉ（３
０）がアノードとなるショットキーダイオードが逆方向
に接続され、内部に空乏層を形成するだけであるので、
電流が流れるソース電極〜ゲート電極〜ドレイン電極の
動作領域には何の影響も与えない。
尚、電極形成領域以外の活性層(12)表面および半絶縁体
基体(11)上には絶縁膜が設けられていると共に、第２電
極層(3)のボンディング領域以外のＧａＡｓ−ＭＥＳＦ
ＥＴ表面はパッシベーション膜が設けられている。
基体(11)上には絶縁膜が設けられていると共に、第２電
極層(3)のボンディング領域以外のＧａＡｓ−ＭＥＳＦ
ＥＴ表面はパッシベーション膜が設けられている。
而して、リード線(17)の各電極に対するボンディング
は、ＧａＡｓ基板(1)上に位置する第２電極層(3)上に行
われ、リード線(17)が第２電極層(3)上に接続され、電
極の取り出しが行なわれる。すなわち、接着強度の大き
い、第２電極層(3)上でボンディングするので、第２電
極層(3)がはがれるおそれはない。また、たとえ、第２
電極層(3)とＧａＡｓ基体(1)との間に、ボンディングの
際剥離が生じたとしても、各電極と第２電極層(3)は密
着しているので、断線なども生じない。
は、ＧａＡｓ基板(1)上に位置する第２電極層(3)上に行
われ、リード線(17)が第２電極層(3)上に接続され、電
極の取り出しが行なわれる。すなわち、接着強度の大き
い、第２電極層(3)上でボンディングするので、第２電
極層(3)がはがれるおそれはない。また、たとえ、第２
電極層(3)とＧａＡｓ基体(1)との間に、ボンディングの
際剥離が生じたとしても、各電極と第２電極層(3)は密
着しているので、断線なども生じない。
尚、本実施例では、ソース電極(13)およびドレイン電極
(14)をＡｕ−Ｇｅ層(21)、Ｎｉ層(23)、Ｔｉ層(22)Ａｕ
層(20)で構成しているが、Ａｕ−Ｇｅ層(21)などのオー
ミツク接触形成金属を単層で構成し、その上に第２電極
層(3)を配設して構成することもできる。また第１およ
び第２ゲート電極(15)(16)もＴｉ層などのショットキ接
触形成金属を単層で構成し、その上に第２電極層(3)を
配設して構成することもできる。
(14)をＡｕ−Ｇｅ層(21)、Ｎｉ層(23)、Ｔｉ層(22)Ａｕ
層(20)で構成しているが、Ａｕ−Ｇｅ層(21)などのオー
ミツク接触形成金属を単層で構成し、その上に第２電極
層(3)を配設して構成することもできる。また第１およ
び第２ゲート電極(15)(16)もＴｉ層などのショットキ接
触形成金属を単層で構成し、その上に第２電極層(3)を
配設して構成することもできる。
(ト)発明の効果 以上説明したように、本発明によれば、ボンディング作
業の際に、電極が剥離することもなくなり、信頼性の高
い半導体装置を提供することができる。
業の際に、電極が剥離することもなくなり、信頼性の高
い半導体装置を提供することができる。
第１図ないし第３図は本発明の一実施例を示し、第１図
は本発明によるＧａＡｓ−ＭＥＳＦＥＴの上面図、第２
図は第１図のII−II線断面図、第３図は電極構造を示す
模式断面図である。第４図ないし第７図は従来例を示
し、第４図はＧａＡｓ−ＭＥＳＦＥＴの上面図、第５図
は第４図のV−V線断面図、第６図および第７図は電極構
造を示す模式断面図である。 (1)…ＧａＡｓ基体、(11)…基体、(12)…活性層、(13)
…ソース電極、(14)…ドレイン電極、(15)(16)…ゲート
電極、(3)…第２電極層。
は本発明によるＧａＡｓ−ＭＥＳＦＥＴの上面図、第２
図は第１図のII−II線断面図、第３図は電極構造を示す
模式断面図である。第４図ないし第７図は従来例を示
し、第４図はＧａＡｓ−ＭＥＳＦＥＴの上面図、第５図
は第４図のV−V線断面図、第６図および第７図は電極構
造を示す模式断面図である。 (1)…ＧａＡｓ基体、(11)…基体、(12)…活性層、(13)
…ソース電極、(14)…ドレイン電極、(15)(16)…ゲート
電極、(3)…第２電極層。
Claims (1)
- 【請求項１】ガリウムヒ素半導体基体と、この半導体基
体の所定領域に接触させた電極とを具備する半導体装置
において、前記電極上に、チタンに金を積層した第２電
極層を配設すると共に、この第２電極層を半導体基体ま
で延在して半導体基体と接続させ、半導体基体上に位置
する第２電極層上にリード線をボンディングしたことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59162552A JPH065688B2 (ja) | 1984-08-01 | 1984-08-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59162552A JPH065688B2 (ja) | 1984-08-01 | 1984-08-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6142147A JPS6142147A (ja) | 1986-02-28 |
| JPH065688B2 true JPH065688B2 (ja) | 1994-01-19 |
Family
ID=15756758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59162552A Expired - Lifetime JPH065688B2 (ja) | 1984-08-01 | 1984-08-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065688B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63106902U (ja) * | 1986-12-29 | 1988-07-11 | ||
| DE3719354A1 (de) * | 1987-06-10 | 1988-12-22 | Heilmeier & Weinlein | Eingeschraubtes ventilgehaeuse |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56142678A (en) * | 1980-04-07 | 1981-11-07 | Nec Corp | Field effect transistor |
-
1984
- 1984-08-01 JP JP59162552A patent/JPH065688B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6142147A (ja) | 1986-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003243323A (ja) | 半導体素子およびその製造方法 | |
| JP2011142265A (ja) | 半導体装置およびそれを備えた電子回路 | |
| US4695869A (en) | GAAS semiconductor device | |
| US11081573B2 (en) | Semiconductor element | |
| JPS5879773A (ja) | 電界効果トランジスタ | |
| JPS6142147A (ja) | 半導体装置 | |
| CN100578809C (zh) | SiC器件的可焊接顶层金属 | |
| JP2950285B2 (ja) | 半導体素子及びその電極の形成方法 | |
| JPS63177553A (ja) | 半導体装置 | |
| US4953003A (en) | Power semiconductor device | |
| JPS63234562A (ja) | 半導体装置の電極 | |
| JPS61220462A (ja) | 化合物半導体装置 | |
| JPH05335348A (ja) | 半導体装置 | |
| JPS60120560A (ja) | 半導体装置 | |
| JPS60161675A (ja) | 電界効果トランジスタの製造方法 | |
| JP2719678B2 (ja) | オーミック電極及びその形成方法 | |
| JPH0439228B2 (ja) | ||
| JPS60113954A (ja) | 半導体基板とヒ−トシンクとの固着方法 | |
| JPH0845966A (ja) | 砒化ガリウム半導体装置 | |
| JP2599433B2 (ja) | オーミック電極の形成方法 | |
| JPH0361339B2 (ja) | ||
| JPH0618216B2 (ja) | ＧａＡｓ電界効果トランジスタの製法 | |
| JPS56142678A (en) | Field effect transistor | |
| JPH0364914A (ja) | 半導体装置の電極構造 | |
| JPH03253084A (ja) | ガンダイオード |