JPH0657004B2 - デ−タ通信制御方式 - Google Patents
デ−タ通信制御方式Info
- Publication number
- JPH0657004B2 JPH0657004B2 JP25481185A JP25481185A JPH0657004B2 JP H0657004 B2 JPH0657004 B2 JP H0657004B2 JP 25481185 A JP25481185 A JP 25481185A JP 25481185 A JP25481185 A JP 25481185A JP H0657004 B2 JPH0657004 B2 JP H0657004B2
- Authority
- JP
- Japan
- Prior art keywords
- host
- memory
- data
- communication control
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はデータ通信制御方式に関し、特にワークステー
ション，パソコン，銀行端末等において高スループット
を実現するのに好適なデータ通信制御方式に関する。
ション，パソコン，銀行端末等において高スループット
を実現するのに好適なデータ通信制御方式に関する。
従来、例えば、ローカルエリアネットワーク（ＬＡＮ）
等で使用する通信制御ボードは低コスト化が要求され
る。そのため、ボード上のメモリ容量を小さくしたり、
それを内蔵するステーションとボードのインタフェース
を簡単にする等、少ないハード物量で通信制御機能を実
現する努力が払われている。特にブロードバンドＬＡＮ
の場合には、ＲＦ（高周波）モデムが必要であり、これ
を上記制御ボードに搭載するとボード上で大きな面積を
占める。従って他の回路部分のハード物量の削減が必要
となり、高機能ワークステーションや各種サーバ等から
要求される高スループットを実現するための特別な工夫
が必要となる。
等で使用する通信制御ボードは低コスト化が要求され
る。そのため、ボード上のメモリ容量を小さくしたり、
それを内蔵するステーションとボードのインタフェース
を簡単にする等、少ないハード物量で通信制御機能を実
現する努力が払われている。特にブロードバンドＬＡＮ
の場合には、ＲＦ（高周波）モデムが必要であり、これ
を上記制御ボードに搭載するとボード上で大きな面積を
占める。従って他の回路部分のハード物量の削減が必要
となり、高機能ワークステーションや各種サーバ等から
要求される高スループットを実現するための特別な工夫
が必要となる。
本発明の目的は上述した通信制御ボードのスループット
をオプショナルに高くすることにある。
をオプショナルに高くすることにある。
ブロードバンドＬＡＮでは、高周波信号とディジタル信
号間の変換を行うためのＲＦモデムが必要となるが、Ｒ
Ｆモデムは寸法的に大型であり、例えばＩＥ3７９６バ
スボードの１／３程度は占める。従ってＲＦボードを含
む通信制御機能を一枚のボード上で実現しようとする
と、モデム以外の回路部のハード物量を削減する必要が
あり、スループットを或る程度犠牲にせざるを得ず、こ
の場合に予想されるスループットは、パソコン等には充
分であっても、各種サーバや分散処理装置等、トラヒッ
クが集中するステーションには不充分となってしまう。
本発明は、これらのスループット不足を補うための加速
ボードを用意し、加速ボード上に上位計算機とのインタ
フェースとバッファ容量増設の機能を持たせるようにし
たことを特徴とする。
号間の変換を行うためのＲＦモデムが必要となるが、Ｒ
Ｆモデムは寸法的に大型であり、例えばＩＥ3７９６バ
スボードの１／３程度は占める。従ってＲＦボードを含
む通信制御機能を一枚のボード上で実現しようとする
と、モデム以外の回路部のハード物量を削減する必要が
あり、スループットを或る程度犠牲にせざるを得ず、こ
の場合に予想されるスループットは、パソコン等には充
分であっても、各種サーバや分散処理装置等、トラヒッ
クが集中するステーションには不充分となってしまう。
本発明は、これらのスループット不足を補うための加速
ボードを用意し、加速ボード上に上位計算機とのインタ
フェースとバッファ容量増設の機能を持たせるようにし
たことを特徴とする。
以下、本発明の一実施例を図面を参照して説明する。
第１図はブロードバンドＬＡＮ（ローカルエリアネット
ワーク）の構成例を示す。周波数変換器１から階層型に
同軸ケーブル２が設置される。３は信号を分岐するため
の分岐器であり、下り信号（周波数変換器から各ステー
ションに向う信号）は分岐し、上り信号（各ステーショ
ンから周波数変換器に向う信号）のみ直信方向に流す方
向性結合機能を備えている。分岐器から出されたケーブ
ルにＬＡＮ用制御ボード６ａ，６ｂが接続され、それぞ
れステーション５ａ，５ｂに内蔵される。各ステーショ
ンは２Ｍｂｐｓ（ｂｉｔ／秒）でＣＳＭＡ／ＣＤ（Carr
ier Sense Multiple Access with Collision Detectio
n：ＩＳＯ ＤＩＳ ８８０２／３参照）方式のＬＡＮ
で接続されている。データは上り信号周波数に変調さ
れ、周波数変換器１に送信される。ここで、下り信号周
波数に変換され、全ステーションにデータが送出され
る。
ワーク）の構成例を示す。周波数変換器１から階層型に
同軸ケーブル２が設置される。３は信号を分岐するため
の分岐器であり、下り信号（周波数変換器から各ステー
ションに向う信号）は分岐し、上り信号（各ステーショ
ンから周波数変換器に向う信号）のみ直信方向に流す方
向性結合機能を備えている。分岐器から出されたケーブ
ルにＬＡＮ用制御ボード６ａ，６ｂが接続され、それぞ
れステーション５ａ，５ｂに内蔵される。各ステーショ
ンは２Ｍｂｐｓ（ｂｉｔ／秒）でＣＳＭＡ／ＣＤ（Carr
ier Sense Multiple Access with Collision Detectio
n：ＩＳＯ ＤＩＳ ８８０２／３参照）方式のＬＡＮ
で接続されている。データは上り信号周波数に変調さ
れ、周波数変換器１に送信される。ここで、下り信号周
波数に変換され、全ステーションにデータが送出され
る。
第２図は、ステーション５に内蔵されるＬＡＮ用制御ボ
ード６のハードウエアブロック構成図である。ＲＦモデ
ム１５は、２Ｍｂｐｓのディジタル信号と６ＭＨＺ帯域
のアナログ信号間の変換を行う。例えば第３図の高速デ
ータ部に示す６ＨＭｚ帯域（上り信号：２１〜２７ＭＨ
Ｚ，下り信号：２４０〜２４６ＭＨＺ）を使用する。
ード６のハードウエアブロック構成図である。ＲＦモデ
ム１５は、２Ｍｂｐｓのディジタル信号と６ＭＨＺ帯域
のアナログ信号間の変換を行う。例えば第３図の高速デ
ータ部に示す６ＨＭｚ帯域（上り信号：２１〜２７ＭＨ
Ｚ，下り信号：２４０〜２４６ＭＨＺ）を使用する。
ＬＡＮコントローラ１４は、よく知られたＣＡＭＡ／Ｄ
Ｃのプロトコル処理を行う装置であり、ローカルバス１
３は上記ハードウエアを接続するバスである。
Ｃのプロトコル処理を行う装置であり、ローカルバス１
３は上記ハードウエアを接続するバスである。
以下、データ送受信時のデータの流れについて説明す
る。
る。
送信時： 送信したいデータは、ホストメモリ８から、ホストイン
タフェース制御部１１を介して、ボード６内のローカル
メモリ１２に転送される。ＬＡＮコントローラ１４は、
ＣＳＭＡ／ＣＤによりＬＭ内のデータを送信し、送信結
果をホストプロセッサ７に通知する。ローカルプロセッ
サ１０はこれらボード内でのデータ処理を実行する処理
装置である。
タフェース制御部１１を介して、ボード６内のローカル
メモリ１２に転送される。ＬＡＮコントローラ１４は、
ＣＳＭＡ／ＣＤによりＬＭ内のデータを送信し、送信結
果をホストプロセッサ７に通知する。ローカルプロセッ
サ１０はこれらボード内でのデータ処理を実行する処理
装置である。
受信時： ＬＡＮコントローラ１４は、伝送路に流れているフレー
ム２１の中から自分宛（自ステーションアドレスとフレ
ーム２１の目的アドレス２２が等しい）フレームを選択
し、ローカルメモリ１２に取り込み、受信データに必要
なプロトコル処理を行なった後、ホストインタフェース
制御部１１を介して、ホストメモリ８に転送する。尚、
ソースアドレス（ＳＡ）フィールドには、フレームの送
信元ステーションアドレスがセットされる。
ム２１の中から自分宛（自ステーションアドレスとフレ
ーム２１の目的アドレス２２が等しい）フレームを選択
し、ローカルメモリ１２に取り込み、受信データに必要
なプロトコル処理を行なった後、ホストインタフェース
制御部１１を介して、ホストメモリ８に転送する。尚、
ソースアドレス（ＳＡ）フィールドには、フレームの送
信元ステーションアドレスがセットされる。
さて、上記データ送受信時に行う、ホストメモリ８とロ
ーカルメモリ１２間のデータ転送をどの様に行うかが、
ＬＡＮ制御ボードとホストとのインタフェースの主要な
課題である。
ーカルメモリ１２間のデータ転送をどの様に行うかが、
ＬＡＮ制御ボードとホストとのインタフェースの主要な
課題である。
ホストインタフェースは次の３つの方式に大別される。
（１）共有メモリ方式：ＬＡＮ制御ボード内にホストプ
ロセッサ７とローカルプロセッサ１０の両者からアクセ
スできるメモリを用意する方式であり、ホストメモリ８
とローカルメモリ１２間のデータ転送は、ホストプロセ
ッサ７が制御する。
ロセッサ７とローカルプロセッサ１０の両者からアクセ
スできるメモリを用意する方式であり、ホストメモリ８
とローカルメモリ１２間のデータ転送は、ホストプロセ
ッサ７が制御する。
（２）ホストメモリ共有方式：ホストメモリ８をホスト
プロセッサ７とローカルプロセッサ１０の両者からアク
セスする方式であり、ホストメモリ８とローカルメモリ
１２間のデータ転送は、ローカルプロセッサ１０が制御
する。
プロセッサ７とローカルプロセッサ１０の両者からアク
セスする方式であり、ホストメモリ８とローカルメモリ
１２間のデータ転送は、ローカルプロセッサ１０が制御
する。
（３）Ｉ／Ｏポート方式：ホスト側とＬＡＮ制御ボード
がＩ／Ｏポートを介してインタフェースを持つ方式であ
り、ホストメモリ８とローカルメモリ１２間のデータ転
送は、ホストプロセッサ７がＩ／Ｏポートにライト（リ
ード）した情報を、それに同期してローカルプロセッサ
１０がそのＩ／Ｏポートからリード（ライト）すること
により行う。Ｉ／Ｏポートはホストインタフェース１１
内にある。本方式の特徴は、第５図に示す様に、ホスト
メモリとローカルメモリ間のデータ転送が２つのフェー
ズ、すなわち、ホストメモリ８とＩ／Ｏポート間の転送
２４、及び、Ｉ／Ｏポートとローカルメモリ１２間の転
送２５に分かれて行なわれる点にある。この場合、それ
ぞれの転送制御はホストプロセッサ７とローカルプロセ
ッサ１０が行うため、他の２つの方式（１），（２）に
比較してスループットは悪くなる。しかしながら、この
方式は（１），（２）の方式に比べてハード物量を小さ
くできる利点がある。
がＩ／Ｏポートを介してインタフェースを持つ方式であ
り、ホストメモリ８とローカルメモリ１２間のデータ転
送は、ホストプロセッサ７がＩ／Ｏポートにライト（リ
ード）した情報を、それに同期してローカルプロセッサ
１０がそのＩ／Ｏポートからリード（ライト）すること
により行う。Ｉ／Ｏポートはホストインタフェース１１
内にある。本方式の特徴は、第５図に示す様に、ホスト
メモリとローカルメモリ間のデータ転送が２つのフェー
ズ、すなわち、ホストメモリ８とＩ／Ｏポート間の転送
２４、及び、Ｉ／Ｏポートとローカルメモリ１２間の転
送２５に分かれて行なわれる点にある。この場合、それ
ぞれの転送制御はホストプロセッサ７とローカルプロセ
ッサ１０が行うため、他の２つの方式（１），（２）に
比較してスループットは悪くなる。しかしながら、この
方式は（１），（２）の方式に比べてハード物量を小さ
くできる利点がある。
さて、ＲＦモデム１５を含むＬＡＮ制御ボード６を１枚
のボードで実現することを条件とすれば、ＲＦモデムが
ボードの１／３〜２／５程度の面積を占めるため、他の
ハードウエア部分を小さくできる上記Ｉ／Ｏポート方式
を採用し、データのバッファ領域を小さくすることによ
り、全体としてローカルメモリ１２の容量を小さくする
方式が有利となる。１方、スループットの面からみる
と、試算によれば上記各方式は、（１）：（２）：
（３）＝１：０．８：０５の関係にあり、方式（３）が
最も劣っている。
のボードで実現することを条件とすれば、ＲＦモデムが
ボードの１／３〜２／５程度の面積を占めるため、他の
ハードウエア部分を小さくできる上記Ｉ／Ｏポート方式
を採用し、データのバッファ領域を小さくすることによ
り、全体としてローカルメモリ１２の容量を小さくする
方式が有利となる。１方、スループットの面からみる
と、試算によれば上記各方式は、（１）：（２）：
（３）＝１：０．８：０５の関係にあり、方式（３）が
最も劣っている。
本発明は、上述したＩ／Ｏポート方式を採用し、スルー
プットの低下を補うためにＬＡＮ制御ボード６に加速ボ
ード１７を接続する。
プットの低下を補うためにＬＡＮ制御ボード６に加速ボ
ード１７を接続する。
具体的には両者のローカルバス１３と１６を接続する。
ペリフェラルインタフェース２０は両ボード間のインタ
フェースを制御する。加速ボードにあるメモリは、ホス
トプロセッサ７とローカルプロセッサ１０から共通にア
クセスできる様にする。すなわち、加速ボードは、上記
（２）のホストインタフェースを持つ。なお、２ボート
制御部１８はプロセッサ間のメモリアクセス競合をコン
トロールする。
ペリフェラルインタフェース２０は両ボード間のインタ
フェースを制御する。加速ボードにあるメモリは、ホス
トプロセッサ７とローカルプロセッサ１０から共通にア
クセスできる様にする。すなわち、加速ボードは、上記
（２）のホストインタフェースを持つ。なお、２ボート
制御部１８はプロセッサ間のメモリアクセス競合をコン
トロールする。
加速ボードを用いることにより、データの流れは、第５
図から第６図で示したように変換する。すなわち、伝送
路２から受信したフレーム２１は、直接共有メモリ１９
に転送され２８（ＬＡＮコントローラ１４が制御す
る）、そこから、ホストメモリ８への転送はホストプロ
セッサ７が制御する。
図から第６図で示したように変換する。すなわち、伝送
路２から受信したフレーム２１は、直接共有メモリ１９
に転送され２８（ＬＡＮコントローラ１４が制御す
る）、そこから、ホストメモリ８への転送はホストプロ
セッサ７が制御する。
以上説明したように加速ボードを付加すること、ＬＡＮ
制御ボード内の送受信バッファ容量が増加でき、且つ、
ホストとは共有メモリ方式のインタフェースを持つこと
になるため、ＬＡＮ制御ボードとして最も高いスループ
ットが得られ方式となる。
制御ボード内の送受信バッファ容量が増加でき、且つ、
ホストとは共有メモリ方式のインタフェースを持つこと
になるため、ＬＡＮ制御ボードとして最も高いスループ
ットが得られ方式となる。
なお、本実施例では、加速ボードとホストのインタフェ
ースは、第（１）案のローカルメモリ共有方式について
説明したが、第（２）案のホストメモリ共有方式にして
もよい。
ースは、第（１）案のローカルメモリ共有方式について
説明したが、第（２）案のホストメモリ共有方式にして
もよい。
尚、本発明はブロードバンドＬＡＮの他にベースバンド
ＬＡＮや一般のデータ通信の分野にも適用できること明
らかである。
ＬＡＮや一般のデータ通信の分野にも適用できること明
らかである。
本発明によれば、スループットが十分でないＬＡＮ制御
ボードに対して加速ボードを付加することにより、スル
ープットを向上させるようにしているため、高スループ
ットを要求しないパソコン等のステーションに対しては
低コストでＬＡＮ制御ボードを提供でき、高スループッ
トを要求する各種サーバ等に対しては、加速ボードを付
加することにより、高スループットのＬＡＮ制御ボード
を提供できる利点がある。
ボードに対して加速ボードを付加することにより、スル
ープットを向上させるようにしているため、高スループ
ットを要求しないパソコン等のステーションに対しては
低コストでＬＡＮ制御ボードを提供でき、高スループッ
トを要求する各種サーバ等に対しては、加速ボードを付
加することにより、高スループットのＬＡＮ制御ボード
を提供できる利点がある。
第１図はシステム構成の１例を示す図、第２図はＬＡＮ
制御ボードのハードウエアブロック図、第３図は周波数
配置の１例を示す図、第４図は伝送路を流れるフレーム
形式を説明するための図、第５図はＬＡＮ制御ボードと
ホストとのインタフェースの概略図、第６図は加速ボー
ドを付加した時のホストインタフェースの概略図であ
る。 １…周波数変換器、２…同軸ケーブル、３…分岐器、４
…ホスト、５ａ，５ｂ…ステーション、６ａ，６ｂ…Ｌ
ＡＮ制御ボード、７…ホストプロセッサ（ＨＰ）、８…
ホストメモリ（ＨＭ）、９…システムバス、１０…ロー
カルプロセッサ（ＬＰ）、１１…ホストインタフェース
制御部（ＨＩ）、１２…ローカルメモリ（ＬＭ）、１３
…ローカルバス、１４…ＬＡＮコントローラ（ＬＡＮ
Ｃ）、１５…ＲＦモデム、１６…ローカルバス、１７…
加速ボード、１８…２ポート制御部、１９…共有メモ
リ、２０…ペリフェラルインタフェース、２１…フレー
ム、２２…目的アドレスフィールド（ＤＡ）、２３…ソ
ースアドレスフィールド（ＳＡ）、２４…ＨＭ−ＨＩ間
データ転送、２５…ＨＩ−ＬＭ間データ転送、２６…Ｌ
Ｍ−伝送路間データ転送、２７…ＨＭ−共有メモリ間デ
ータ転送、２８…共有メモリ−伝送路間データ転送。
制御ボードのハードウエアブロック図、第３図は周波数
配置の１例を示す図、第４図は伝送路を流れるフレーム
形式を説明するための図、第５図はＬＡＮ制御ボードと
ホストとのインタフェースの概略図、第６図は加速ボー
ドを付加した時のホストインタフェースの概略図であ
る。 １…周波数変換器、２…同軸ケーブル、３…分岐器、４
…ホスト、５ａ，５ｂ…ステーション、６ａ，６ｂ…Ｌ
ＡＮ制御ボード、７…ホストプロセッサ（ＨＰ）、８…
ホストメモリ（ＨＭ）、９…システムバス、１０…ロー
カルプロセッサ（ＬＰ）、１１…ホストインタフェース
制御部（ＨＩ）、１２…ローカルメモリ（ＬＭ）、１３
…ローカルバス、１４…ＬＡＮコントローラ（ＬＡＮ
Ｃ）、１５…ＲＦモデム、１６…ローカルバス、１７…
加速ボード、１８…２ポート制御部、１９…共有メモ
リ、２０…ペリフェラルインタフェース、２１…フレー
ム、２２…目的アドレスフィールド（ＤＡ）、２３…ソ
ースアドレスフィールド（ＳＡ）、２４…ＨＭ−ＨＩ間
データ転送、２５…ＨＩ−ＬＭ間データ転送、２６…Ｌ
Ｍ−伝送路間データ転送、２７…ＨＭ−共有メモリ間デ
ータ転送、２８…共有メモリ−伝送路間データ転送。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平田 哲彦 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 西沢 隆彦 埼玉県大宮市蓮沼1406番地 八木アンテナ 株式会社大宮工場内 (56)参考文献 特開 昭61−236242（ＪＰ，Ａ) 特開 昭62−89149（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ホストプロセッサ（７）とホストメモリ
（８）とをシステムバス（９）で接続し、上記システム
バスと伝送路（２）との間に通信制御装置を接続し、該
通信制御装置によって上記ホストプロセッサと伝送路と
の間のデータ送受信が制御されるようにしたデータ通信
制御方式において、上記データ通信制御装置が、 回線インターフェイス（１５）を介して上記伝送路に接
続されたプロトコル制御装置（１４）と、 上記システムバスに接続されたホストインターフェイス
装置（１１）と、 ローカルバス（１３）を介して上記プロトコル制御装置
と上記ホストインターフェイス装置に接続されたローカ
ルプロセッサ（１０）と、 ２ポートの共有メモリ（１９）と、 上記ローカルバスと上記ホストメモリとの間に接続さ
れ、上記共有メモリへのアクセスを制御する２ポート制
御装置（１８）と、 を備え、 上記ホストメモリ（８）と上記共有メモリ（１９）との
間の送受信データの転送が上記ホストプロセッサ（７）
によって行われ、上記共有メモリと上記伝送路（２）と
の間の送受信データの転送が上記プロトコル制御装置
（１４）によって行われるようにしたことを特徴とする
データ通信制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25481185A JPH0657004B2 (ja) | 1985-11-15 | 1985-11-15 | デ−タ通信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25481185A JPH0657004B2 (ja) | 1985-11-15 | 1985-11-15 | デ−タ通信制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62115945A JPS62115945A (ja) | 1987-05-27 |
| JPH0657004B2 true JPH0657004B2 (ja) | 1994-07-27 |
Family
ID=17270211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25481185A Expired - Fee Related JPH0657004B2 (ja) | 1985-11-15 | 1985-11-15 | デ−タ通信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0657004B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101166098A (zh) * | 2006-10-20 | 2008-04-23 | 华为技术有限公司 | 双宽先进夹层卡、先进夹层卡混合配置的通信系统和单元 |
-
1985
- 1985-11-15 JP JP25481185A patent/JPH0657004B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62115945A (ja) | 1987-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6779069B1 (en) | Computer system with source-synchronous digital link | |
| EP0555869B1 (en) | High rate/low rate bidirectional data transmission apparatus | |
| CA2194922C (en) | A wireless adapter architecture for mobile computing | |
| US20070147425A1 (en) | Wireless modem | |
| CA2270094C (en) | Parallel backplane physical layer interface with scalable data bandwidth | |
| EP0903029B1 (en) | Data structure to support multiple transmit packets for high performance | |
| WO1993021574A1 (en) | Multimedia display | |
| US5811995A (en) | Circuit for switching between different frequency clock domains that are out of phase | |
| US6480498B1 (en) | High speed network switch bus clock | |
| US8041841B1 (en) | Protocol and interface for source-synchronous digital link | |
| JPH0657004B2 (ja) | デ−タ通信制御方式 | |
| US5703883A (en) | Expandable repeater controller | |
| US20050182865A1 (en) | System including real-time data communication features | |
| US8165620B2 (en) | Radio communication apparatus with a bus dedicated to data transmission | |
| US6192409B1 (en) | X.25 network connection for X.25 protocol communication used in a full electronic switching system | |
| US20200076745A1 (en) | Wireless communication circuit with scheduling circuit in mac layer | |
| CN114448910A (zh) | 5g基站的转发方法、5g基站系统 | |
| KR100367428B1 (ko) | 인터넷 정합장치의 랜 인터페이스 장치_ | |
| JPH01291343A (ja) | メモリ管理装置 | |
| JP2965416B2 (ja) | Ｌａｎボード | |
| AU2025205446A1 (en) | Multi-wigig channel multiplexor | |
| AU2025205370A1 (en) | Sixty gigahertz wireless communication systems | |
| JP2935313B2 (ja) | 衛星通信回線の監視制御方式 | |
| CN116737630A (zh) | 处理器连接芯片、接口硬件芯片、电路板及设备 | |
| JPH08191262A (ja) | 衛星通信用ｔｄｍａ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |