JPH065712A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH065712A JPH065712A JP4161549A JP16154992A JPH065712A JP H065712 A JPH065712 A JP H065712A JP 4161549 A JP4161549 A JP 4161549A JP 16154992 A JP16154992 A JP 16154992A JP H065712 A JPH065712 A JP H065712A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- wirings
- connection hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、高信頼性を有する多層
配線を形成することができる、半導体装置の製造方法に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method capable of forming a multi-layered wiring having high reliability.
【0002】[0002]
【従来の技術】近年、半導体装置の微細化・高集積化に
伴い、配線の信頼性、すなわちエレクトロマイグレーシ
ョンやストレスマイグレーションが問題となっている。
配線材料としては、スパッタリング法を用いて堆積した
純Al、またはSi、Ti、Cu、Ge、Hf、B、P
dなどを含有したAl合金が用いられている。2. Description of the Related Art In recent years, with miniaturization and high integration of semiconductor devices, reliability of wiring, that is, electromigration and stress migration has become a problem.
As the wiring material, pure Al deposited by using a sputtering method, or Si, Ti, Cu, Ge, Hf, B, P
An Al alloy containing d or the like is used.
【0003】半導体装置における多層配線を形成する従
来の方法としては、図3に示すように、半導体基板1上
に形成された第1の絶縁膜2に第1の接続孔3を形成
し、さらに前記第1の接続孔3および第1の絶縁膜2上
に第1の配線4,5をそれぞれ形成した後、これらの上
に第2の絶縁膜6を堆積するとともに平坦化を行う。そ
して、第2の絶縁膜6に第2の接続孔7を形成した後、
前記第2の絶縁膜6上および第2の接続孔7に第2の配
線8,9をそれぞれ形成し、最後にこれらの上に保護膜
10を形成するという方法が用いられていた。As a conventional method of forming a multilayer wiring in a semiconductor device, as shown in FIG. 3, a first connection hole 3 is formed in a first insulating film 2 formed on a semiconductor substrate 1, and After forming the first wirings 4 and 5 on the first connection hole 3 and the first insulating film 2, respectively, a second insulating film 6 is deposited on them and planarized. Then, after forming the second connection hole 7 in the second insulating film 6,
A method has been used in which the second wirings 8 and 9 are formed on the second insulating film 6 and the second connection hole 7, respectively, and finally the protective film 10 is formed thereon.
【0004】しかし、半導体装置の微細化・高集積化に
伴い、接続孔の径に対する接続孔の深さの比(アスペク
ト比)が高くなる。この結果、スパッタリング法により
堆積した配線は、接続孔3,7において段差被覆性(ス
テップカバレジ)が低下するために初期の段階で断線に
至ったり、エレクトロマイグレーションやストレスマイ
グレーションにより断線を引き起こすという信頼性上の
問題があった。However, with the miniaturization and higher integration of semiconductor devices, the ratio of the depth of the connection hole to the diameter of the connection hole (aspect ratio) becomes higher. As a result, the reliability of the wiring deposited by the sputtering method is that the step coverage (step coverage) in the connection holes 3 and 7 deteriorates, which leads to disconnection at an early stage or electromigration or stress migration. There was a problem above.
【0005】上記のような問題を解決する方法として、
図4の(a)に示すように、半導体基板11上に、第2
の接続孔17を有した第2の絶縁膜16を形成し、前記
第2の絶縁膜16上および第2の接続孔17にAl合金
からなる第2の配線18,19をそれぞれ形成した後、
図4の(b)に示すように、レーザービームLを照射し
て第2の配線18,19を加熱することによりAl合金
を第2の接続孔17に流動させて埋め込む方法がある
(例えば、ジャーナル オブ バキューム サイエンス
アンド テクノロジー B8(5)(1990) 第1158頁から第
1160頁(Journalof Vacuum Science and Technology B8
(5)(1990) pp.1158-1160 ))。なお、図4の(a),
(b)において、12は第1の絶縁膜、13は第1の接
続口、14,15はそれぞれ第1の配線である。As a method for solving the above problems,
As shown in FIG. 4A, the second substrate is formed on the semiconductor substrate 11.
Second insulating film 16 having a connection hole 17 is formed, and second wirings 18 and 19 made of an Al alloy are formed on the second insulating film 16 and in the second connection hole 17, respectively,
As shown in FIG. 4B, there is a method of irradiating a laser beam L to heat the second wirings 18 and 19 so that the Al alloy is flowed and embedded in the second connection hole 17 (for example, Journal of Vacuum Science and Technology B8 (5) (1990) p. 1158-p.
Page 1160 (Journal of Vacuum Science and Technology B8
(5) (1990) pp.1158-1160)). In addition, (a) of FIG.
In (b), 12 is a first insulating film, 13 is a first connection port, and 14 and 15 are first wirings, respectively.
【0006】このような方法を用いれば、第2の接続孔
17における第2の配線19のステップカバレジの低下
を防止できるので、エレクトロマイグレーションやスト
レスマイグレーションによる断線不良を防止することが
できる。By using such a method, the step coverage of the second wiring 19 in the second connection hole 17 can be prevented from being lowered, so that disconnection failure due to electromigration or stress migration can be prevented.
【0007】[0007]
【発明が解決しようとする課題】しかしながら上記のよ
うな従来構成では、図4の(b)に示すように、レーザ
ービームLを照射してAl合金を加熱した場合に、Al
合金が横方向にも流動するため、第2の配線18,19
の間で短絡が生じ、半導体装置の歩留を低下させてしま
うという問題があった。However, in the conventional structure as described above, when the Al alloy is heated by irradiating the laser beam L as shown in FIG.
Since the alloy also flows laterally, the second wirings 18, 19
There is a problem that a short circuit occurs between them and the yield of the semiconductor device is reduced.
【0008】本発明は上記の問題を解決するもので、半
導体装置において、配線間の短絡を引き起こすことな
く、エレクトロマイグレーションやストレスマイグレー
ションによる、接続孔における配線の断線不良を防止す
ることができる半導体装置を製造することを目的とす
る。The present invention solves the above problems, and in a semiconductor device, it is possible to prevent a wiring disconnection defect in a connection hole due to electromigration or stress migration without causing a short circuit between the wirings. Is intended to be manufactured.
【0009】[0009]
【課題を解決するための手段】上記問題を解決するため
に本発明の第1の手段は、配線間に絶縁膜を埋め込んだ
後、または配線の側壁にのみ絶縁膜を被着した後、また
は配線の側壁にのみ配線材料より融点が高い導電膜を被
着した後に、配線をエネルギービームなどにより加熱し
て流動させ、接続孔内の配線を埋め込むものである。In order to solve the above problems, the first means of the present invention is to fill an insulating film between wirings, or to deposit an insulating film only on the sidewalls of wirings, or After depositing a conductive film having a melting point higher than that of the wiring material only on the side wall of the wiring, the wiring is heated by an energy beam or the like to flow and the wiring in the connection hole is buried.
【0010】さらに本発明の第2の手段は、上記第1の
手段において、配線間に絶縁膜を埋め込んだ後に、真空
中で配線上部の表面の自然酸化膜を除去し、真空中で前
記配線を加熱するものである。A second means of the present invention is the same as the first means, wherein after filling the insulating film between the wirings, the natural oxide film on the surface of the wirings is removed in vacuum, and the wirings are vacuumed. Is to heat.
【0011】[0011]
【作用】上記第1の手段によって、配線を加熱する前
に、配線間に絶縁膜を埋め込むこと、または配線の側壁
にのみ絶縁膜を被着すること、または配線の側壁にのみ
配線材料より融点が高い導電膜を被着することにより、
配線の横方向への流動を防止できるため、配線間の短絡
を生じることなく、エレクトロマイグレーションやスト
レスマイグレーションによる、接続孔における配線の断
線不良を防止することが可能となる。By the first means, before heating the wirings, an insulating film is embedded between the wirings, or an insulating film is deposited only on the side walls of the wirings, or only the side wall of the wirings has a melting point higher than that of the wiring material. By depositing a high conductive film,
Since it is possible to prevent the wirings from flowing in the lateral direction, it is possible to prevent disconnection defects of the wirings in the connection holes due to electromigration or stress migration without causing a short circuit between the wirings.
【0012】また、上記第2の手段により、配線の流動
を高めることができて、配線の埋め込みをより確実に行
えるものである。Further, the flow of the wiring can be enhanced by the second means, and the wiring can be embedded more reliably.
【0013】[0013]
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図1の(a)〜(d)は本発明の第1の実施
例における半導体装置の製造方法の各工程の断面図を示
すものである。Embodiments of the present invention will be described below with reference to the drawings. 1 (a) to 1 (d) are sectional views showing respective steps of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.
【0014】まず、図1の(a)に示すように、半導体
素子を形成した半導体基板20上に第1の絶縁膜21を
形成し、この第1の絶縁膜21に第1の接続孔22を形
成した後、第1の接続孔22および第1の絶縁膜21上
に第1の配線23,24をそれぞれ形成する。この状態
で、全面に第2の絶縁膜25を堆積して平坦化を行い、
第2の絶縁膜25に第2の接続孔26を形成した後、第
2の配線27,28をそれぞれ形成する。First, as shown in FIG. 1A, a first insulating film 21 is formed on a semiconductor substrate 20 on which a semiconductor element is formed, and a first connection hole 22 is formed in the first insulating film 21. Then, the first wirings 23 and 24 are formed on the first connection hole 22 and the first insulating film 21, respectively. In this state, the second insulating film 25 is deposited on the entire surface and flattened,
After forming the second connection hole 26 in the second insulating film 25, the second wirings 27 and 28 are formed, respectively.
【0015】この場合、第1の絶縁膜21、第2の絶縁
膜25としては、それぞれ、常圧CVD法によるBおよ
びPを含んだシリコン酸化膜、あるいはプラズマCVD
法によるシリコン酸化膜を用いる。また、第1の配線2
3,24、第2の配線27,28としては、純Al膜や
Al合金膜を用いるが、その他に、Al合金膜と導電膜
の積層膜構造、たとえば、Ti/Al−Si−Cu/T
i積層膜構造、TiN/Al−Si−Cu/TiN/T
i積層膜構造、TiW/Al−Si−Cu/TiW/T
i積層膜構造、TiWN/Al−Si−Cu/TiWN
/Ti積層膜構造を用いてもよい。また、これらの他
に、他の種類の導電膜、たとえば多結晶Si、非晶質S
iからなる積層膜構造を用いてもよい。この場合のAl
−Si−Cu膜の上部のTi、TiN、TiW、TiW
N膜は、エネルギービームにより配線を加熱するとき、
エネルギービームの吸収効率を増加させる効果があるの
で、ビームのエネルギー密度が小さくてもAl−Si−
Cu膜を流動させることができる。また、Al−Si−
Cu膜の代わりに、SiやCu以外の元素を不純物とし
て含んだAl合金膜を用いてもよい。In this case, as the first insulating film 21 and the second insulating film 25, a silicon oxide film containing B and P by atmospheric pressure CVD method, or plasma CVD, respectively.
A silicon oxide film by the method is used. In addition, the first wiring 2
A pure Al film or an Al alloy film is used as the wirings 3, 24 and the second wirings 27, 28. In addition, a laminated film structure of an Al alloy film and a conductive film, for example, Ti / Al-Si-Cu / T is used.
i laminated film structure, TiN / Al-Si-Cu / TiN / T
i laminated film structure, TiW / Al-Si-Cu / TiW / T
i laminated film structure, TiWN / Al-Si-Cu / TiWN
A / Ti laminated film structure may be used. In addition to these, other types of conductive films such as polycrystalline Si and amorphous S
You may use the laminated film structure which consists of i. Al in this case
Ti, TiN, TiW, TiW on top of the -Si-Cu film
N film, when heating the wiring by the energy beam,
Since it has the effect of increasing the absorption efficiency of the energy beam, even if the energy density of the beam is small, Al-Si-
The Cu film can be made to flow. In addition, Al-Si-
Instead of the Cu film, an Al alloy film containing an element other than Si or Cu as an impurity may be used.
【0016】次に、図1の(b)に示すように、全面に
第3の絶縁膜29を堆積した後、レジスト膜30を塗布
する。この場合、第3の絶縁膜29としては、ステップ
カバレジの良好なプラズマCVD法によるシリコン酸化
膜を用いる。Next, as shown in FIG. 1B, after depositing a third insulating film 29 on the entire surface, a resist film 30 is applied. In this case, as the third insulating film 29, a silicon oxide film formed by the plasma CVD method with good step coverage is used.
【0017】次に、図1の(c)に示すように、ドライ
エッチング法を用いて、レジスト膜30を、第2の配線
27,28の上部の第3の絶縁膜29の表面が露出する
までエッチングし、その後、第3の絶縁膜29とレジス
ト膜30のエッチングレートがほぼ同じになるような条
件でエッチバックを行う。エッチバックは第2の配線2
7,28の表面が露出するまで行い、第2の配線27,
28間に絶縁膜29を残すようにする。Next, as shown in FIG. 1C, the resist film 30 is exposed by dry etching to the surface of the third insulating film 29 above the second wirings 27 and 28. Etching is performed until after that, and then the etching back is performed under the condition that the etching rates of the third insulating film 29 and the resist film 30 are almost the same. Etchback is the second wiring 2
The second wiring 27,
The insulating film 29 is left between the layers 28.
【0018】最後に、図1の(d)に示すように、全面
にエネルギービームとしてレーザービームLを照射し、
第2の配線28を加熱することにより第2の接続孔26
に流動させて埋め込む。レーザービームLを照射すると
きの雰囲気は、どのような種類のガスでもよいし、また
真空中でも大気中でもよい。Finally, as shown in FIG. 1D, the entire surface is irradiated with a laser beam L as an energy beam,
By heating the second wiring 28, the second connection hole 26
Embed by flowing into. The atmosphere for irradiating the laser beam L may be any kind of gas, and may be vacuum or air.
【0019】このような方法を用いれば、レーザービー
ムLを照射して第2の配線27,28を加熱する場合、
第2の配線27,28間に埋め込まれた絶縁膜29が第
2の配線27,28の横方向への流動を防止するので、
第2の配線27,28間の短絡を起こすことがない。ま
た、第2の配線27,28を加工形成した後に加熱する
ので、加熱により第2の配線27,28の表面のモフォ
ロジーが多少劣化しても問題ない。なぜならば、第2の
配線27,28を加工形成する前に加熱すると、第2の
配線27,28の表面モフォロジーの劣化により、フォ
トリソグラフィー工程において、第2の配線27,28
のレジストパターンの形成が困難になるという問題が生
じるからである。When such a method is used to irradiate the laser beam L to heat the second wirings 27 and 28,
Since the insulating film 29 embedded between the second wirings 27 and 28 prevents lateral flow of the second wirings 27 and 28,
A short circuit between the second wirings 27 and 28 does not occur. Further, since the second wirings 27 and 28 are heated after being processed and formed, there is no problem even if the morphology of the surface of the second wirings 27 and 28 is slightly deteriorated by the heating. This is because if the second wirings 27, 28 are heated before being processed and formed, the surface morphology of the second wirings 27, 28 deteriorates, so that the second wirings 27, 28 are subjected to a photolithography process.
This is because there arises a problem that it becomes difficult to form the resist pattern.
【0020】なお、レーザービームLを照射する前に真
空中でArスパッタエッチングにより第2の配線27,
28上部の自然酸化膜を除去し、その後、真空を破らず
に連続的にレーザービームLを照射する方法を用いても
よい。Before irradiation with the laser beam L, the second wiring 27 is formed by Ar sputter etching in vacuum.
A method may be used in which the natural oxide film on the upper part of 28 is removed and then the laser beam L is continuously irradiated without breaking the vacuum.
【0021】なお、第2の配線27,28の加熱には、
次に示すような方法を用いてもよい。すなわち、図1の
(c)に示した工程を経た後、真空中でArスパッタエ
ッチングを行い、第2の配線27、28の上部の表面の
自然酸化膜を除去する。これは、第2の配線27、28
を加熱する場合、流動させやすくするためである。積層
膜構造の場合、Arスパッタエッチングにより第2の配
線27、28の上部の導電膜をすべて除去してもよい
し、薄く残してもよい。その後、連続的に真空中で第2
の配線28を加熱することにより第2の接続孔26に流
動させて埋め込む。配線の加熱は、たとえば、300〜
600℃の温度に設定したホルダーに半導体基板20を
設置することにより行う。In addition, for heating the second wirings 27 and 28,
The following method may be used. That is, after the step shown in FIG. 1C, Ar sputter etching is performed in vacuum to remove the natural oxide film on the surface of the second wirings 27 and 28. This is the second wiring 27, 28
This is for making it easier to flow when heating. In the case of the laminated film structure, the conductive film on the second wirings 27 and 28 may be entirely removed by Ar sputter etching or may be left thin. Then, continuously in a second vacuum
By heating the wiring 28, the wiring 28 is flowed and embedded in the second connection hole 26. The heating of the wiring is, for example, 300 to
This is performed by placing the semiconductor substrate 20 in a holder set to a temperature of 600 ° C.
【0022】以下、本発明の第2の実施例について図面
を参照しながら説明する。図2の(a)〜(d)は本発
明の第2の実施例における半導体装置の製造方法の各工
程の断面図を示すものである。A second embodiment of the present invention will be described below with reference to the drawings. FIGS. 2A to 2D are sectional views showing respective steps of the method for manufacturing a semiconductor device according to the second embodiment of the present invention.
【0023】なお、図2の(a)に示す本実施例の工程
は、図1の(a)に示した第1の実施例の工程と同じで
あるので、同一構成部分には同一番号を付して詳細な説
明を省略する。Since the process of this embodiment shown in FIG. 2A is the same as the process of the first embodiment shown in FIG. 1A, the same components are designated by the same reference numerals. And detailed description thereof will be omitted.
【0024】まず、図2の(a)に示す工程を経た後、
図2の(b)に示すように、全面に第3の絶縁膜31を
堆積する。この場合の第3の絶縁膜31としては、ステ
ップカバレジの良好なプラズマCVD法によるシリコン
酸化膜、たとえば、オゾンTEOS酸化膜などを用い
る。First, after the step shown in FIG. 2A,
As shown in FIG. 2B, the third insulating film 31 is deposited on the entire surface. In this case, as the third insulating film 31, a silicon oxide film by a plasma CVD method with good step coverage, such as an ozone TEOS oxide film, is used.
【0025】次に、図2の(c)に示すように、ドライ
エッチング法を用いて第3の絶縁膜31を除去すること
により、第2の配線27,28の側壁にのみ第3の絶縁
膜31を残すようにする。Next, as shown in FIG. 2C, the third insulating film 31 is removed by using a dry etching method, so that the third insulating film 31 is formed only on the side walls of the second wirings 27 and 28. Leave the membrane 31.
【0026】最後に、図2の(d)に示すように、全面
にレーザービームLを照射し、第2の配線28を加熱す
ることにより第2の接続孔26に流動させて埋め込む。
このような方法を用いれば、レーザービームLを照射す
る時、第2の配線27,28の側壁に被着した第3の絶
縁膜31が第2の配線27,28の横方向への流動を防
止するので、第2の配線27,28間の短絡を起こすこ
となく、エレクトロマイグレーションやストレスマイグ
レーションによる、第2の接続孔26における第2の配
線28配線の断線不良を防止することが可能となる。ま
た、第1の実施例におけるレジスト膜30の塗布工程を
省略できるので、工程数を少なくすることができる。Finally, as shown in FIG. 2D, the entire surface is irradiated with the laser beam L, and the second wiring 28 is heated so that the second wiring 28 is fluidized and embedded.
If such a method is used, when the laser beam L is irradiated, the third insulating film 31 deposited on the sidewalls of the second wirings 27 and 28 prevents the second wirings 27 and 28 from flowing laterally. As a result, it is possible to prevent a disconnection defect of the second wiring 28 in the second connection hole 26 due to electromigration or stress migration without causing a short circuit between the second wirings 27 and 28. . Moreover, since the step of applying the resist film 30 in the first embodiment can be omitted, the number of steps can be reduced.
【0027】なお、本実施例においては、第2の配線2
7,28の側壁にのみ第3の絶縁膜31を被着したが、
絶縁膜のかわりに、配線材料よりも融点が高い導電膜を
用いてもよい。このような方法を用いれば、側壁に導電
膜を形成することにより、配線を電気的、機械的に補強
することができるので、高い信頼性を有する配線を形成
することができる。In this embodiment, the second wiring 2
Although the third insulating film 31 was deposited only on the side walls of 7, 28,
Instead of the insulating film, a conductive film having a melting point higher than that of the wiring material may be used. By using such a method, the wiring can be electrically and mechanically reinforced by forming the conductive film on the sidewall, so that the wiring having high reliability can be formed.
【0028】なお、第1の実施例、第2の実施例におい
ては、レーザービームLにより第2の配線27,28を
流動させたが、レーザービームLのかわりに他のエネル
ギービームを用いてもよい。In the first and second embodiments, the second wirings 27 and 28 are made to flow by the laser beam L. However, instead of the laser beam L, another energy beam may be used. Good.
【0029】また、本実施例においては、配線材料とし
てAl合金膜を用いたが、他の種類の導電膜を用いても
よい。さらに、本実施例においては、2層配線の構造を
示したが、1層配線、または3層以上の多層配線構造に
おいても同様の効果がある。In this embodiment, the Al alloy film is used as the wiring material, but other kinds of conductive films may be used. Further, although the structure of the two-layer wiring is shown in the present embodiment, the same effect can be obtained in the one-layer wiring or the multilayer wiring structure of three or more layers.
【0030】[0030]
【発明の効果】以上のように本発明によれば、配線を加
熱する前に、配線間に絶縁膜を形成すること、または配
線の側壁にのみ絶縁膜を被着すること、または配線の側
壁にのみ配線材料より融点が高い導電膜を被着すること
により、配線の横方向への流動を抑制できるため、配線
間の短絡を防止できながら、高い歩留を有する多層配線
の形成が可能となる。また、配線間に絶縁膜を埋め込ん
だ後に、真空中で前記配線上部の表面の自然酸化膜を除
去することにより、配線の流動を高めることができて、
配線の埋め込みをより確実に行える。As described above, according to the present invention, the insulating film is formed between the wirings before heating the wirings, or the insulating film is deposited only on the side walls of the wirings, or the side wall of the wirings. Since a conductive film having a melting point higher than that of the wiring material is applied only to the wiring, the lateral flow of the wiring can be suppressed, so that it is possible to form a multilayer wiring having a high yield while preventing a short circuit between the wirings. Become. In addition, after the insulating film is embedded between the wirings, the flow of the wirings can be enhanced by removing the natural oxide film on the surface of the wirings in a vacuum.
Wiring can be embedded more reliably.
【図1】(a)〜(d)は本発明の第1の実施例におけ
る半導体装置の製造方法の各工程の断面図である。1A to 1D are cross-sectional views of respective steps of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【図2】(a)〜(d)は本発明の第2の実施例におけ
る半導体装置の製造方法の各工程の断面図である。2A to 2D are cross-sectional views of respective steps of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図3】従来の半導体装置の製造方法の工程の断面図で
ある。FIG. 3 is a cross-sectional view of steps in a conventional method of manufacturing a semiconductor device.
【図4】(a)および(b)は従来の半導体装置の製造
方法の各工程の断面図である。4A and 4B are cross-sectional views of respective steps of a conventional method for manufacturing a semiconductor device.
20 半導体基板 25 第2の絶縁膜 26 第2の接続孔 27,28 第2の配線 29,31 第3の絶縁膜 30 レジスト膜 20 semiconductor substrate 25 second insulating film 26 second connection hole 27, 28 second wiring 29, 31 third insulating film 30 resist film
Claims (5)
を設ける工程と、前記絶縁膜上および前記接続孔にそれ
ぞれ配線を形成する工程と、前記配線間に、前記絶縁膜
とは別に絶縁膜を埋め込む工程と、少なくとも前記接続
孔内の配線を加熱することにより前記接続孔内の配線を
流動させて埋め込む工程とを備えた半導体装置の製造方
法。1. A step of forming a connection hole in an insulating film deposited on a semiconductor substrate, a step of forming wirings on the insulating film and the connection hole, respectively, and between the wirings separately from the insulating film. A method of manufacturing a semiconductor device, comprising: a step of burying an insulating film; and a step of flowing at least wiring in the connection hole so as to flow and bury the wiring in the connection hole.
を設ける工程と、前記絶縁膜上および前記接続孔にそれ
ぞれ配線を形成する工程と、少なくとも前記接続孔内の
配線の側壁に前記絶縁膜とは別に絶縁膜を被着する工程
と、少なくとも前記接続孔内の配線を加熱することによ
り前記接続孔内の配線を流動させて埋め込む工程とを備
えた半導体装置の製造方法。2. A step of forming a connection hole in an insulating film deposited on a semiconductor substrate, a step of forming wirings on the insulating film and the connection hole respectively, and at least on a sidewall of the wiring in the connection hole. A method of manufacturing a semiconductor device comprising: a step of depositing an insulating film separately from an insulating film; and a step of heating at least the wiring in the connection hole to cause the wiring in the connection hole to flow and be embedded.
を設ける工程と、前記絶縁膜上および前記接続孔にそれ
ぞれ配線を形成する工程と、少なくとも前記接続孔内の
配線の側壁に前記配線の材料よりも融点が高い導電膜を
被着する工程と、少なくとも前記接続孔内の配線を加熱
することにより前記接続孔内の配線を流動させて埋め込
む工程とを備えた半導体装置の製造方法。3. A step of forming a connection hole in an insulating film deposited on a semiconductor substrate, a step of forming wiring on the insulating film and in the connection hole respectively, and at least on a sidewall of the wiring in the connection hole. A method of manufacturing a semiconductor device, comprising: a step of depositing a conductive film having a melting point higher than that of a wiring material; and a step of flowing at least the wiring in the connection hole to flow and bury the wiring in the connection hole. .
工程を備えた請求項1〜3のいずれかに記載の半導体装
置の製造方法。4. The method for manufacturing a semiconductor device according to claim 1, further comprising the step of heating the wiring with an energy beam.
中で前記配線上部の表面の自然酸化膜を除去する工程
と、真空中で前記配線を加熱する工程とを備えた請求項
1〜3のいずれかに記載の半導体装置の製造方法。5. The method according to claim 1, further comprising a step of removing a natural oxide film on a surface of the upper portion of the wiring in a vacuum after the insulating film is embedded between the wiring and a step of heating the wiring in a vacuum. 4. The method for manufacturing a semiconductor device according to any one of 3 above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4161549A JPH065712A (en) | 1992-06-22 | 1992-06-22 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4161549A JPH065712A (en) | 1992-06-22 | 1992-06-22 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065712A true JPH065712A (en) | 1994-01-14 |
Family
ID=15737226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4161549A Pending JPH065712A (en) | 1992-06-22 | 1992-06-22 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065712A (en) |
-
1992
- 1992-06-22 JP JP4161549A patent/JPH065712A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0720212B1 (en) | Method of manufacturing semiconductor devices | |
| JPH05206290A (en) | Method for formation of via for multilayer interconnection integrated circuit use | |
| JP2005072384A (en) | Manufacturing method of electronic device | |
| JPH0917785A (en) | Aluminum-based metal wiring for semiconductor devices | |
| JP2001298083A (en) | Semiconductor device and manufacturing method thereof | |
| JPH065712A (en) | Manufacture of semiconductor device | |
| JP3087692B2 (en) | Method for manufacturing semiconductor device | |
| JPH0586661B2 (en) | ||
| JP2003218199A (en) | Method for manufacturing semiconductor device | |
| JP2004014763A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP3745460B2 (en) | Wiring formation method of semiconductor device | |
| JP3301466B2 (en) | Method for manufacturing semiconductor device | |
| JP3254763B2 (en) | Multi-layer wiring formation method | |
| JPH06236928A (en) | Semiconductor device and its manufacture | |
| JPH1126575A (en) | Semiconductor device and its manufacture | |
| JPH08255833A (en) | Method for manufacturing semiconductor device | |
| JPH06244187A (en) | Manufacture of semiconductor device | |
| JPH0582653A (en) | Manufacture of semiconductor device | |
| JPS62166547A (en) | Formation of multilayer interconnection structure | |
| JP2808998B2 (en) | Method for manufacturing semiconductor device | |
| JPH0453130A (en) | Semiconductor device and manufacture thereof | |
| JP3641488B2 (en) | Method for forming multilayer wiring structure | |
| JPH06342850A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JPH05304216A (en) | Semiconductor device | |
| JPH05160126A (en) | Formation of multilayer wiring |