JPH065714A - Multilayer wiring structure and manufacturing method thereof - Google Patents
Multilayer wiring structure and manufacturing method thereofInfo
- Publication number
- JPH065714A JPH065714A JP18767592A JP18767592A JPH065714A JP H065714 A JPH065714 A JP H065714A JP 18767592 A JP18767592 A JP 18767592A JP 18767592 A JP18767592 A JP 18767592A JP H065714 A JPH065714 A JP H065714A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- contact hole
- interlayer insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、多層配線構造において、下層の第
1の配線と上層の第3の配線とを接続する際に、中層の
第2の配線に接触することなく最小の設計寸法になるコ
ンタクトホールを形成して、配線の高密度実装化を図
る。
【構成】 基板11上の第1の配線12を覆う第1の層間絶
縁膜13を成膜し、絶縁膜16,17を上面に形成した第2の
配線14,15を第1の層間絶縁膜13上に形成する。各第2
の配線14,15と各絶縁膜16,17とを覆う第2の層間絶縁
膜18を成膜し、第1の配線12上で第2の配線14,15間の
第1,第2の層間絶縁膜13,18 にコンタクトホール19を
設け、その側壁に絶縁性のサイドウォール20を形成し、
コンタクトホール19を介して第1の配線12に接続する第
3の配線21を第2の層間絶縁膜18上に形成したものであ
る。あるいは、コンタクトホール19内に導電性のプラグ
(図示せず)を設け、プラグに接続する第3の配線21を
形成したものである。
(57) [Summary] [Object] In a multilayer wiring structure, when connecting the first wiring of the lower layer and the third wiring of the upper layer, the second wiring of the middle layer can be minimized without touching. A contact hole having the design dimension of is formed to realize high-density mounting of wiring. [Structure] A first interlayer insulating film 13 covering a first wiring 12 on a substrate 11 is formed, and second wirings 14 and 15 having insulating films 16 and 17 formed on the upper surface are formed into a first interlayer insulating film. Form on 13. Each second
A second interlayer insulating film 18 is formed to cover the wirings 14 and 15 and the insulating films 16 and 17, and the first and second interlayers between the second wirings 14 and 15 are formed on the first wiring 12. A contact hole 19 is provided in the insulating films 13 and 18, and an insulating sidewall 20 is formed on the side wall of the contact hole 19.
The third wiring 21 connected to the first wiring 12 through the contact hole 19 is formed on the second interlayer insulating film 18. Alternatively, a conductive plug (not shown) is provided in the contact hole 19 and a third wiring 21 connected to the plug is formed.
Description
【0001】[0001]
【産業上の利用分野】本発明は、多層配線構造およびそ
の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring structure and its manufacturing method.
【0002】[0002]
【従来の技術】1層目の配線と3層目の配線とを接続す
るには、2層目の配線に接触しない状態にコンタクトホ
ールを形成し、このコンタクトホールを介して3層目の
配線を1層目の配線に接続していた。すなわち図7の概
略構成断面図および図8の配線のレイアウト図に示すよ
うに、基板71上には第1の配線72が形成されてい
る。この第1の配線72を覆う状態に第1の層間絶縁膜
73が成膜されている。さらに上記第1の層間絶縁膜7
3の上面には第2の配線74,75が、第1の配線72
を横切る状態に形成されている。また各第2の配線7
4,75を覆う状態に、第2の層間絶縁膜76が成膜さ
れている。上記1層目の配線72上の第2の層間絶縁膜
76と上記第1の層間絶縁膜73とには、第2の配線7
4,75に接触することなく、コンタクトホール77が
設けられている。さらにコンタクトホール77を介して
第1の配線72に接続する第3の配線78が第2の層間
絶縁膜76の上面に形成されている。上記コンタクトホ
ール77は、第2の配線74,75に接触することがな
いように、マスクあわせ余裕79を考慮して設計されて
いる。2. Description of the Related Art In order to connect the wiring of the first layer and the wiring of the third layer, a contact hole is formed so as not to contact the wiring of the second layer, and the wiring of the third layer is connected through this contact hole. Was connected to the wiring of the first layer. That is, as shown in the schematic sectional view of FIG. 7 and the wiring layout diagram of FIG. 8, the first wiring 72 is formed on the substrate 71. A first interlayer insulating film 73 is formed so as to cover the first wiring 72. Further, the first interlayer insulating film 7
The second wirings 74 and 75 are provided on the upper surface of the first wiring 72.
It is formed so as to traverse. In addition, each second wiring 7
A second interlayer insulating film 76 is formed so as to cover the layers 4, 75. The second wiring 7 is formed between the second interlayer insulating film 76 and the first interlayer insulating film 73 on the first-layer wiring 72.
The contact hole 77 is provided without coming into contact with 4, 75. Further, a third wiring 78 connected to the first wiring 72 via the contact hole 77 is formed on the upper surface of the second interlayer insulating film 76. The contact hole 77 is designed in consideration of the mask alignment margin 79 so as not to come into contact with the second wirings 74 and 75.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上記配
線構造では、コンタクトホールを設計する際に、コンタ
クトホールのマスク合わせ余裕を考慮しなければならな
い。このため、第2の配線の間隔は、コンタクトホール
の幅とマスク合わせ余裕とを合わせた幅以上に広くする
必要がある。この結果、第2の配線の配線密度を小さく
するには限界が生じ、第2の配線の高密度実装を阻んで
いる。However, in the above wiring structure, the mask alignment margin of the contact hole must be taken into consideration when designing the contact hole. Therefore, the interval between the second wirings must be wider than the total width of the contact hole width and the mask alignment margin. As a result, there is a limit in reducing the wiring density of the second wiring, which prevents high density mounting of the second wiring.
【0004】本発明は、配線の高密度実装性に優れた多
層配線構造およびその製造方法を提供することを目的と
する。An object of the present invention is to provide a multi-layer wiring structure excellent in high-density mounting of wiring and a manufacturing method thereof.
【0005】[0005]
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた多層配線構造である。すなわち、
基板上には第1の配線が形成されていて、この第1の配
線を覆う状態に第1の層間絶縁膜が成膜されている。ま
た第1の層間絶縁膜上には、上面に絶縁膜を形成した複
数の第2の配線が形成されていて、各第2の配線と各絶
縁膜とを覆う状態に第2の層間絶縁膜が成膜されてい
る。さらに第1の配線の所定位置における第2の配線間
の第2の層間絶縁膜と第1の層間絶縁膜とにはコンタク
トホールが設けられていて、コンタクトホールの側壁に
は絶縁性のサイドウォールが形成されている。そしてコ
ンタクトホールを介して第1の配線に接続する第3の配
線が第2の層間絶縁膜上に形成されているものである。
あるいは、コンタクトホールの内部に導電性のプラグを
設けて、このプラグに接続する状態に第3の配線を形成
したものである。SUMMARY OF THE INVENTION The present invention is a multilayer wiring structure made to achieve the above object. That is,
A first wiring is formed on the substrate, and a first interlayer insulating film is formed so as to cover the first wiring. In addition, a plurality of second wirings having an insulating film formed on the upper surface are formed on the first interlayer insulating film, and the second interlayer insulating film covers the second wirings and the insulating films. Is deposited. Further, a contact hole is provided in the second interlayer insulating film between the second wirings at a predetermined position of the first wiring and the first interlayer insulating film, and an insulating sidewall is provided on a side wall of the contact hole. Are formed. A third wiring connected to the first wiring through the contact hole is formed on the second interlayer insulating film.
Alternatively, a conductive plug is provided inside the contact hole, and the third wiring is formed in a state of being connected to this plug.
【0006】上記多層配線構造の製造方法であって、第
1の工程で、基板上に第1の配線を形成した後、第1の
配線を覆う状態に第1の層間絶縁膜を成膜する。次いで
第2の工程で、第1の層間絶縁膜上に絶縁膜を載せた複
数の第2の配線を形成した後、各第2の配線と前記絶縁
膜とを覆う状態に第2の層間絶縁膜を成膜する。続いて
第3の工程で、第1の配線の所定位置における第2の配
線間の第2の層間絶縁膜と第1の層間絶縁膜とにコンタ
クトホールを設けた後、第4の工程で、コンタクトホー
ルの側壁にサイドウォールを形成する。その後第5の工
程で、コンタクトホールを介して第1の配線に接続する
状態に第3の配線を第2の層間絶縁膜上に形成する。あ
るいは第4の工程が終了した後、第5の工程で、コンタ
クトホールの内部に導電性のプラグを形成し、その後第
6の工程で、プラグに接続する状態に、第2の層間絶縁
膜上に第3の配線を形成する。In the above-mentioned method for manufacturing a multilayer wiring structure, in the first step, after forming the first wiring on the substrate, the first interlayer insulating film is formed so as to cover the first wiring. . Next, in a second step, after forming a plurality of second wirings each having an insulating film on the first interlayer insulating film, the second interlayer insulating film is formed so as to cover each second wiring and the insulating film. Form a film. Subsequently, in the third step, after providing a contact hole in the second interlayer insulating film between the second wirings at the predetermined position of the first wiring and the first interlayer insulating film, in the fourth step, A sidewall is formed on the sidewall of the contact hole. Then, in a fifth step, a third wiring is formed on the second interlayer insulating film in a state of being connected to the first wiring through the contact hole. Alternatively, after the fourth step is completed, a conductive plug is formed inside the contact hole in the fifth step, and then in the sixth step, in a state of being connected to the plug, on the second interlayer insulating film. A third wiring is formed on.
【0007】[0007]
【作用】上記構成の多層配線構造では、第2の配線の間
隔を利用して、第2の配線の側壁に絶縁性のサイドウォ
ールを形成することにより、コンタクトホールが自己整
合的に形成される。このため、コンタクトホールの設計
寸法が小さくなる。またコンタクトホールの内部にプラ
グを形成したことにより、第1の配線と第3の配線との
接続性が高まる。In the multi-layer wiring structure having the above structure, the contact hole is formed in a self-aligned manner by forming the insulating sidewall on the side wall of the second wiring by utilizing the interval between the second wirings. . Therefore, the design size of the contact hole is reduced. Further, by forming the plug inside the contact hole, the connectivity between the first wiring and the third wiring is improved.
【0008】上記多層配線構造の製造方法では、第2の
配線間を利用して、自己整合的に第2の配線間方向のコ
ンタクトホールの幅が決定される。またコンタクトホー
ルの側壁に絶縁性のサイドウォールを形成することによ
り、コンタクトホールと第2の配線間の絶縁膜が必要最
小限の厚さに形成される。このため、コンタクトホール
を形成するのに必要な設計寸法が最小になる。またコン
タクトホールにプラグを形成することにより、第3の配
線を形成するのに、カバレジ性を考慮する必要がなくな
る。In the method of manufacturing the multilayer wiring structure, the width of the contact hole in the second inter-wiring direction is determined in a self-aligned manner by utilizing the space between the second wirings. Further, by forming an insulating side wall on the side wall of the contact hole, the insulating film between the contact hole and the second wiring is formed to the necessary minimum thickness. For this reason, the design size required to form the contact hole is minimized. In addition, by forming the plug in the contact hole, it is not necessary to consider the coverage when forming the third wiring.
【0009】[0009]
【実施例】本発明の第1の実施例を、図1の概略構成断
面図および図2の配線のレイアウト図により説明する。
図に示すように、基板11上には第1の配線12が形成
されている。この第1の配線12を覆う状態に第1の層
間絶縁膜13が成膜されている。また第1の層間絶縁膜
13上には、複数の第2の配線14,15が形成されて
いる。各第2の配線14,15の上面のそれぞれには絶
縁膜16,17が形成されている。各第2の配線14,
15と各絶縁膜16,17とを覆う状態に第2の層間絶
縁膜18が成膜されている。さらに第1の配線12の所
定位置における第2の配線14,15間の第2の層間絶
縁膜18と第1の層間絶縁膜13とにはコンタクトホー
ル19が設けられている。このコンタクトホール19の
側壁には絶縁性のサイドウォール20が形成されてい
る。そしてコンタクトホール19を介して第1の配線1
2に接続する第3の配線21が第2の層間絶縁膜18上
に形成されている。上記の如くに、多層配線構造1は構
成されている。A first embodiment of the present invention will be described with reference to the schematic sectional view of FIG. 1 and the wiring layout diagram of FIG.
As shown in the figure, the first wiring 12 is formed on the substrate 11. A first interlayer insulating film 13 is formed so as to cover the first wiring 12. A plurality of second wirings 14 and 15 are formed on the first interlayer insulating film 13. Insulating films 16 and 17 are formed on the upper surfaces of the respective second wirings 14 and 15. Each second wiring 14,
A second interlayer insulating film 18 is formed so as to cover 15 and the insulating films 16 and 17. Further, contact holes 19 are provided in the second interlayer insulating film 18 and the first interlayer insulating film 13 between the second wirings 14 and 15 at predetermined positions of the first wiring 12. An insulating sidewall 20 is formed on the sidewall of the contact hole 19. Then, the first wiring 1 is formed through the contact hole 19.
A third wiring 21 connected to 2 is formed on the second interlayer insulating film 18. The multilayer wiring structure 1 is configured as described above.
【0010】上記構成の多層配線構造1では、第2の配
線14,15の間隔をコンタクトホール19の幅に設定
したことにより、第2の配線14,15の間隔で設定さ
れるコンタクトホール19の幅の設計寸法が小さくな
る。またコンタクトホール19の側壁に絶縁性のサイド
ウォール20を形成したことにより、コンタクトホール
19と第2の配線14,15との間の第2の層間絶縁膜
18の厚さは必要最小限の厚さで十分である。In the multi-layer wiring structure 1 having the above structure, the distance between the second wirings 14 and 15 is set to the width of the contact hole 19, so that the contact hole 19 is set at the distance between the second wirings 14 and 15. The design dimension of width becomes smaller. Further, since the insulating sidewall 20 is formed on the side wall of the contact hole 19, the thickness of the second interlayer insulating film 18 between the contact hole 19 and the second wirings 14 and 15 is the minimum necessary thickness. Is enough.
【0011】次に上記第1の実施例の多層配線構造1の
製造方法を、図3,図4の製造工程図(その1),(そ
の2)により説明する。図3,図4では、図面左側に概
略断面図を示し、図面右側に配線のレイアウト図を示
す。図3の(1)に示す第1の工程を行う。この工程で
は、通常の配線形成技術によって基板11上に第1の配
線12を形成した後、例えば化学的気相成長法によっ
て、第1の配線12を覆う状態に第1の層間絶縁膜13
を成膜する。Next, a method of manufacturing the multilayer wiring structure 1 of the first embodiment will be described with reference to manufacturing process diagrams (1) and (2) of FIGS. 3 and 4, a schematic cross-sectional view is shown on the left side of the drawings, and a wiring layout diagram is shown on the right side of the drawings. The first step shown in FIG. 3A is performed. In this step, after forming the first wiring 12 on the substrate 11 by a normal wiring forming technique, the first interlayer insulating film 13 is covered with the first wiring 12 by, for example, a chemical vapor deposition method.
To form a film.
【0012】次いで図3の(2)に示す第2の工程を行
う。この工程では、例えば化学的気相成長法によって、
第1の層間絶縁膜13の上面に第2の配線を形成する膜
31を成膜する。続いて例えば化学的気相成長法によっ
て、第2の配線を形成する膜31の上面に例えば酸化シ
リコン膜32を成膜する。さらに例えばスパッタ法によ
って、エッチングマスク形成膜33を成膜する。このエ
ッチングマスク形成膜33は、例えばタングステン
(W)膜よりなる。その後通常のホトリソグラフィー技
術とエッチングとによって、上記エッチングマスク形成
膜33の破線で示す部分と上記酸化シリコン膜32の1
点鎖線で示す部分とを除去して、残したエッチングマス
ク形成膜33でエッチングマスク34,35を形成し、
残した酸化シリコン膜32で絶縁膜16,17を形成す
る。さらに上記第2の配線を形成する膜31の2点鎖線
で示す部分を除去して、残した第2の配線を形成する膜
31で第2の配線14,15を形成する。Next, the second step shown in FIG. 3B is performed. In this step, for example, by chemical vapor deposition,
A film 31 forming a second wiring is formed on the upper surface of the first interlayer insulating film 13. Then, a silicon oxide film 32, for example, is formed on the upper surface of the film 31 forming the second wiring by, for example, a chemical vapor deposition method. Further, the etching mask forming film 33 is formed by, for example, the sputtering method. The etching mask forming film 33 is made of, for example, a tungsten (W) film. After that, by the usual photolithography technique and etching, the portion of the etching mask forming film 33 indicated by a broken line and the silicon oxide film 32
The portion indicated by the dotted chain line is removed, and etching masks 34 and 35 are formed with the remaining etching mask forming film 33,
Insulating films 16 and 17 are formed from the remaining silicon oxide film 32. Further, the portion indicated by the chain double-dashed line of the film 31 forming the second wiring is removed, and the remaining film 31 forming the second wiring forms second wirings 14 and 15.
【0013】その後図3の(3)に示すように、例えば
化学的気相成長法によって、各第2の配線14,15と
絶縁膜16,17とエッチングマスク34,35とを覆
う状態に第2の層間絶縁膜18を成膜する。Thereafter, as shown in FIG. 3C, the second wirings 14 and 15, the insulating films 16 and 17, and the etching masks 34 and 35 are first covered by, for example, a chemical vapor deposition method. The second interlayer insulating film 18 is formed.
【0014】次いで図4の(4)に示す第3の工程を行
う。この工程では、通常のホトリソグラフィー技術とエ
ッチングとによって、第1の配線12の所定位置におけ
る第2の配線14,15間の第2の層間絶縁膜18と第
1の層間絶縁膜13とにコンタクトホール19を設け
る。さらに、例えば異方性エッチングによって、エッチ
ングマスク34,35の2点鎖線で示す部分も除去す
る。このとき、第1の配線12の表層もわずかにエッチ
ングされる場合もある。Next, a third step shown in FIG. 4 (4) is performed. In this step, the second interlayer insulating film 18 and the first interlayer insulating film 13 between the second wirings 14 and 15 at predetermined positions of the first wiring 12 are contacted by a normal photolithography technique and etching. A hole 19 is provided. Further, the portions indicated by the chain double-dashed lines of the etching masks 34 and 35 are also removed by anisotropic etching, for example. At this time, the surface layer of the first wiring 12 may be slightly etched.
【0015】続いて図4の(5)に示す第4の工程を行
う。この工程では、通常の化学的気相成長法によって、
少なくとも上記コンタクトホール19の側壁にサイドウ
ォール形成膜36を成膜した後、通常の異方性エッチン
グによって、コンタクトホール19の側壁に形成された
サイドウォール形成膜36以外の2点鎖線で示すサイド
ウォール形成膜36を除去して、サイドウォール20を
形成する。Subsequently, a fourth step shown in FIG. 4 (5) is performed. In this step, by the usual chemical vapor deposition method,
After forming the side wall forming film 36 on at least the side wall of the contact hole 19, the side wall shown by a chain double-dashed line other than the side wall forming film 36 formed on the side wall of the contact hole 19 by normal anisotropic etching. The formation film 36 is removed to form the sidewall 20.
【0016】その後図4の(6)に示す第5の工程を行
う。この工程では、例えば化学的気相成長法によって、
上記コンタクトホール19の内部と上記第2の層間絶縁
膜18の上面とに第3の配線を形成する膜(37)を成
膜する。そして通常のホトリソグラフィー技術とエッチ
ングとによって、上記第3の配線を形成する膜(37)
の不要な部分(図示せず)を除去して、当該第3の配線
を形成する膜(37)で上記第1の配線12に接続する
第3の配線21を形成する。Thereafter, a fifth step shown in FIG. 4 (6) is performed. In this step, for example, by chemical vapor deposition,
A film (37) for forming a third wiring is formed inside the contact hole 19 and on the upper surface of the second interlayer insulating film 18. Then, a film (37) for forming the third wiring by the usual photolithography technique and etching.
The unnecessary portion (not shown) is removed, and the third wiring 21 connected to the first wiring 12 is formed by the film (37) forming the third wiring.
【0017】上記多層配線構造1の製造方法では、第2
の配線14,15間を利用しているので、自己整合的に
第2の配線14,15間方向のコンタクトホール19の
幅が決定される。またコンタクトホール19の側壁に絶
縁性のサイドウォール20を形成することにより、コン
タクトホール19と第2の配線14,15間の絶縁膜が
当該サイドウォール20によって必要最小限の厚さに形
成される。このため、コンタクトホール19を形成する
のに必要な設計寸法が最小になる。さらに第2の配線1
4,15の上面に絶縁膜16,17を設け、この絶縁膜
16,17の上面にエッチングマスク34,35を形成
したので、コンタクトホール19が第2の配線14,1
5にオーバラップする状態に形成されても、絶縁膜1
6,17がエッチングされて第2の配線14,15が露
出するこがない。In the method of manufacturing the multilayer wiring structure 1, the second method is used.
Since the space between the wirings 14 and 15 is used, the width of the contact hole 19 in the direction between the second wirings 14 and 15 is determined in a self-aligned manner. Further, by forming the insulating sidewall 20 on the side wall of the contact hole 19, the insulating film between the contact hole 19 and the second wirings 14 and 15 is formed by the sidewall 20 to a necessary minimum thickness. . Therefore, the design size required to form the contact hole 19 is minimized. Further the second wiring 1
Since the insulating films 16 and 17 are provided on the upper surfaces of the insulating films 16 and 17, and the etching masks 34 and 35 are formed on the upper surfaces of the insulating films 16 and 17, the contact holes 19 are formed in the second wirings 14 and 1.
Even if the insulating film 1 is formed so as to overlap with the insulating film 1
The second wirings 14 and 15 are not exposed by etching 6 and 17.
【0018】次に第2の実施例を、図5の概略構成断面
図により説明する。図に示す多層配線構造2は、前記図
1で説明した多層配線構造1のコンタクトホール19の
内部に、第1の配線12に接続する導電性のプラグ41
を設けるとともに、上記プラグ41に接続する状態にし
て第2の層間絶縁膜18の上面に第3の配線21を形成
したものである。なお図4においては、上記図1で説明
したと同様の構成部品には同一符号を付す。またプラグ
41以外の構成部品は、上記図1で説明したと同様なの
でここでの説明は省略した。Next, the second embodiment will be described with reference to the schematic sectional view of FIG. The multilayer wiring structure 2 shown in the figure has a conductive plug 41 connected to the first wiring 12 inside the contact hole 19 of the multilayer wiring structure 1 described in FIG.
And the third wiring 21 is formed on the upper surface of the second interlayer insulating film 18 in a state of being connected to the plug 41. In FIG. 4, the same components as those described with reference to FIG. 1 are designated by the same reference numerals. The components other than the plug 41 are the same as those described with reference to FIG. 1 above, and thus the description thereof is omitted here.
【0019】上記構成の多層配線構造2では、コンタク
トホール19の内部にプラグ41を設けたことにより、
第3の配線21のカバレジ性が向上する。このため、第
3の配線21は、コンタクトホール19の開口部で段切
れ状態にならない。またプラグ41によって、第1の配
線12と第3の配線21との接続性が高まる。In the multilayer wiring structure 2 having the above structure, the plug 41 is provided inside the contact hole 19,
The coverage of the third wiring 21 is improved. Therefore, the third wiring 21 does not become disconnected at the opening of the contact hole 19. Further, the plug 41 enhances the connectivity between the first wiring 12 and the third wiring 21.
【0020】次に上記第2の実施例の多層配線構造2の
製造方法を、図6の製造工程図により説明する。第1の
工程より第4の工程までは、上記図3の(1)〜
(3),図4の(4),(5)で説明したと同様なので
ここでの説明は省略する。また上記図3,図4で説明し
たと同様の構成部品には同一の符号を付す。Next, a method of manufacturing the multilayer wiring structure 2 of the second embodiment will be described with reference to the manufacturing process chart of FIG. From the first step to the fourth step, (1) to FIG.
Since (3) and (4) and (5) in FIG. 4 are the same as those described above, description thereof will be omitted here. Further, the same components as those described in FIGS. 3 and 4 are designated by the same reference numerals.
【0021】その後図6の(1)に示す第5の工程を行
う。この工程では、例えば化学的気相成長法によって、
コンタクトホール19の内部と第2の層間絶縁膜18の
上面とに、第1の配線12に接続するプラグ形成膜42
を成膜する。このプラグ形成膜42は、例えばブランケ
ットタングステン膜よりなる。次いで通常のエッチバッ
ク処理によって、上記プラグ形成膜42の2点鎖線で示
す部分を除去して、コンタクトホール19の内部に残し
たプラグ形成膜42でプラグ41を形成する。After that, a fifth step shown in FIG. 6A is performed. In this step, for example, by chemical vapor deposition,
A plug forming film 42 connected to the first wiring 12 is formed inside the contact hole 19 and on the upper surface of the second interlayer insulating film 18.
To form a film. The plug forming film 42 is made of, for example, a blanket tungsten film. Then, the portion indicated by the chain double-dashed line of the plug forming film 42 is removed by a normal etch back process, and the plug 41 is formed from the plug forming film 42 left inside the contact hole 19.
【0022】次いで図6の(2)に示す第6の工程を行
う。この工程では、例えば化学的気相成長法によって、
上記プラグ41の上面と上記第2の層間絶縁膜18の上
面とに第3の配線を形成する膜(37)を成膜する。そ
して通常のホトリソグラフィー技術とエッチングとによ
って、上記第3の配線を形成する膜(37)の不要な部
分(図示せず)を除去して、残した第3の配線を形成す
る膜(37)で上記第プラグ41に接続する第3の配線
21を形成する。Then, a sixth step shown in FIG. 6B is performed. In this step, for example, by chemical vapor deposition,
A film (37) for forming a third wiring is formed on the upper surface of the plug 41 and the upper surface of the second interlayer insulating film 18. Then, by an ordinary photolithography technique and etching, an unnecessary portion (not shown) of the film (37) forming the third wiring is removed, and the remaining film (37) forming the third wiring is formed. Then, the third wiring 21 connected to the first plug 41 is formed.
【0023】上記多層配線構造2の製造方法では、コン
タクトホール19にプラグ41を形成することにより、
第2の層間絶縁膜18の上面に第3の配線21を形成す
るのに、カバレジ性を考慮する必要がなくなる。In the method of manufacturing the multilayer wiring structure 2, the plug 41 is formed in the contact hole 19,
It is not necessary to consider the coverage in forming the third wiring 21 on the upper surface of the second interlayer insulating film 18.
【0024】[0024]
【発明の効果】以上、説明したように本発明の多層配線
構造によれば、第2の配線の間隔によって、第2の配線
間方向のコンタクトホールの幅が自己整合的に決定され
る。このため、コンタクトホールの設計寸法が小さくな
るので、配線形成面積の縮小化を図ることができる。し
たがって、配線の高密度実装が可能になる。またコンタ
クトホールの内部にプラグを形成したことにより、第1
の配線と第3の配線との接続性の向上が図れる。As described above, according to the multilayer wiring structure of the present invention, the width of the contact hole in the second inter-wiring direction is determined in a self-aligned manner by the distance between the second wirings. For this reason, the design size of the contact hole is reduced, so that the wiring formation area can be reduced. Therefore, high-density mounting of wiring is possible. In addition, since the plug is formed inside the contact hole, the first
It is possible to improve the connectivity between the second wiring and the third wiring.
【0025】本発明の製造方法では、第2の配線間を利
用して自己整合的に第2の配線間にコンタクトホールを
形成し、さらにコンタクトホールの側壁に絶縁性のサイ
ドウォールを形成するので、コンタクトホールと第2の
配線との間の絶縁膜を必要最小限の厚さに形成すること
が可能になる。このため、コンタクトホールを形成する
のに必要な設計寸法を最小にすることができる。またコ
ンタクトホールにプラグを形成することにより、第3の
配線を形成する際にカバレジ性を考慮する必要がなくな
るので、第3の配線の形成が容易になる。In the manufacturing method of the present invention, the contact holes are formed between the second wirings in a self-aligned manner by utilizing the space between the second wirings, and further the insulating sidewalls are formed on the side walls of the contact holes. The insulating film between the contact hole and the second wiring can be formed to have the minimum necessary thickness. Therefore, the design size required to form the contact hole can be minimized. Further, by forming the plug in the contact hole, it is not necessary to consider the coverage when forming the third wiring, so that the formation of the third wiring is facilitated.
【図1】第1の実施例の概略構成断面図である。FIG. 1 is a schematic configuration sectional view of a first embodiment.
【図2】第1の実施例の配線のレイアウト図である。FIG. 2 is a wiring layout diagram of the first embodiment.
【図3】第1の実施例の製造工程図(その1)である。FIG. 3 is a manufacturing process diagram (1) of the first embodiment.
【図4】第1の実施例の製造工程図(その2)である。FIG. 4 is a manufacturing process diagram (2) of the first embodiment.
【図5】第2の実施例の概略構成断面図である。FIG. 5 is a schematic configuration sectional view of a second embodiment.
【図6】第2の実施例の製造工程図である。FIG. 6 is a manufacturing process diagram of the second embodiment.
【図7】従来例の概略構成断面図である。FIG. 7 is a schematic configuration sectional view of a conventional example.
【図8】従来例の配線のレイアウト図である。FIG. 8 is a layout diagram of wiring in a conventional example.
1 多層配線構造 2 多層配線構造 11 基板 12 第1の配線 13 第1の層間絶縁膜 14 第2の配線 15 第2の配線 16 絶縁膜 17 絶縁膜 18 第2の層間絶縁膜 19 コンタクトホール 20 サイドウォール 21 第3の配線 41 プラグ 1 Multilayer Wiring Structure 2 Multilayer Wiring Structure 11 Substrate 12 First Wiring 13 First Interlayer Insulating Film 14 Second Wiring 15 Second Wiring 16 Insulating Film 17 Insulating Film 18 Second Interlayer Insulating Film 19 Contact Hole 20 Side Wall 21 Third wiring 41 Plug
Claims (4)
と、 前記第1の層間絶縁膜上に形成した複数の第2の配線
と、 前記各第2の配線上に形成した絶縁膜と、 前記各第2の配線と前記絶縁膜とを覆う状態に成膜した
第2の層間絶縁膜と、 前記第1の配線の所定位置における前記第2の配線間の
前記第2の層間絶縁膜と前記第1の層間絶縁膜とに設け
たコンタクトホールと、 前記コンタクトホールの側壁に形成した絶縁性のサイド
ウォールと、 前記コンタクトホールを介して前記第1の配線に接続す
るもので、前記第2の層間絶縁膜上に形成した第3の配
線とよりなることを特徴とする多層配線構造。1. A first wiring formed on a substrate, a first interlayer insulating film formed so as to cover the first wiring, and a plurality of first wirings formed on the first interlayer insulating film. Second wiring, an insulating film formed on each of the second wirings, a second interlayer insulating film formed to cover each of the second wirings and the insulating film, and the first wiring A contact hole formed in the second interlayer insulating film and the first interlayer insulating film between the second wirings at a predetermined position, and an insulating sidewall formed on a sidewall of the contact hole, A multi-layer wiring structure, which is connected to the first wiring through a contact hole, and comprises a third wiring formed on the second interlayer insulating film.
であって、 基板上に第1の配線を形成した後、前記第1の配線を覆
う状態に第1の層間絶縁膜を成膜する第1の工程と、 前記第1の層間絶縁膜上に絶縁膜を載せた複数の第2の
配線を形成した後、前記各第2の配線と前記絶縁膜とを
覆う状態に第2の層間絶縁膜を成膜する第2の工程と、 前記第1の配線の所定位置における前記第2の配線間の
前記第2の層間絶縁膜と前記第1の層間絶縁膜とにコン
タクトホールを設ける第3の工程と、 前記コンタクトホールの側壁に絶縁性のサイドウォール
を形成する第4の工程と、 前記コンタクトホールを介して前記第1の配線に接続す
る状態に前記第2の層間絶縁膜上に第3の配線を形成す
る第5の工程とよりなることを特徴とする多層配線構造
の製造方法。2. The method for manufacturing a multilayer wiring structure according to claim 1, wherein after forming the first wiring on the substrate, a first interlayer insulating film is formed so as to cover the first wiring. And a second step of forming a plurality of second wirings with an insulating film on the first interlayer insulating film, and then forming a second wiring in a state of covering the second wirings and the insulating film. A second step of forming an interlayer insulating film, and providing a contact hole in the second interlayer insulating film and the first interlayer insulating film between the second wirings at a predetermined position of the first wiring. A third step, a fourth step of forming an insulating sidewall on the side wall of the contact hole, and a state of being connected to the first wiring through the contact hole on the second interlayer insulating film. And a fifth step of forming a third wiring in the multilayer wiring structure. The method of production.
とともに前記第3の配線を前記プラグに接続する状態で
形成したことを特徴とする多層配線構造。3. The multilayer wiring structure according to claim 1, wherein a conductive plug is provided inside the contact hole and the third wiring is connected to the plug. Construction.
であって、 基板上に第1の配線を形成した後、前記第1の配線を覆
う状態に第1の層間絶縁膜を成膜する第1の工程と、 前記第1の層間絶縁膜上に絶縁膜を載せた複数の第2の
配線を形成した後、前記各第2の配線と前記絶縁膜とを
覆う状態に第2の層間絶縁膜を成膜する第2の工程と、 前記第1の配線の所定位置における前記第2の配線間の
前記第2の層間絶縁膜と前記第1の層間絶縁膜とにコン
タクトホールを設ける第3の工程と、 前記コンタクトホールの側壁に絶縁性のサイドウォール
する第4の工程と、 前記コンタクトホールの内部に導電性のプラグを形成す
る第5の工程と、 前記プラグに接続する状態に前記第2の層間絶縁膜上に
第3の配線を形成する第6の工程とよりなることを特徴
とする多層配線構造の製造方法。4. The method of manufacturing a multilayer wiring structure according to claim 3, wherein after forming the first wiring on the substrate, a first interlayer insulating film is formed so as to cover the first wiring. And a second step of forming a plurality of second wirings with an insulating film on the first interlayer insulating film, and then forming a second wiring in a state of covering the second wirings and the insulating film. A second step of forming an interlayer insulating film, and providing a contact hole in the second interlayer insulating film and the first interlayer insulating film between the second wirings at a predetermined position of the first wiring. A third step, a fourth step of forming an insulating sidewall on the side wall of the contact hole, a fifth step of forming a conductive plug inside the contact hole, and a state of connecting to the plug. And a sixth step of forming a third wiring on the second interlayer insulating film. A method of manufacturing a multilayer wiring structure, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18767592A JPH065714A (en) | 1992-06-22 | 1992-06-22 | Multilayer wiring structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18767592A JPH065714A (en) | 1992-06-22 | 1992-06-22 | Multilayer wiring structure and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065714A true JPH065714A (en) | 1994-01-14 |
Family
ID=16210186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18767592A Pending JPH065714A (en) | 1992-06-22 | 1992-06-22 | Multilayer wiring structure and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065714A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367495B1 (en) * | 1995-12-22 | 2003-03-06 | 주식회사 하이닉스반도체 | Contact hole formation method of semiconductor device |
| US6846733B2 (en) | 1995-09-29 | 2005-01-25 | Kabushiki Kaisha Toshiba | Stacked capacitor-type semiconductor storage device and manufacturing method thereof |
-
1992
- 1992-06-22 JP JP18767592A patent/JPH065714A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6846733B2 (en) | 1995-09-29 | 2005-01-25 | Kabushiki Kaisha Toshiba | Stacked capacitor-type semiconductor storage device and manufacturing method thereof |
| US7023044B2 (en) | 1995-09-29 | 2006-04-04 | Kabushiki Kaisha Toshiba | Stacked capacitor-type semiconductor storage device and manufacturing method thereof |
| US7187027B2 (en) | 1995-09-29 | 2007-03-06 | Kabushiki Kaisha Toshiba | Stacked capacitor-type semiconductor storage device and manufacturing method thereof |
| KR100367495B1 (en) * | 1995-12-22 | 2003-03-06 | 주식회사 하이닉스반도체 | Contact hole formation method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4790948B2 (en) | Semiconductor device having a bit line landing pad on a bit line stud having a local etch stop material layer and a non-boundary contact, and a method of manufacturing the same | |
| US5462893A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| JP3116360B2 (en) | Method for forming self-aligned contact hole and semiconductor device | |
| JP2578577B2 (en) | Contact hole formation method | |
| KR20020033484A (en) | Semiconductor device having bit line landing pad and borderless contact on the bit line stud with etch-stop layer, and formation method thereof | |
| JPH06236876A (en) | Contact formation of semiconductor device | |
| US6133141A (en) | Methods of forming electrical connections between conductive layers | |
| US5233223A (en) | Semiconductor device having a plurality of conductive layers interconnected via a tungsten plug | |
| JPH065714A (en) | Multilayer wiring structure and manufacturing method thereof | |
| WO2023246289A1 (en) | High-voltage isolation device and manufacturing method therefor | |
| JP2508831B2 (en) | Semiconductor device | |
| JPH08107143A (en) | Method for forming multilayer wiring layer | |
| JPH05226475A (en) | Method for manufacturing semiconductor device | |
| JPH02285658A (en) | Manufacture of semiconductor device | |
| US6245667B1 (en) | Method of forming via | |
| JP3029749B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100265991B1 (en) | Manufacture of semiconductor device | |
| JPH07135211A (en) | Semiconductor device and manufacture thereof | |
| JPH0661354A (en) | Method for manufacturing semiconductor device | |
| JPH0653328A (en) | Semiconductor device | |
| JPH04239751A (en) | Manufacture of semiconductor integrated circuit | |
| JPH0817914A (en) | Method for manufacturing semiconductor device | |
| JPH06342850A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JPH05190688A (en) | Forming method of multilayer wiring | |
| JPH0542139B2 (en) |