JPH065748A - 半導体チップの実装構造 - Google Patents
半導体チップの実装構造Info
- Publication number
- JPH065748A JPH065748A JP4159643A JP15964392A JPH065748A JP H065748 A JPH065748 A JP H065748A JP 4159643 A JP4159643 A JP 4159643A JP 15964392 A JP15964392 A JP 15964392A JP H065748 A JPH065748 A JP H065748A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- heat transfer
- transfer piece
- mounting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07221—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】半導体チップの実装構造に係り、特にフリップ
チップ実装において、半導体チップ上に放熱手段を重ね
て設けたりすることなく、放熱手段を構成し、電子機器
の小型化を図る。 【構成】半導体チップ１の回路面１１と基板表面２１と
の間に伝熱片３を介在して基板２側へ放熱するように
し、かつ伝熱片３を弾性材より構成するとともに、高さ
Ｈを実装時の間隙Ｄよりも大きくして、圧縮変形状態で
実装し、接続を確実に行う。
チップ実装において、半導体チップ上に放熱手段を重ね
て設けたりすることなく、放熱手段を構成し、電子機器
の小型化を図る。 【構成】半導体チップ１の回路面１１と基板表面２１と
の間に伝熱片３を介在して基板２側へ放熱するように
し、かつ伝熱片３を弾性材より構成するとともに、高さ
Ｈを実装時の間隙Ｄよりも大きくして、圧縮変形状態で
実装し、接続を確実に行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップの実装構
造に係り、特に半導体チップにパッケージングを行わず
に実装するフリップチップ実装において、放熱を良好に
する半導体チップの実装構造に関するものである。
造に係り、特に半導体チップにパッケージングを行わず
に実装するフリップチップ実装において、放熱を良好に
する半導体チップの実装構造に関するものである。
【０００２】近年、半導体チップの実装構造において
は、電子機器の小型化の要求に伴い、基板上への実装密
度を高めるため、半導体チップにパッケージングを行わ
ずに実装するフリップチップ実装が行われている。しか
し、高発熱型の半導体チップをフリップチップ実装する
場合には、パッケージングを利用した放熱手段が構成で
きず、加熱が問題となるため、放熱機能の高い半導体チ
ップの実装構造が求められている。
は、電子機器の小型化の要求に伴い、基板上への実装密
度を高めるため、半導体チップにパッケージングを行わ
ずに実装するフリップチップ実装が行われている。しか
し、高発熱型の半導体チップをフリップチップ実装する
場合には、パッケージングを利用した放熱手段が構成で
きず、加熱が問題となるため、放熱機能の高い半導体チ
ップの実装構造が求められている。
【０００３】
【従来の技術】従来、半導体チップの実装構造において
は、フリップチップ実装した半導体チップの放熱のため
に半導体チップの背面に冷却フィンを取り付けたり、熱
伝導モジュールを取り付けることによって、半導体チッ
プの加熱を防止していた。
は、フリップチップ実装した半導体チップの放熱のため
に半導体チップの背面に冷却フィンを取り付けたり、熱
伝導モジュールを取り付けることによって、半導体チッ
プの加熱を防止していた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
構成では半導体チップの背面に冷却フィンや熱伝導モジ
ュールを取り付けるため、電子機器の充分な小型化を図
ることができず、また製造も面倒であるという欠点があ
った。
構成では半導体チップの背面に冷却フィンや熱伝導モジ
ュールを取り付けるため、電子機器の充分な小型化を図
ることができず、また製造も面倒であるという欠点があ
った。
【０００５】従って、本発明は、特に実装密度の高密度
化を図るフリップチップ実装において、半導体チップ上
に積み重ねたりすることなく放熱手段を形成して、電子
機器の小型化を図ることのできる半導体チップの実装構
造を提供することを目的とする。
化を図るフリップチップ実装において、半導体チップ上
に積み重ねたりすることなく放熱手段を形成して、電子
機器の小型化を図ることのできる半導体チップの実装構
造を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的は、半導体チッ
プ１の回路面１１と基板２との間に、熱伝導性を有する
とともに、弾性変形可能な伝熱片３を介在し、かつ前記
伝熱片３の高さＨが、前記回路面１１と基板表面２１と
の間隙Ｄよりも大きく形成され、前記伝熱片３を圧縮変
形して前記回路面１１と基板表面２１とを接続してなる
ことを特徴とする半導体チップの実装構造、によって達
成される。
プ１の回路面１１と基板２との間に、熱伝導性を有する
とともに、弾性変形可能な伝熱片３を介在し、かつ前記
伝熱片３の高さＨが、前記回路面１１と基板表面２１と
の間隙Ｄよりも大きく形成され、前記伝熱片３を圧縮変
形して前記回路面１１と基板表面２１とを接続してなる
ことを特徴とする半導体チップの実装構造、によって達
成される。
【０００７】
【作用】すなわち、本発明においては、熱伝導率の大き
い伝熱片３を介在することにより、半導体チップ１の回
路面１１の発熱を伝熱片３を介して基板２へ伝え、放熱
面積の大きい基板２から効率的に放熱することができる
もので、伝熱片３を弾性材により形成して、弾性変形さ
せることにより、確実に半導体チップ１の発熱部と基板
２を熱伝導状態で接続することができ、実装高さの誤差
を吸収して容易に実装することができるものである。
い伝熱片３を介在することにより、半導体チップ１の回
路面１１の発熱を伝熱片３を介して基板２へ伝え、放熱
面積の大きい基板２から効率的に放熱することができる
もので、伝熱片３を弾性材により形成して、弾性変形さ
せることにより、確実に半導体チップ１の発熱部と基板
２を熱伝導状態で接続することができ、実装高さの誤差
を吸収して容易に実装することができるものである。
【０００８】
【実施例】以下、本発明の実施例を図１を用いて詳細に
説明する。図１において（Ａ）は、伝熱片３を取り付け
た基板２を示す図であり、（Ｂ）は、半導体チップ１を
実装した状態を示すものである。
説明する。図１において（Ａ）は、伝熱片３を取り付け
た基板２を示す図であり、（Ｂ）は、半導体チップ１を
実装した状態を示すものである。
【０００９】半導体チップ１は、回路面１１を基板２の
基板表面２１側へ向けて実装されるように、回路面１１
側に、半田あるいは金のバンプ１２を形成している。そ
して、回路面１１の表面にはガラスあるいはポリイミド
の薄膜層１３が形成され、回路面１１を絶縁保護してい
る。
基板表面２１側へ向けて実装されるように、回路面１１
側に、半田あるいは金のバンプ１２を形成している。そ
して、回路面１１の表面にはガラスあるいはポリイミド
の薄膜層１３が形成され、回路面１１を絶縁保護してい
る。
【００１０】基板２は、半導体チップ１の搭載部分に電
極２２を半導体チップ１のバンプ１２に対応するように
形成している。さらに、電極２２、２２間には断面アー
チ状の伝熱片３の脚部３１固定して、伝熱片３が弾性変
形可能なように取り付けられている。
極２２を半導体チップ１のバンプ１２に対応するように
形成している。さらに、電極２２、２２間には断面アー
チ状の伝熱片３の脚部３１固定して、伝熱片３が弾性変
形可能なように取り付けられている。
【００１１】伝熱片３は、銅等の熱伝導率が高く、しか
も弾性変形可能な材質より形成され、弾性変形を効果的
に行うように、図１（Ａ）に示すように、断面アーチ状
の突面部３２が形成されている。さらに、伝熱片３の高
さは、半導体チップ１の非搭載時においては、図１
（Ａ）に示すように高さＨで形成されるが、半導体チッ
プ１の搭載状態においては、Ｈ＞Ｄとなるような搭載間
隙Ｄに圧縮変形するようになっている。
も弾性変形可能な材質より形成され、弾性変形を効果的
に行うように、図１（Ａ）に示すように、断面アーチ状
の突面部３２が形成されている。さらに、伝熱片３の高
さは、半導体チップ１の非搭載時においては、図１
（Ａ）に示すように高さＨで形成されるが、半導体チッ
プ１の搭載状態においては、Ｈ＞Ｄとなるような搭載間
隙Ｄに圧縮変形するようになっている。
【００１２】すなわち、半導体チップ１の搭載時には、
半導体チップ１のバンプ１２を基板２の電極２２に押圧
状態にしてバンプ１２を接合するため、伝熱片３の突面
部３２は、圧縮変形した状態で、半導体チップ１と基板
２との間に介在される。従って、伝熱片３の突面部３２
は偏平状に変形して確実に半導体チップ１の回路面１１
に接触して、脚部３１を介して基板１へ熱を伝えること
ができる。
半導体チップ１のバンプ１２を基板２の電極２２に押圧
状態にしてバンプ１２を接合するため、伝熱片３の突面
部３２は、圧縮変形した状態で、半導体チップ１と基板
２との間に介在される。従って、伝熱片３の突面部３２
は偏平状に変形して確実に半導体チップ１の回路面１１
に接触して、脚部３１を介して基板１へ熱を伝えること
ができる。
【００１３】なお、図１において、伝熱片１は、帯状に
形成されるほか、中央を突出させた円板状に形成しても
よい。また、伝熱片１の弾性変形による復元力が、バン
プ２の接合強度よりも充分小さくなるようにして、バン
プ１２の剥離が生じないように設定されている。
形成されるほか、中央を突出させた円板状に形成しても
よい。また、伝熱片１の弾性変形による復元力が、バン
プ２の接合強度よりも充分小さくなるようにして、バン
プ１２の剥離が生じないように設定されている。
【００１４】図２（Ａ）および（Ｂ）は、伝熱片３の変
形例を示すもので、弾性を有する中空の樹脂球３３の表
面に熱伝導率の高い銅メッキ層３４を形成して、伝熱片
３に弾性と伝熱性を付与するようにしたものである。な
お、樹脂球３３に代えて、管状の樹脂心材を用いたり、
上下の接合部分を予め偏平状に形成して、接合面積を広
くして、伝熱効果を高めるようにすることもできる。
形例を示すもので、弾性を有する中空の樹脂球３３の表
面に熱伝導率の高い銅メッキ層３４を形成して、伝熱片
３に弾性と伝熱性を付与するようにしたものである。な
お、樹脂球３３に代えて、管状の樹脂心材を用いたり、
上下の接合部分を予め偏平状に形成して、接合面積を広
くして、伝熱効果を高めるようにすることもできる。
【００１５】なお、上記実施例においては、伝熱片３を
基板２側に予め固定するもので説明したが、半導体チッ
プ１側に予め固定しておくものでも良い。
基板２側に予め固定するもので説明したが、半導体チッ
プ１側に予め固定しておくものでも良い。
【００１６】
【発明の効果】以上説明したように、本発明において
は、フリップチップ実装のように、半導体チップの放熱
手段の構成が難しい実装構造においても、伝熱片を基板
との間に介在するだけの簡単な構成によって、半導体チ
ップの発熱を放熱面積の大きい基板へ逃がして放熱する
ことができるため。半導体チップの上面に放熱手段を突
設したりする必要がなく、電子機器の小型化を可能と
し、加熱による誤動作を防止することができる。
は、フリップチップ実装のように、半導体チップの放熱
手段の構成が難しい実装構造においても、伝熱片を基板
との間に介在するだけの簡単な構成によって、半導体チ
ップの発熱を放熱面積の大きい基板へ逃がして放熱する
ことができるため。半導体チップの上面に放熱手段を突
設したりする必要がなく、電子機器の小型化を可能と
し、加熱による誤動作を防止することができる。
【図１】本発明の実施例を示す図で、（Ａ）は、半導体
チップの搭載前の基板を示す断面図、（Ｂ）は、半導体
チップの搭載状態を示す断面図である。
チップの搭載前の基板を示す断面図、（Ｂ）は、半導体
チップの搭載状態を示す断面図である。
【図２】本発明の実施例の変形例を示す図で、（Ａ）
は、半導体チップの搭載前の基板を示す断面図、（Ｂ）
は、半導体チップの搭載状態を示す断面図である。
は、半導体チップの搭載前の基板を示す断面図、（Ｂ）
は、半導体チップの搭載状態を示す断面図である。
１ 半導体チップ １１ 回路面 ２ 基板 ２１ 基板表面 ３ 伝熱片
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 直樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 半導体チップ(1) の回路面(11)と基板
(2) との間に、熱伝導性を有するとともに、弾性変形可
能な伝熱片(3) を介在し、かつ前記伝熱片(3)の高さ(H)
が、前記回路面(11)と基板表面(21)との間隙(D) より
も大きく形成され、前記伝熱片(3) を圧縮変形して前記
回路面(11)と基板表面(21)とを接続してなることを特徴
とする半導体チップの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15964392A JP3265544B2 (ja) | 1992-06-18 | 1992-06-18 | 半導体チップの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15964392A JP3265544B2 (ja) | 1992-06-18 | 1992-06-18 | 半導体チップの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH065748A true JPH065748A (ja) | 1994-01-14 |
| JP3265544B2 JP3265544B2 (ja) | 2002-03-11 |
Family
ID=15698200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15964392A Expired - Fee Related JP3265544B2 (ja) | 1992-06-18 | 1992-06-18 | 半導体チップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3265544B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2017122254A1 (ja) * | 2016-01-15 | 2018-11-08 | パナソニックＩｐマネジメント株式会社 | 電子機器 |
| EP3817518A1 (en) * | 2019-10-31 | 2021-05-05 | Aptiv Technologies Limited | A method for manufacturing a circuit board, and associated circuit board |
-
1992
- 1992-06-18 JP JP15964392A patent/JP3265544B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2017122254A1 (ja) * | 2016-01-15 | 2018-11-08 | パナソニックＩｐマネジメント株式会社 | 電子機器 |
| EP3817518A1 (en) * | 2019-10-31 | 2021-05-05 | Aptiv Technologies Limited | A method for manufacturing a circuit board, and associated circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3265544B2 (ja) | 2002-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2914342B2 (ja) | 集積回路装置の冷却構造 | |
| JP4036742B2 (ja) | パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器 | |
| US5990552A (en) | Apparatus for attaching a heat sink to the back side of a flip chip package | |
| JP3274642B2 (ja) | 圧縮可能なヒートシンク構造を有する電子パッケージ及びその製造方法 | |
| US7224048B1 (en) | Flip chip ball grid array package | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JPH09306954A (ja) | 半導体装置及びその実装方法並びに実装構造体 | |
| JPH06260532A (ja) | フリップチップの接続構造 | |
| JP4334542B2 (ja) | パッケージ構造 | |
| JP4467380B2 (ja) | 半導体パッケージ、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器 | |
| US7605020B2 (en) | Semiconductor chip package | |
| JP2001267699A (ja) | Ｃｔｅが一致した印刷配線板上のチップスケールパッケージング | |
| JP5120320B2 (ja) | パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器 | |
| JP3265544B2 (ja) | 半導体チップの実装構造 | |
| JPS6092642A (ja) | 半導体装置の強制冷却装置 | |
| JP4193702B2 (ja) | 半導体パッケージの実装構造 | |
| JP2000174186A (ja) | 半導体装置およびその実装方法 | |
| US20060103032A1 (en) | Die attach material for TBGA or flexible circuitry | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JP3348562B2 (ja) | 半導体パッケージの実装構造 | |
| JPH11121525A (ja) | 半導体装置 | |
| JPH11121660A (ja) | 半導体装置およびその製造方法 | |
| JP3348937B2 (ja) | 半導体集積回路装置およびその組立方法 | |
| TW423107B (en) | Chip package having a heat sink | |
| JPS60241240A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |