JPH065805B2 - 振幅制限回路 - Google Patents
振幅制限回路Info
- Publication number
- JPH065805B2 JPH065805B2 JP60166306A JP16630685A JPH065805B2 JP H065805 B2 JPH065805 B2 JP H065805B2 JP 60166306 A JP60166306 A JP 60166306A JP 16630685 A JP16630685 A JP 16630685A JP H065805 B2 JPH065805 B2 JP H065805B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- impedance
- amplitude
- capacitor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/94—Generating pulses having essentially a finite slope or stepped portions having trapezoidal shape
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/024—Erasing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
- H03K3/66—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator
- H03K3/70—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator time intervals between all adjacent pulses of one train being equal
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、磁気記録又は再生装置における消去信号等
に用いられる持続振動とこれに続く徐々に減衰する振動
とを発生させるための振幅制限回路に関し、特に減衰振
動を最終的にゼロにすることを可能にする手段に関す
る。
に用いられる持続振動とこれに続く徐々に減衰する振動
とを発生させるための振幅制限回路に関し、特に減衰振
動を最終的にゼロにすることを可能にする手段に関す
る。
（従来の技術） 映像信号を１フィールド又は１フレームの周期で記録担
体、例えば磁気ディスクに記録するようにした磁気記録
又は再生装置において、例えば第２図に示す磁気ディス
ク１に同心円状に記録トラック２を形成している場合
に、個々のトラックの記録信号を独立して消去できるこ
とが望ましい。この場合に、記録されている映像信号の
帯域外の周波数の持続振動とこれに続く徐々に減衰する
振動（第３図（Ａ）参照）とよりなる消去信号を用いれ
ば、磁気ヘッドの高透磁率領域で作動させることがで
き、記録担体の記録トラックごとに効率のよい消去を行
うことができる（特開昭５９−１１０００８号公報参
照）。
体、例えば磁気ディスクに記録するようにした磁気記録
又は再生装置において、例えば第２図に示す磁気ディス
ク１に同心円状に記録トラック２を形成している場合
に、個々のトラックの記録信号を独立して消去できるこ
とが望ましい。この場合に、記録されている映像信号の
帯域外の周波数の持続振動とこれに続く徐々に減衰する
振動（第３図（Ａ）参照）とよりなる消去信号を用いれ
ば、磁気ヘッドの高透磁率領域で作動させることがで
き、記録担体の記録トラックごとに効率のよい消去を行
うことができる（特開昭５９−１１０００８号公報参
照）。
従来、上記のような持続振動とこれに続く減衰振動とよ
りなる振動を発生させるために、例えば第４図に示す回
路が用いられていた。すなわち同図において、３は第３
図（Ｂ）に示す持続振動の入力端、４は振幅変調器、５
は台形波発生回路であり、台形波発生回路５は７から入
力されるパルス（同図（Ｃ））を受けて同図（Ｄ）に示
す台形波を発生し、振幅変調器４は３から入力される持
続振動を８から入力される台形波で振幅変調してこれを
９に出力する。
りなる振動を発生させるために、例えば第４図に示す回
路が用いられていた。すなわち同図において、３は第３
図（Ｂ）に示す持続振動の入力端、４は振幅変調器、５
は台形波発生回路であり、台形波発生回路５は７から入
力されるパルス（同図（Ｃ））を受けて同図（Ｄ）に示
す台形波を発生し、振幅変調器４は３から入力される持
続振動を８から入力される台形波で振幅変調してこれを
９に出力する。
ここで、９に出力される持続振動の振幅と８から入力さ
れる信号の電位とは比例する関係にあるから、９に出力
される振幅がゼロになるように８から入力される台形波
の第３図（Ｄ）０の部分の電位を調整しておけば、９に
出力される波形は同図（Ａ）のようになる。この９に出
力される信号は、フィルタ１０を通過させて不要な高調
波を除去し、増幅器１１により線形に増幅した後、消去
信号として磁気ヘッド１２を介して記録担体に記録さ
れ、それ以前に記録されていた映像信号が消去される。
例えば、前記の持続振動の期間Ｔ２に記録端体内の磁化
を飽和磁化させてそれ以前に記録されていた原信号を重
ね書き消去し、その後減衰振動期間Ｔ３に歪みを取り除
くようにする。したがって、第３図のＴ２及びＴ３の期
間長は上記の条件をみたすように設定される。
れる信号の電位とは比例する関係にあるから、９に出力
される振幅がゼロになるように８から入力される台形波
の第３図（Ｄ）０の部分の電位を調整しておけば、９に
出力される波形は同図（Ａ）のようになる。この９に出
力される信号は、フィルタ１０を通過させて不要な高調
波を除去し、増幅器１１により線形に増幅した後、消去
信号として磁気ヘッド１２を介して記録担体に記録さ
れ、それ以前に記録されていた映像信号が消去される。
例えば、前記の持続振動の期間Ｔ２に記録端体内の磁化
を飽和磁化させてそれ以前に記録されていた原信号を重
ね書き消去し、その後減衰振動期間Ｔ３に歪みを取り除
くようにする。したがって、第３図のＴ２及びＴ３の期
間長は上記の条件をみたすように設定される。
（発明が解決しようとする問題点） ところで、第４図に示す従来の装置では、８に入力され
る台形波の電位の微妙な調整を必要とするとともにこの
電位が温度ドリフトすると、第５図に示すようにａで表
される振幅のキャリア（持続振動）が残り、効率のよい
消去が行われなくなる欠点がある。
る台形波の電位の微妙な調整を必要とするとともにこの
電位が温度ドリフトすると、第５図に示すようにａで表
される振幅のキャリア（持続振動）が残り、効率のよい
消去が行われなくなる欠点がある。
したがって、この発明は、従来の振幅制限回路の前述の
欠点を除去し、持続振動とこれに続く徐々に減衰する振
動を発生させるための振幅制限回路について、減衰振動
を最終的にゼロにすることを可能にする手段を提供する
ことを目的とする。
欠点を除去し、持続振動とこれに続く徐々に減衰する振
動を発生させるための振幅制限回路について、減衰振動
を最終的にゼロにすることを可能にする手段を提供する
ことを目的とする。
（問題点を解決するための手段） この発明の振幅制限回路は、上記の目的を達成するた
め、互いに導電形を異にする第１及び第２の半導体素子
（２１、２２）を有し、前記第１及び第２の半導体のエ
ミッタを互いに接続し、前記第１の半導体素子のベース
に第１の抵抗器（Ｒ２）と第１のコンデンサ（Ｃ２）と
を含む第１のインピーダンスを、前記第２の半導体素子
のベースに第２の抵抗器（Ｒ３）と第２のコンデンサ
（Ｃ３）とを含む第２のインピーダンスを接続し、更に
前記第１のインピーダンスと前記第２のインピーダンス
との間にスイッチ素子（２３）と第３のコンデンサ（Ｃ
１）とを設け、前記第１及び第２の半導体素子のエミッ
タに対して第３の抵抗器（Ｒ１）を含む第３のインピー
ダンスを介して持続振動信号を供給すると共に前記スイ
ッチ素子に対して該スイッチ素子を開閉するための制御
信号（７）を供給するように構成したものである。
め、互いに導電形を異にする第１及び第２の半導体素子
（２１、２２）を有し、前記第１及び第２の半導体のエ
ミッタを互いに接続し、前記第１の半導体素子のベース
に第１の抵抗器（Ｒ２）と第１のコンデンサ（Ｃ２）と
を含む第１のインピーダンスを、前記第２の半導体素子
のベースに第２の抵抗器（Ｒ３）と第２のコンデンサ
（Ｃ３）とを含む第２のインピーダンスを接続し、更に
前記第１のインピーダンスと前記第２のインピーダンス
との間にスイッチ素子（２３）と第３のコンデンサ（Ｃ
１）とを設け、前記第１及び第２の半導体素子のエミッ
タに対して第３の抵抗器（Ｒ１）を含む第３のインピー
ダンスを介して持続振動信号を供給すると共に前記スイ
ッチ素子に対して該スイッチ素子を開閉するための制御
信号（７）を供給するように構成したものである。
（作 用） 上記の構成において、先ず、前記制御信号がローである
期間には前記持続振動は、この回路の出力端から出力さ
れず、前記制御信号がハイになると前記スイッチにより
第１及び第２の半導体素子のベース間が短絡され、この
回路の出力端から前記の持続振動が出力される。次に、
前記制御信号が再びローになると前記スイッチが再びオ
フになるが、前記第１及び第２のインピーダンス並びに
前記第３のコンデンサにより前記第１及び第２の半導体
素子のベース電位は、直ちに先に制御信号がローであっ
たときの所定の電位に回復せず、それぞれの所定の電位
に向かって徐々に上昇し、又は下降する。この間、回路
の出力端からは振幅が徐々に減少していく信号が出力さ
れる。そして前記の半導体素子のベース電位がそれぞれ
上記の所定の電位になった時点でこの回路の出力端に生
ずる信号は実質的にゼロになる。したがって、上記の構
成によれば、持続振動とこれに続く振幅が徐々に減衰
し、最終的に振幅が実質的にゼロになる減衰振動とより
なる信号を得ることができる。
期間には前記持続振動は、この回路の出力端から出力さ
れず、前記制御信号がハイになると前記スイッチにより
第１及び第２の半導体素子のベース間が短絡され、この
回路の出力端から前記の持続振動が出力される。次に、
前記制御信号が再びローになると前記スイッチが再びオ
フになるが、前記第１及び第２のインピーダンス並びに
前記第３のコンデンサにより前記第１及び第２の半導体
素子のベース電位は、直ちに先に制御信号がローであっ
たときの所定の電位に回復せず、それぞれの所定の電位
に向かって徐々に上昇し、又は下降する。この間、回路
の出力端からは振幅が徐々に減少していく信号が出力さ
れる。そして前記の半導体素子のベース電位がそれぞれ
上記の所定の電位になった時点でこの回路の出力端に生
ずる信号は実質的にゼロになる。したがって、上記の構
成によれば、持続振動とこれに続く振幅が徐々に減衰
し、最終的に振幅が実質的にゼロになる減衰振動とより
なる信号を得ることができる。
（実施例） 以下第１図、第３図及び第６図等を参照してこの発明の
実施例について、その構成及び作用の順序で詳細に説明
する。
実施例について、その構成及び作用の順序で詳細に説明
する。
（この発明の振幅制限回路の実施例の構成）（第１図、
第３図） 第１図は、この発明の振幅制限回路の一実施例を示し、
この回路は第４図の破線Ａの部分に適用されるものであ
る。第１図において、２１及び２２は、それぞれ、互い
に導電形を異にする半導体素子としてのｎｐｎトランジ
スタ及びｐｎｐトランジスタであって、各トランジスタ
のエミッタは互いに接続され、これらのエミッタには、
第３のインピーダンスとしての共通の抵抗Ｒ１を介して
第３図（Ｂ）に示す持続振動が入力される。なおこの持
続振動は、トランジスタ２１又は２２のベース・エミッ
タ間の電圧降下をＶBEとして２ＶBE以上の振幅を有する
ものとする。ｎｐｎトランジスタ２１のベースには第１
のインピーダンスとしての抵抗Ｒ２及びコンデンサＣ２
の並列回路が接続され、ｐｎｐトランジスタ２２のベー
スには第２のインピーダンスとしての抵抗Ｒ３及びコン
デンサＣ３の並列回路が接続される。
第３図） 第１図は、この発明の振幅制限回路の一実施例を示し、
この回路は第４図の破線Ａの部分に適用されるものであ
る。第１図において、２１及び２２は、それぞれ、互い
に導電形を異にする半導体素子としてのｎｐｎトランジ
スタ及びｐｎｐトランジスタであって、各トランジスタ
のエミッタは互いに接続され、これらのエミッタには、
第３のインピーダンスとしての共通の抵抗Ｒ１を介して
第３図（Ｂ）に示す持続振動が入力される。なおこの持
続振動は、トランジスタ２１又は２２のベース・エミッ
タ間の電圧降下をＶBEとして２ＶBE以上の振幅を有する
ものとする。ｎｐｎトランジスタ２１のベースには第１
のインピーダンスとしての抵抗Ｒ２及びコンデンサＣ２
の並列回路が接続され、ｐｎｐトランジスタ２２のベー
スには第２のインピーダンスとしての抵抗Ｒ３及びコン
デンサＣ３の並列回路が接続される。
さらに上記の２つの並列回路の間には、コンデンサＣ１
及びスイッチとしてのｎチャネル電界効果トランジスタ
２３が接続される。なお電界効果トランジスタ２３に代
えてトランジスタ２１，２２のベースをオン、オフする
ことができる他のスイッチ手段を用いることができる。
電界効果トランジスタ２３のゲートには、抵抗Ｒ６及び
ダイオード２４を介して第３図（Ｃ）に示す制御信号が
入力される。電界効果トランジスタ２３のゲートは、さ
らに、抵抗Ｒ４を介して電源ＶCCに、また抵抗Ｒ５を介
して基準電位（例えばゼロ電位）に接続される。また９
に出力される信号は、第４図の場合と同様にフィルタ１
０及び増幅器１１を介して消去信号として磁気ヘッド１
２に供給される。
及びスイッチとしてのｎチャネル電界効果トランジスタ
２３が接続される。なお電界効果トランジスタ２３に代
えてトランジスタ２１，２２のベースをオン、オフする
ことができる他のスイッチ手段を用いることができる。
電界効果トランジスタ２３のゲートには、抵抗Ｒ６及び
ダイオード２４を介して第３図（Ｃ）に示す制御信号が
入力される。電界効果トランジスタ２３のゲートは、さ
らに、抵抗Ｒ４を介して電源ＶCCに、また抵抗Ｒ５を介
して基準電位（例えばゼロ電位）に接続される。また９
に出力される信号は、第４図の場合と同様にフィルタ１
０及び増幅器１１を介して消去信号として磁気ヘッド１
２に供給される。
なおこの実施例において、消去されるべき記録信号は、
映像信号のほかデータ信号等の他の情報であってもよ
い。
映像信号のほかデータ信号等の他の情報であってもよ
い。
（この発明の振幅制限回路の実施例の作用）（第１図、
第３図、第６図） 第３図のＴ１の期間では、トランジスタ２１のエミッタ
のインピーダンスは、Ｒ２＝Ｒ３，Ｃ２＝Ｃ３であり、
かつトランジスタ２１及び２２の電流増幅率ｈfeが等し
ければ （Ｒ２‖Ｃ２）／２×（ｈfe＋１） （ただし（Ｒ２‖Ｃ２）はＲ２とＣ２との並列インピー
ダンス） となり、Ｒ１に比べて十分小さい。したがってＴ１の期
間では３に入力される持続振動は９に出力されない。こ
のときトランジスタ２１，２２のエミッタの電位は１／
２ＶCCであり、トランジスタ２１及び２２のベース電位
は、それぞれ １／２ＶCC＋ＶBE及び１／２ＶCC−ＶBE （ただしＶBEはトランジスタ２１のベース・エミッタ間
の電圧降下、−ＶBEはトランジスタ２２のベース・エミ
ッタ間の電圧降下である） で表わされる。
第３図、第６図） 第３図のＴ１の期間では、トランジスタ２１のエミッタ
のインピーダンスは、Ｒ２＝Ｒ３，Ｃ２＝Ｃ３であり、
かつトランジスタ２１及び２２の電流増幅率ｈfeが等し
ければ （Ｒ２‖Ｃ２）／２×（ｈfe＋１） （ただし（Ｒ２‖Ｃ２）はＲ２とＣ２との並列インピー
ダンス） となり、Ｒ１に比べて十分小さい。したがってＴ１の期
間では３に入力される持続振動は９に出力されない。こ
のときトランジスタ２１，２２のエミッタの電位は１／
２ＶCCであり、トランジスタ２１及び２２のベース電位
は、それぞれ １／２ＶCC＋ＶBE及び１／２ＶCC−ＶBE （ただしＶBEはトランジスタ２１のベース・エミッタ間
の電圧降下、−ＶBEはトランジスタ２２のベース・エミ
ッタ間の電圧降下である） で表わされる。
次に、Ｔ２の期間では、７に入力されるパルスがハイで
あるので、ダイオード２４はオフになる。そしてＲ４＝
Ｒ５ならば電界効果トランジスタ２３のゲート電位が１
／２ＶCCになり、トランジスタ２１，２２ベース間を電
界効果トランジスタ２３のソース・ドレインで短絡す
る。したがって、期間Ｔ２の間トランジスタ２１，２２
のベース電位は１／２ＶCCとなり、９には２ＶBEの振幅
を有する、３に入力される持続信号が出力される。
あるので、ダイオード２４はオフになる。そしてＲ４＝
Ｒ５ならば電界効果トランジスタ２３のゲート電位が１
／２ＶCCになり、トランジスタ２１，２２ベース間を電
界効果トランジスタ２３のソース・ドレインで短絡す
る。したがって、期間Ｔ２の間トランジスタ２１，２２
のベース電位は１／２ＶCCとなり、９には２ＶBEの振幅
を有する、３に入力される持続信号が出力される。
次に、Ｔ３の期間では、再び７に入力されるパルスがロ
ーになり電界効果トランジスタ２３のソース・ドレイン
間はオフになる。しかしながらコンデンサＣ１、抵抗Ｒ
２及びコンデンサＣ２、並びに、抵抗Ｒ３及びコンデン
サＣ３が前記のように接続されているため、トランジス
タ２１，２２のベース電位は、直ちに １／２ＶCC＋ＶBE及び１／２ＶCC−ＶBEになれず、それ
ぞれ徐々に上昇し、下降する。このため期間Ｔ３では、
トランジスタ２１，２２のベース電位が １／２ＶCC＋ＶBE及び１／２ＶCC−ＶBEになるまで、９
からは振幅が徐々に減少していく信号が出力される。そ
してトランジスタ２１，２２のベース電位が、それぞれ
上記の電位になった時点で９に生ずる信号はゼロにな
り、Ｔ４の期間に移行する。
ーになり電界効果トランジスタ２３のソース・ドレイン
間はオフになる。しかしながらコンデンサＣ１、抵抗Ｒ
２及びコンデンサＣ２、並びに、抵抗Ｒ３及びコンデン
サＣ３が前記のように接続されているため、トランジス
タ２１，２２のベース電位は、直ちに １／２ＶCC＋ＶBE及び１／２ＶCC−ＶBEになれず、それ
ぞれ徐々に上昇し、下降する。このため期間Ｔ３では、
トランジスタ２１，２２のベース電位が １／２ＶCC＋ＶBE及び１／２ＶCC−ＶBEになるまで、９
からは振幅が徐々に減少していく信号が出力される。そ
してトランジスタ２１，２２のベース電位が、それぞれ
上記の電位になった時点で９に生ずる信号はゼロにな
り、Ｔ４の期間に移行する。
Ｔ３の期間は、コンデンサＣ２，Ｃ３の容量をコンデン
サＣ１より十分小さく選ぶと、Ｒ２とＣ１との積に比例
する。またＲ２＝Ｒ３であれば、期間Ｔ３における上下
の振幅の減少のバランスが保証されるので（この場合Ｃ
２＝Ｃ３でなくてもよい）、第１図の回路によれば実質
的に第３図（Ａ）に示すような減衰振動が最終的にゼロ
振幅になり、かつゼロラインに関して上下の振幅が対称
に保たれる消去信号が得られる。
サＣ１より十分小さく選ぶと、Ｒ２とＣ１との積に比例
する。またＲ２＝Ｒ３であれば、期間Ｔ３における上下
の振幅の減少のバランスが保証されるので（この場合Ｃ
２＝Ｃ３でなくてもよい）、第１図の回路によれば実質
的に第３図（Ａ）に示すような減衰振動が最終的にゼロ
振幅になり、かつゼロラインに関して上下の振幅が対称
に保たれる消去信号が得られる。
トランジスタ２１，２２の電流増幅率ｈfeが等しくない
ときは、期間Ｔ１におけるトランジスタ２１のエミッタ
電位が１／２ＶCCにならず第６図に示すように△Ｖだけ
ずれることがあり、この場合には同図のｂに示すような
低周波のうねりが発生する。これに対しては、フィルタ
１０及び増幅器１１にこのような低周波を通過させない
特性をもたせることが可能であるので、上記の場合にも
磁気ヘッド１２には第３図（Ａ）に示すような最終的に
ゼロ振幅になる消去信号を供給することができる。
ときは、期間Ｔ１におけるトランジスタ２１のエミッタ
電位が１／２ＶCCにならず第６図に示すように△Ｖだけ
ずれることがあり、この場合には同図のｂに示すような
低周波のうねりが発生する。これに対しては、フィルタ
１０及び増幅器１１にこのような低周波を通過させない
特性をもたせることが可能であるので、上記の場合にも
磁気ヘッド１２には第３図（Ａ）に示すような最終的に
ゼロ振幅になる消去信号を供給することができる。
（発明の効果） 前述のように、この発明によれば、きわめて簡単な回路
構成で持続振動とこれに続く振幅が徐々に減衰し、最終
的に振幅が実質的にゼロになる減衰振動とよりなる信号
を得ることができ、しかも無調整で上記の機能を奏する
ことができる。
構成で持続振動とこれに続く振幅が徐々に減衰し、最終
的に振幅が実質的にゼロになる減衰振動とよりなる信号
を得ることができ、しかも無調整で上記の機能を奏する
ことができる。
第１図はこの発明の振幅制限回路の一実施例の回路図、
第２図は磁気記録又は再生装置における磁気ディスク上
の記録トラックの説明図、第３図は第１図の実施例の回
路の動作を説明する波形図を示し、同図（Ａ）は出力消
去信号の波形図、同図（Ｂ）は持続振動の波形図、同図
（Ｃ）は制御信号の波形図、同図（Ｄ）は台形波信号の
波形図、第４図は従来の消去信号発生装置のブロック
図、第５図は従来の装置から出力される消去信号におい
て持続振動が残存する状況を説明する波形図、第６図は
第１図の回路において２つのトランジスタの電流増幅率
が等しくないときの出力信号を説明する波形図である。 符号の説明 ２１，２２：半導体素子としてのトランジスタ、２３：
スイッチとしての電界効果トランジスタ、２４：ダイオ
ード、Ｒ１ないしＲ６：抵抗、Ｃ１ないしＣ３：コンデ
ンサ。
第２図は磁気記録又は再生装置における磁気ディスク上
の記録トラックの説明図、第３図は第１図の実施例の回
路の動作を説明する波形図を示し、同図（Ａ）は出力消
去信号の波形図、同図（Ｂ）は持続振動の波形図、同図
（Ｃ）は制御信号の波形図、同図（Ｄ）は台形波信号の
波形図、第４図は従来の消去信号発生装置のブロック
図、第５図は従来の装置から出力される消去信号におい
て持続振動が残存する状況を説明する波形図、第６図は
第１図の回路において２つのトランジスタの電流増幅率
が等しくないときの出力信号を説明する波形図である。 符号の説明 ２１，２２：半導体素子としてのトランジスタ、２３：
スイッチとしての電界効果トランジスタ、２４：ダイオ
ード、Ｒ１ないしＲ６：抵抗、Ｃ１ないしＣ３：コンデ
ンサ。
Claims (1)
- 【請求項１】互いに導電形を異にする第１及び第２の半
導体素子（２１、２２）を有し、前記第１及び第２の半
導体のエミッタを互いに接続し、前記第１の半導体素子
のベースに第１の抵抗器（Ｒ２）と第１のコンデンサ
（Ｃ２）とを含む第１のインピーダンスを、前記第２の
半導体素子のベースに第２の抵抗器（Ｒ３）と第２のコ
ンデンサ（Ｃ３）とを含む第２のインピーダンスを接続
し、更に前記第１のインピーダンスと前記第２のインピ
ーダンスとの間にスイッチ素子（２３）と第３のコンデ
ンサ（Ｃ１）とを設け、前記第１及び第２の半導体素子
のエミッタに対して第３の抵抗器（Ｒ１）を含む第３の
インピーダンスを介して持続振動信号を供給すると共に
前記スイッチ素子に対して該スイッチ素子を開閉するた
めの制御信号（７）を供給するように構成したことを特
徴とする振幅制限回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166306A JPH065805B2 (ja) | 1985-07-27 | 1985-07-27 | 振幅制限回路 |
| US06/890,062 US4750061A (en) | 1985-07-27 | 1986-07-24 | Amplitude limiter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166306A JPH065805B2 (ja) | 1985-07-27 | 1985-07-27 | 振幅制限回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6226911A JPS6226911A (ja) | 1987-02-04 |
| JPH065805B2 true JPH065805B2 (ja) | 1994-01-19 |
Family
ID=15828893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60166306A Expired - Lifetime JPH065805B2 (ja) | 1985-07-27 | 1985-07-27 | 振幅制限回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4750061A (ja) |
| JP (1) | JPH065805B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63294706A (ja) * | 1987-05-27 | 1988-12-01 | Kubota Ltd | 苗列感知センサ |
| JPH0264903A (ja) * | 1988-08-30 | 1990-03-05 | Toshiba Corp | 磁気記録再生装置のデータ書込み回路 |
| US5119016A (en) * | 1991-03-29 | 1992-06-02 | At&T Bell Laboratories | Clamp limiter circuit with precise clamping level control |
| JP3001284B2 (ja) * | 1991-04-23 | 2000-01-24 | 日本電気株式会社 | 電圧制御発振システム |
| US10541527B2 (en) * | 2013-03-19 | 2020-01-21 | Texas Instruments Deutschland Gmbh | Inductive isolation of capactive load in amplitude limiters |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3666893A (en) * | 1969-09-25 | 1972-05-30 | Tokyo Shibaura Electric Co | Magnetic eraser with head winding as part of oscillator circuit |
-
1985
- 1985-07-27 JP JP60166306A patent/JPH065805B2/ja not_active Expired - Lifetime
-
1986
- 1986-07-24 US US06/890,062 patent/US4750061A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4750061A (en) | 1988-06-07 |
| JPS6226911A (ja) | 1987-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4338529A (en) | Cue signal generating circuit | |
| JPH065805B2 (ja) | 振幅制限回路 | |
| JPS59123321A (ja) | スイツチ回路 | |
| US4390847A (en) | Muting device | |
| JPS6121009U (ja) | 再生前置増幅器 | |
| US3797038A (en) | Data or audio recording and playback apparatus | |
| KR0161677B1 (ko) | 신호 기록장치 | |
| JPS62236150A (ja) | 光デイスク装置 | |
| SU1397965A1 (ru) | Устройство дл магнитной записи и воспроизведени | |
| JP3144601B2 (ja) | 磁気ヘツド駆動装置 | |
| KR950000356Y1 (ko) | 오디오 더빙장치 | |
| JPS6117651Y2 (ja) | ||
| JPH0237829A (ja) | 電流ソフトスイッチ回路 | |
| SU1571669A1 (ru) | Устройство магнитной записи и воспроизведени информации | |
| JPS6113284B2 (ja) | ||
| JPH0548293Y2 (ja) | ||
| JPH0648581Y2 (ja) | 頭出し信号記録回路 | |
| JP3128815B2 (ja) | 回転消去回路 | |
| KR910004719Y1 (ko) | 스테레오 vtr의 더빙회로 | |
| KR950015286A (ko) | 브이 씨 알의 재생시 소거 방지 회로 | |
| JP3362513B2 (ja) | 磁気記録再生装置 | |
| JPS5984309A (ja) | テ−プレコ−ダ−の録音再生切換回路 | |
| JPH0629764Y2 (ja) | 高域補償回路 | |
| KR910002031Y1 (ko) | 비디오 테이프 비스 기록시 잔류신호 제거회로 | |
| JPH0581961B2 (ja) |