JPH065834A

JPH065834A - イメージセンサ

Info

Publication number: JPH065834A
Application number: JP4185727A
Authority: JP
Inventors: Akira Mihara; 顕三原
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1992-06-22
Filing date: 1992-06-22
Publication date: 1994-01-14

Abstract

(57)【要約】【目的】残像低減用のリセット用薄膜トランジスタ
と、フォトダイオードとを一体化することにより、イメ
ージセンサの小型化を図る。【構成】リセット用薄膜トランジスタ部Ｒのドレイン
電極８Ｒの上に光導電体層１０と透明電極１１が形成さ
れ、フォトダイオード部Ｐを構成している。透明電極１
１は、共通の電源端子に接続されている。リセット用薄
膜トランジスタ部Ｒのソース電極９Ｒは、コンタクトホ
ール１４を介してＡｌ電極１２に接続され、アース電位
に落とされている。ドレイン電極８Ｒは、フォトダイオ
ード部Ｐの下部電極１５および信号線６を兼ねるよう形
成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ、イメー
ジスキャナ等に用いられるイメージセンサに関するもの
である。

【０００２】

【従来の技術】従来、イメージセンサに用いられる密着
型のイメージセンサとして、ＴＦＴ（薄膜トランジス
タ）マトリックス駆動のイメージセンサが知られてい
る。これは、原稿等の画像情報を受光素子アレイに投影
し、各受光素子で発生した電荷をＴＦＴスイッチを用い
た転送用トランジスタによって、ブロック単位ごとに配
線間の容量に転送して、時系列的に読み出すものであ
る。

【０００３】図６は、その一例の等価回路図である。図
中、Ｐ₁₁〜Ｐ_MNはフォトダイオード、Ｃ₁₁〜Ｃ_MNはフォ
トダイオード部容量、Ｔ₁₁〜Ｔ_MNは転送用トランジス
タ、Ｃ_L1〜Ｃ_LNは線間容量、Ｓ₁〜Ｓ_Nは信号線、Ｇ₁
〜Ｇ_Mはゲート線である。

【０００４】フォトダイオード部容量Ｃ₁₁〜Ｃ_MNを有す
るフォトダイオードＰ₁₁〜Ｐ_MNは、Ｍ個のブロックに分
割され、各ブロックにはそれぞれＮ個のフォトダイオー
ドが割り当てられる。フォトダイオードＰ₁₁〜Ｐ_1Nが第
１ブロック、フォトダイオードＰ₂₁〜Ｐ_2Nが第２ブロッ
ク、以下、その順に、フォトダイオードＰ_M1〜Ｐ_MNが第
Ｍブロックとなっている。各フォトダイオードの出力
は、転送トランジスタＴ₁₁〜Ｔ_1N，Ｔ₂₁〜Ｔ_2N，・・
・，Ｔ_M1〜Ｔ_MNをスイッチング素子としてそれぞれのド
レインに接続され、各転送用トランジスタのソースは、
各ブロックの同一の順位のものが同一の信号線に接続さ
れるように、信号線Ｓ₁〜Ｓ_Nに接続されている。転送
用トランジスタＴ₁₁〜Ｔ_1N，Ｔ₂₁〜Ｔ_2N，・・・，Ｔ_M1
〜Ｔ_MNの各ゲートは、ブロックごとに共通にしてゲート
線Ｇ₁，Ｇ₂，・・・，Ｇ_Mに接続されている。信号線
Ｓ₁，Ｓ₂，・・・，Ｓ_Nには、線間容量Ｃ_L1，Ｃ_L2，
・・・，Ｃ_LNが存在している。これに付加容量が接続さ
れることもある。

【０００５】図示しない駆動パルス発生回路の出力が、
ゲート線Ｇ₁，Ｇ₂，・・・，Ｇ_Mに順次与えられて、
ブロックごとにスイッチング素子である転送用トランジ
スタＴ₁₁〜Ｔ_1N，Ｔ₂₁〜Ｔ_2N，・・・，Ｔ_M1〜Ｔ_MNをオ
ンさせことにより、フォトダイオードＰ₁₁〜Ｐ_1N，Ｐ₂₁
〜Ｐ_2N，・・・，Ｐ_M1〜Ｐ_MNの出力が、線間容量Ｃ_L1，
Ｃ_L2，・・・，Ｃ_LNに転送され蓄積される。駆動パルス
に同期して、信号線Ｓ₁，Ｓ₂，・・・，Ｓ_Nを順次読
み出すことにより、出力信号が順次選択される。まず、
駆動パルス発生回路によりゲート線Ｇ₁にゲートパルス
が出力されたとする。それにより、第１ブロックの転送
用トランジスタＴ₁₁〜Ｔ_1Nがオンし、フォトダイオード
Ｐ₁₁〜Ｐ_1Nの出力を信号線Ｓ₁，Ｓ₂，・・・，Ｓ_nに
接続し、線間容量Ｃ_L1，Ｃ_L2，・・・，Ｃ_LNに転送し蓄
積される。線間容量Ｃ_L1，Ｃ_L2，・・・，Ｃ_Lnに蓄積さ
れた出力信号は、読み出し信号により順次選択される。
次に、駆動パルス発生回路からゲート線Ｇ₂にゲートパ
ルスが出力され、第２ブロックの転送用トランジスタＴ
₂₁〜Ｔ_2Nがオンし、フォトダイオードＰ₂₁〜Ｐ_2Nの出力
が線間容量Ｃ_L1，Ｃ_L2，・・・，Ｃ_LNに転送され、同様
にして、信号線Ｓ₁，Ｓ₂，・・・，Ｓ_Nを読み出し信
号により順次選択する。以下、同様にして第Ｍブロック
までの出力が、時系列信号として出力され、原稿におけ
る１ラインの画像情報が読み取られ、副走査が行なわれ
て次のラインを同様に読み取り、これを繰り返し、原稿
全体の画像情報を時系列信号として読み出すことができ
る。

【０００６】特開平４−１３３３５０号公報に記載され
たイメージセンサにおいては、上述した転送用薄膜トラ
ンジスタのソース電極上もしくはドレイン電極上に、光
導電体層と透明導電体層をその順に積層したフォトダイ
オードを配設し、転送用薄膜トランジスタとフォトダイ
オードを一体化した構造を開示している。このようなイ
メージセンサにおいては、フォトダイオード部容量Ｃ₁₁
〜Ｃ_MNの蓄積電荷が、線間容量Ｃ_L1，Ｃ_L2，・・・，Ｃ
_LNに転送される際には、フォトダイオード部容量Ｃ₁₁〜
Ｃ_MNと線間容量Ｃ_L1，Ｃ_L2，・・・，Ｃ_LNの比によって
フォトダイオード部容量Ｃ₁₁〜Ｃ_MNに電荷が残り、それ
が残像となるという問題がある。

【０００７】この残像を低減するため、特開平１−９４
６５５号公報の第６図に示されたイメージセンサでは、
フォトダイオード部容量Ｃ₁₁〜Ｃ_MNのリセット用薄膜ト
ランジスタを備えるイメージセンサが考えられている。

【０００８】図７は、リセット用トランジスタを用いた
従来例の等価回路図である。図中、図６と同様な部分に
は同じ符号を付して説明を省略する。Ｒ₁₁〜Ｒ_MNはリセ
ット用トランジスタである。各ブロックは、図６で説明
したように第１ブロックから第Ｍブロックの順に駆動さ
れるものとする。第１ブロックのリセット用トランジス
タＲ₁₁〜Ｒ_1Nのゲートは共通に接続され、第２ブロック
の転送用トランジスタＴ₂₁〜Ｔ_2Nと同じゲート信号で駆
動されるよう、ゲート線Ｇ₂に接続されている。同様
に、各ブロックのリセット用トランジスタのゲートは、
次のブロックの転送用トランジスタのゲートに共通に接
続されている。ただし、最後のブロックである第Ｍブロ
ックのリセット用トランジスタのゲートは、最初のブロ
ックである第１ブロックの転送用トランジスタのゲート
に接続されている。

【０００９】したがって、あるブロックの転送用トラン
ジスタが駆動されたときに、その前のブロックのリセッ
ト用トランジスタがオンとなりフォトダイオード部容量
の残留電荷がリセットされる。

【００１０】リセット用トランジスタを備えた図７のイ
メージセンサのセンサ部の構造を説明する。図８は、平
面図であり、図９は図８のＡ−Ａ線の断面図である。図
中、Ｐはフォトダイオード部、Ｔは転送用薄膜トランジ
スタ部、Ｒはリセット用薄膜トランジスタ部、１は絶縁
性基板、２Ｔ，２Ｒはゲート電極、３はゲート絶縁膜、
４は半導体層、５はオーミックコンタクト層、６は信号
引き出し線、７Ｔ，７Ｒはトップ絶縁層、８Ｔ，８Ｒは
ドレイン電極、９Ｔ，９Ｒはソース電極、１０は光導電
体層、１１は透明電極、１２はＡｌ電極、１３はポリイ
ミド層、１４はコンタクトホール、１５は下部電極であ
る。

【００１１】絶縁性基板１はガラス基板が用いられ、ゲ
ート電極２Ｔ，２ＲがＣｒを着膜し、ブロックごとに共
通してパターニングされている。その上の窒化シリコン
膜よりなるゲート絶縁膜３が設けられ、水素化アモルフ
ァスシリコン（ａ−Ｓｉ：Ｈ）を用いた半導体層４が着
膜されている。半導体層４のゲート電極２Ｔ，２Ｒの上
部のチャンネル領域の上に、トップ絶縁層７Ｔ，７Ｒが
設けられ、これに絶縁されて、オーミックコンタクト５
を介して、ドレイン電極８Ｔ，８Ｒと、ソース電極９
Ｔ，９Ｒが形成されている。ゲート絶縁膜３、半導体層
４、オーミックコンタクト層５、ならびに、ドレイン電
極８Ｔ，８Ｒとソース電極９Ｔ，９Ｒを形成する層構造
は、転送用薄膜トランジスタ部Ｔとリセット用薄膜トラ
ンジスタ部Ｒの領域に分けられ、その中間領域の層構造
の上に、光導電体層１０と透明電極１１が形成され、フ
ォトダイオード部Ｐが構成されている。ドレイン電極と
ソース電極を形成した層は、下部電極１５となってお
り、共通の電源端子、例えば、＋５Ｖの電位に接続され
ている。これらの各層構造の上に透明なポリイミド層１
３が成層され、コンタクトホール１４がパターニングさ
れている。透明電極１１は、例えば、ＩＴＯにより形成
され、その上に設けられたコンタクトホール１４を介し
て、転送用薄膜トランジスタ部Ｔのドレイン電極８Ｔと
リセット用薄膜トランジスタ部Ｒのドレイン電極８Ｒと
それぞれＡｌ電極１２で接続されている。また、転送用
薄膜トランジスタ部Ｔのソース電極９Ｔは、コンタクト
ホール１４を介してＡｌ電極１２により図７の信号線Ｓ
₁，Ｓ₂，・・・，Ｓ_Nのそれぞれに接続され、リセッ
ト用薄膜トランジスタ部Ｒのソース電極９Ｒは、コンタ
クトホール１４を介してＡｌ電極１２によりアース電位
に接続されている。

【００１２】このように、リセット用薄膜トランジスタ
を設けたイメージセンサにおいては、各ビットごとに転
送用薄膜トランジスタ部Ｔとリセット用薄膜トランジス
タ部Ｒが設けられるから、イメージセンサの小型化が困
難となっていた。

【００１３】上述した特開平１−９４６５５号公報に記
載されたイメージセンサにおいては、転送用薄膜トラン
ジスタのソース電極上もしくはドレイン電極上に、フォ
トダイオードを配置してイメージセンサの小型化を図っ
ているが、この構造を採用してリセット用薄膜トランジ
スタを別に設けようとすると、大型化は避けられず、ま
た、フォトダイオードとリセット用薄膜トランジスタと
の配線が長くなるという問題が生じる。

【００１４】

【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、残像低減用のリセット用薄
膜トランジスタと、フォトダイオードとを一体化し、ま
た、リセット用薄膜トランジスタ、転送用薄膜トランジ
スタ部とフォトダイオードとを一体化することにより、
イメージセンサの小型化を図ることを目的とするもので
ある。

【００１５】

【課題を解決するための手段】本発明は、複数のフォト
ダイオードを１ブロックとし、複数のブロックにより構
成されたフォトダイオードアレイと、該フォトダイオー
ドに発生した信号電荷を各ブロック単位で転送する複数
の転送用薄膜トランジスタと、前記フォトダイオードの
残留電荷をリセットするリセット用薄膜トランジスタを
有するイメージセンサにおいて、請求項１に記載の発明
においては、前記リセット用薄膜トランジスタのソース
電極またはドレイン電極上にフォトダイオードを形成し
たことを特徴とするものであり、請求項２に記載の発明
においては、前記リセット用薄膜トランジスタと前記転
送用薄膜トランジスタのソース電極またはドレイン電極
を共通とし、その上部にフォトダイオードを形成したこ
とを特徴とするものである。

【００１６】

【作用】請求項１に記載の発明によれば、リセット用薄
膜トランジスタのソース電極またはドレイン電極上にフ
ォトダイオードを形成したことにより、フォトダイオー
ドとリセット用薄膜トランジスタとの接続電極を省略で
きるとともに、小型化したイメージセンサが得られる。
請求項２に記載の発明によれば、前記リセット用薄膜ト
ランジスタと前記転送用薄膜トランジスタのソース電極
またはドレイン電極を共通とし、その上部にフォトダイ
オードを形成したことにより、フォトダイオードとリセ
ット用薄膜トランジスタとの接続電極を省略できるとと
もに、より小型化したイメージセンサを得ることができ
る。

【００１７】

【実施例】図１は、本発明のイメージセンサの一実施例
の等価回路図である。図中、図７と同様な部分には同じ
符号を付して説明を省略する。この実施例では、図７と
は逆極性の電源を用いたことにより、フォトダイオード
の透明電極側を共通電位とすることができた。それによ
り、後述するように、フォトダイオードの下部電極１５
の電位をリセット用薄膜トランジスタや転送用薄膜トラ
ンジスタのドレイン電極電位、または、ソース電極電位
と同じ電位とすることができ、後述する層構造を採用す
ることができた。

【００１８】図２，図３は、図１の等価回路を実現する
イメージセンサのセンサ部の一実施例の構造を説明する
ためのものであり、図２は平面図であり、図３は図２の
Ａ−Ａ線の断面図である。図中、図８，図９と同様な部
分には同じ符号を付して説明を省略する。この実施例で
は、リセット用薄膜トランジスタ部Ｒのドレイン電極８
Ｒの上に光導電体層１０と透明電極１１が形成され、フ
ォトダイオード部Ｐを構成している。透明電極１１は、
図３から分かるように、主走査方向に共通して延在され
ており、図１に示すように、共通の電源端子、例えば、
−５Ｖの電位に接続されている。リセット用薄膜トラン
ジスタ部Ｒのソース電極９Ｒは、コンタクトホール１４
を介してＡｌ電極１２に接続され、アース電位に落とさ
れている。ドレイン電極８Ｒは、フォトダイオード部Ｐ
の下部電極１５および転送用薄膜トランジスタへの信号
線６を兼ねるよう形成されており、図１の転送用トラン
ジスタＴ₁₁〜Ｔ_MNのそれぞれに接続されている。

【００１９】図４，図５は、図１の等価回路を実現する
イメージセンサのセンサ部の他の実施例の構造を説明す
るためのものであり、図４は、平面図であり、図５は図
４のＡ−Ａ線の断面図である。図中、図８，図９と同様
な部分には同じ符号を付して説明を省略する。この実施
例では、転送用薄膜トランジスタ部Ｔのドレイン電極８
Ｔとリセット用薄膜トランジスタ部Ｒのドレイン電極８
Ｒを共通の電極とし、その上に光導電体層１０と透明電
極１１が形成され、フォトダイオード部Ｐを構成してい
る。この実施例においても、透明電極１１は、図５から
分かるように、主走査方向に共通して延在されており、
図１に示すように、共通の電源端子、例えば、−５Ｖの
電位に接続されている。リセット用薄膜トランジスタ部
Ｒのソース電極９Ｒは、コンタクトホール１４を介して
Ａｌ電極１２に接続され、アース電位に落とされてい
る。転送用薄膜トランジスタ部Ｔのソース電極９Ｔは、
信号線６から、図１の信号線Ｓ₁，Ｓ₂，・・・，Ｓ_N
のそれぞれに接続されている。

【００２０】なお、上述した実施例において、フォトダ
イオード部をドレイン電極の上に設けたが、薄膜トラン
ジスタのドレイン電極とソース電極を入れ換えて配置
し、ソース電極の上に設けるようにしてもよい。

【００２１】

【発明の効果】以上の説明から明らかなように、本発明
によれば、フォトダイオードとリセット用薄膜トランジ
スタとの接続抵抗を小さくできるとともに、イメージセ
ンサの小型化が可能であり、これにより、１次元イメー
ジセンサの小型化および２次元イメージセンサの高密度
化を容易となるという効果がある。

【図面の簡単な説明】

【図１】本発明のイメージセンサの一実施例の等価回
路図である。

【図２】センサ部の一実施例の平面図である。

【図３】図２のＡ−Ａ線の断面図である。

【図４】センサ部の他の実施例の平面図である。

【図５】図４のＡ−Ａ線の断面図である。

【図６】従来のイメージセンサの一例の等価回路図で
ある。

【図７】リセット用トランジスタを用いた従来例の等
価回路図である。

【図８】図７のセンサ部の一例の平面図である。

【図９】図８のＡ−Ａ線の断面図である。

【符号の説明】

Ｐ₁₁〜Ｐ_MN フォトダイオード、Ｃ₁₁〜Ｃ_MN フォトダ
イオード部容量、Ｔ₁₁〜Ｔ_MN 転送用トランジスタ、Ｃ
_L1〜Ｃ_LN 線間容量、Ｓ₁〜Ｓ_N 信号線、Ｇ₁〜Ｇ_M
ゲート線、Ｐフォトダイオード部、Ｔ転送用薄膜
トランジスタ部、Ｒリセット用薄膜トランジスタ部、
１絶縁性基板、２Ｔ，２Ｒゲート電極、３ゲート
絶縁膜、４半導体層、５オーミックコンタクト層、
６信号引き出し線、７Ｔ，７Ｒトップ絶縁層、８
Ｔ，８Ｒドレイン電極、９Ｔ，９Ｒソース電極、１
０光導電体層、１１透明電極、１２Ａｌ電極、１
３ポリイミド層、１４コンタクトホール、１５下部
電極。

Claims

【特許請求の範囲】

【請求項１】複数のフォトダイオードを１ブロックと
し、複数のブロックにより構成されたフォトダイオード
アレイと、該フォトダイオードに発生した信号電荷を各
ブロック単位で転送する複数の転送用薄膜トランジスタ
と、前記フォトダイオードの残留電荷をリセットするリ
セット用薄膜トランジスタを有するイメージセンサにお
いて、前記リセット用薄膜トランジスタのソース電極ま
たはドレイン電極上にフォトダイオードを形成したこと
を特徴とするイメージセンサ。
【請求項２】複数のフォトダイオードを１ブロックと
し、複数のブロックにより構成されたフォトダイオード
アレイと、該フォトダイオードに発生した信号電荷を各
ブロック単位で転送する複数の転送用薄膜トランジスタ
と、前記フォトダイオードの残留電荷をリセットするリ
セット用薄膜トランジスタを有するイメージセンサにお
いて、前記リセット用薄膜トランジスタと前記転送用薄
膜トランジスタのソース電極またはドレイン電極を共通
とし、その上部にフォトダイオードを形成したことを特
徴とするイメージセンサ。