JPH0658632B2 - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPH0658632B2 JPH0658632B2 JP61169918A JP16991886A JPH0658632B2 JP H0658632 B2 JPH0658632 B2 JP H0658632B2 JP 61169918 A JP61169918 A JP 61169918A JP 16991886 A JP16991886 A JP 16991886A JP H0658632 B2 JPH0658632 B2 JP H0658632B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- data
- predicate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Devices For Executing Special Programs (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロローグのような述語論理型言語の実行に
適したデータ処理装置に関するものである。
適したデータ処理装置に関するものである。
論理型言語のひとつであるプロローグでは、ユニフイケ
ーシヨンとバツクトラツクを主な実行メカニズムとして
プログラムが実行される。即ち、目的とするゴールに対
して、対象となるクローズのヘツドとのユニフイケーシ
ヨンが成功した場合には、そのプログラムの実行は、当
該クローズのボデイ部に移り、そのボデイ部に含まれて
いるゴールに対する証明が行われる。そして当該クロー
ズのどのゴールに対しても証明が失敗すれば、別のクロ
ーズへ移り（バツクトラツク）、ここでまたそのヘツド
とのユニフイケーシヨンが試みられる。
ーシヨンとバツクトラツクを主な実行メカニズムとして
プログラムが実行される。即ち、目的とするゴールに対
して、対象となるクローズのヘツドとのユニフイケーシ
ヨンが成功した場合には、そのプログラムの実行は、当
該クローズのボデイ部に移り、そのボデイ部に含まれて
いるゴールに対する証明が行われる。そして当該クロー
ズのどのゴールに対しても証明が失敗すれば、別のクロ
ーズへ移り（バツクトラツク）、ここでまたそのヘツド
とのユニフイケーシヨンが試みられる。
ゴールの証明は、そのゴールに対しての述語呼出しから
始められる。述語呼出しは、証明するゴールと、述語及
び引数の数が同一である述語をヘツドに持つクローズ群
との間で行われる。述語呼出し時には、ユニフイケーシ
ヨン対象となるクローズが複数ある場合、バツクトラツ
クのための制御フレームが生成される（ユニフイケーシ
ヨン対象クローズが一個しか存在しない場合には、別の
選択技がないのでバツクトラツクのための制御フレーム
を生成する必要はない。しかし、一般には、別解のない
クローズはまれで多く場合、別解を持つ）。この場合、
ユニフイケーシヨンが失敗するクローズを予めしらべて
おいて、探索範囲から外す手法により、ユニフイケーシ
ヨンの効率を改善する方法が開発されている。その主な
方式として、ゴールの特定の引数のデータ型式に応じて
ユニフイケーシヨン対象クローズを絞るタイプインデキ
シング方式がある。この方式は、ユニフイケーシヨンに
於ては、ゴールとヘツドの引数間では未定義の変数以外
は同一の型としかユニフイケーシヨンは成功しないた
め、タイプインデキシングによつて、予めユニフイケー
シヨンの失敗が予想されるクローズをユニフイケーシヨ
ン対象から外すことができる、という原理にもとづいた
ものである（ワレン「抽象プロローグ命令セツト」；
Ｄ，Ｈ，Warren，“An Abstract Prolog Instruction S
et”，Technical Report３０９，ＡＩ Center,ＳＲＩ
International，１９８３参照）。
始められる。述語呼出しは、証明するゴールと、述語及
び引数の数が同一である述語をヘツドに持つクローズ群
との間で行われる。述語呼出し時には、ユニフイケーシ
ヨン対象となるクローズが複数ある場合、バツクトラツ
クのための制御フレームが生成される（ユニフイケーシ
ヨン対象クローズが一個しか存在しない場合には、別の
選択技がないのでバツクトラツクのための制御フレーム
を生成する必要はない。しかし、一般には、別解のない
クローズはまれで多く場合、別解を持つ）。この場合、
ユニフイケーシヨンが失敗するクローズを予めしらべて
おいて、探索範囲から外す手法により、ユニフイケーシ
ヨンの効率を改善する方法が開発されている。その主な
方式として、ゴールの特定の引数のデータ型式に応じて
ユニフイケーシヨン対象クローズを絞るタイプインデキ
シング方式がある。この方式は、ユニフイケーシヨンに
於ては、ゴールとヘツドの引数間では未定義の変数以外
は同一の型としかユニフイケーシヨンは成功しないた
め、タイプインデキシングによつて、予めユニフイケー
シヨンの失敗が予想されるクローズをユニフイケーシヨ
ン対象から外すことができる、という原理にもとづいた
ものである（ワレン「抽象プロローグ命令セツト」；
Ｄ，Ｈ，Warren，“An Abstract Prolog Instruction S
et”，Technical Report３０９，ＡＩ Center,ＳＲＩ
International，１９８３参照）。
タイプインデキシングを採用した場合のアセンブラリス
トの例を第３図に示す。これは２つのリストを結合する
プログラム“concatenate”のソースプログラムと、そ
のアセンブラリストを示している。この“concatenat
e”プログラムは再帰呼出しにより自分自身即ち、conca
tenate述語を呼出しており、この呼出しは２つの命令、
即ちアセンブラコード中の“execute”命令及び“switc
h-on-term”命令である。
トの例を第３図に示す。これは２つのリストを結合する
プログラム“concatenate”のソースプログラムと、そ
のアセンブラリストを示している。この“concatenat
e”プログラムは再帰呼出しにより自分自身即ち、conca
tenate述語を呼出しており、この呼出しは２つの命令、
即ちアセンブラコード中の“execute”命令及び“switc
h-on-term”命令である。
上記従来技術に於ては、述語呼出し時にプログラム上で
２回の分岐、即ちexecute命令と、switch-on-term命令
で分岐を行つている。しかし、一般に分岐は処理の流れ
を変えるものであるから、パイプライン処理の効率を下
げる要因となつており、処理の高速化のためにはプログ
ラムの分岐回数を少くすることが求められていた。
２回の分岐、即ちexecute命令と、switch-on-term命令
で分岐を行つている。しかし、一般に分岐は処理の流れ
を変えるものであるから、パイプライン処理の効率を下
げる要因となつており、処理の高速化のためにはプログ
ラムの分岐回数を少くすることが求められていた。
本発明は以上の欠点に鑑み為されたもので、その目的と
するところは、プロローグプログラムの実行に於いて、
述語呼出し時の分岐回数を減らし、処理性能の改善を図
つたデータ処理装置を提供することにある。
するところは、プロローグプログラムの実行に於いて、
述語呼出し時の分岐回数を減らし、処理性能の改善を図
つたデータ処理装置を提供することにある。
上記目的は、タイプインデキシングを行うデータのタグ
部を取り出し、そのタグの種類に応じたオフセットデー
タを生成する回路を設け、述語呼出し命令は、タイプイ
ンデキシングを行うデータを上記回路に入力してオフセ
ツトデータを得、これと命令中のオペランドで与えられ
るタイプインデキシング用テーブルのベースアドレスと
を加算して得たアドレスを用いて前記タイプインデキシ
ング用テーブル内の値を読出し、その値をプログラムカ
ウンタにセットする、ことにより達成される。
部を取り出し、そのタグの種類に応じたオフセットデー
タを生成する回路を設け、述語呼出し命令は、タイプイ
ンデキシングを行うデータを上記回路に入力してオフセ
ツトデータを得、これと命令中のオペランドで与えられ
るタイプインデキシング用テーブルのベースアドレスと
を加算して得たアドレスを用いて前記タイプインデキシ
ング用テーブル内の値を読出し、その値をプログラムカ
ウンタにセットする、ことにより達成される。
第３図の“switch-on-term”命令は、データタイプに応
じて分岐先アドレスｃ１ａ，ｃ１，ｃ２，failへ分岐す
る命令である。タイプインデキシング用テーブルには、
当該プログラム中のこれらの分岐先アドレスを格納して
おき、述語呼出し命令にはこのテーブルの先頭アドレス
（ベースアドレス）をオペラントとして持たせる。そし
てこの述語呼出し命令発行時（この発行は第３図の“ex
ecute”命令の発行と同じ）に、上記回路によりタイプ
インデキシングを行うデータのタイプを示すタグをしら
べそのタグに応じたオフセツトデータを生成して、これ
とベースアドレスからデータタイプに対応した分岐先ア
ドレスをタイプインデキシング用テーブルから読みとれ
るから、タイプインデキシング後、つまり第３図で２回
の分岐を行つた後に実行すべき命令のアドレスが１つの
述語呼出し命令によりプログラムカウンタにセツトでき
る。
じて分岐先アドレスｃ１ａ，ｃ１，ｃ２，failへ分岐す
る命令である。タイプインデキシング用テーブルには、
当該プログラム中のこれらの分岐先アドレスを格納して
おき、述語呼出し命令にはこのテーブルの先頭アドレス
（ベースアドレス）をオペラントとして持たせる。そし
てこの述語呼出し命令発行時（この発行は第３図の“ex
ecute”命令の発行と同じ）に、上記回路によりタイプ
インデキシングを行うデータのタイプを示すタグをしら
べそのタグに応じたオフセツトデータを生成して、これ
とベースアドレスからデータタイプに対応した分岐先ア
ドレスをタイプインデキシング用テーブルから読みとれ
るから、タイプインデキシング後、つまり第３図で２回
の分岐を行つた後に実行すべき命令のアドレスが１つの
述語呼出し命令によりプログラムカウンタにセツトでき
る。
以下、本発明の実施例を詳細に説明する。第４図は本発
明のデータ処理装置の全体構成を示している。該処理装
置はデータバス１０、制御回路２０、及びメモリ３０か
ら成り、データバス１０とメモリ３０とはアドレスバス
４０、データバス５０で結ばれている。制御回路２０は
データバス１０の動作を制御する回路である。
明のデータ処理装置の全体構成を示している。該処理装
置はデータバス１０、制御回路２０、及びメモリ３０か
ら成り、データバス１０とメモリ３０とはアドレスバス
４０、データバス５０で結ばれている。制御回路２０は
データバス１０の動作を制御する回路である。
第５図は、第４図中のデータバス１０の詳細なブロツク
図であり、メモリ３０から取出した命令を記憶する命令
バツフア１０１（ＩＢＲ）、このバツフア１０１内の命
令をアラインして出力するためのアライナ１０２（ＡＬ
ＧＮ）、命令語内に含まれるデイスプレイスメントを保
持するためのレジスタ１０３（ＤＳＰＲ）、タグ部を除
いたデータ又はタグ部だけを取出すためのマスク回路１
１０（ＭＳＫ）、演算器１１１（ＡＬＵ）、レジスタフ
アイル１１２（ＲＦ）、プログラムカウンタ１２０（Ｐ
Ｃ）、プログラムカウンタの退避レジスタ１２１（Ｃ
Ｐ）、命令のフエツチアドレスを与えるカウンタ１２２
（ＦＰ）、タグ部を保持するレジスタ１３０、１３１(L
TAGR,RTAGR)、タグパターンを変換してオフセツト値を
生成する生成回路１３２（ＥＮＣ）、タグの値をデコー
ドする回路１３３（ＤＥＣ）、メモリアドレスレジスタ
１４０（ＭＡＲ）、メモリライトデータを保持するレジ
スタ１４１（ＭＷＲ）、メモリ３０から取出したデータ
を保持するレジスタ１４２（ＯＢＲ）、ドライバ１５
０，１５１，１５２、ソースデータバス１６０，１６
１、デステイネイシヨンデータバス１６２、タグのデコ
ード結果を制御回路３０に通知する信号線１７０、及び
命令語のオペレーシヨンコード部を制御回路３０に送出
する信号線１７１から構成されている。
図であり、メモリ３０から取出した命令を記憶する命令
バツフア１０１（ＩＢＲ）、このバツフア１０１内の命
令をアラインして出力するためのアライナ１０２（ＡＬ
ＧＮ）、命令語内に含まれるデイスプレイスメントを保
持するためのレジスタ１０３（ＤＳＰＲ）、タグ部を除
いたデータ又はタグ部だけを取出すためのマスク回路１
１０（ＭＳＫ）、演算器１１１（ＡＬＵ）、レジスタフ
アイル１１２（ＲＦ）、プログラムカウンタ１２０（Ｐ
Ｃ）、プログラムカウンタの退避レジスタ１２１（Ｃ
Ｐ）、命令のフエツチアドレスを与えるカウンタ１２２
（ＦＰ）、タグ部を保持するレジスタ１３０、１３１(L
TAGR,RTAGR)、タグパターンを変換してオフセツト値を
生成する生成回路１３２（ＥＮＣ）、タグの値をデコー
ドする回路１３３（ＤＥＣ）、メモリアドレスレジスタ
１４０（ＭＡＲ）、メモリライトデータを保持するレジ
スタ１４１（ＭＷＲ）、メモリ３０から取出したデータ
を保持するレジスタ１４２（ＯＢＲ）、ドライバ１５
０，１５１，１５２、ソースデータバス１６０，１６
１、デステイネイシヨンデータバス１６２、タグのデコ
ード結果を制御回路３０に通知する信号線１７０、及び
命令語のオペレーシヨンコード部を制御回路３０に送出
する信号線１７１から構成されている。
以上のような構成に於て、本発明の特徴とする述語呼出
し時の動作に関わる部分をとり出して示したものが第１
図であり、第２図はこの装置に於る述語呼出し時の動作
フローを示した図である。
し時の動作に関わる部分をとり出して示したものが第１
図であり、第２図はこの装置に於る述語呼出し時の動作
フローを示した図である。
以下、これらの図によつて動作説明を行うが、そのため
にまず本実施例に於る述語呼出しのプログラム例を第６
図に示す。第６図は、第３図の“concatenate”プログ
ラムと同じ働きをするもので、ソースプログラムの方は
第３図と同一である。一方、アセンブラコードの先頭co
ncat／３には、第３図の“switch-on-term”命令に代わ
つて４つのエントリから成るテーブルが置かれ、最初の
エントリにはｃ１ａのアドレスが、２番目のエントリに
はｃ１のアドレスが、３番目のエントリにはｃ２のアド
レスが、４番目のエントリにはｃ３のアドレスが格納さ
れる。この先頭、つまり述語“concatenate”を再帰的
に呼出している命令は下から２行目の“jump-pr”命令
であり、分岐はこれのみである。この命令はクローズ内
の最終ゴールからの呼出しに使われるものであるか、そ
れともソースプログラムのクローズ（ｂ）のゴールが１
個しかなく、従つてこのゴールが最終ゴールであること
に対応している。以上の２つの命令の最終行の命令“ju
mp fail”以外は第３図と全く同じである。
にまず本実施例に於る述語呼出しのプログラム例を第６
図に示す。第６図は、第３図の“concatenate”プログ
ラムと同じ働きをするもので、ソースプログラムの方は
第３図と同一である。一方、アセンブラコードの先頭co
ncat／３には、第３図の“switch-on-term”命令に代わ
つて４つのエントリから成るテーブルが置かれ、最初の
エントリにはｃ１ａのアドレスが、２番目のエントリに
はｃ１のアドレスが、３番目のエントリにはｃ２のアド
レスが、４番目のエントリにはｃ３のアドレスが格納さ
れる。この先頭、つまり述語“concatenate”を再帰的
に呼出している命令は下から２行目の“jump-pr”命令
であり、分岐はこれのみである。この命令はクローズ内
の最終ゴールからの呼出しに使われるものであるか、そ
れともソースプログラムのクローズ（ｂ）のゴールが１
個しかなく、従つてこのゴールが最終ゴールであること
に対応している。以上の２つの命令の最終行の命令“ju
mp fail”以外は第３図と全く同じである。
そこで今“jump-pr”命令が発行されると、最初に第２
図のステツプ３０１の処理、つまりレジスタフアイル１
１２から、今タイプインデキシングを行おうとしている
引数のタグ部をとり出し、これをレジスタ１３０へセツ
トする。この場合、上記引数は、第７図のようにレジス
タフアイル１１２内のArg１に格納されているものとし
ている（同図でArgは引数レジスタ、wkはワークレジス
タである）。ステツプ３０２ではこのレジスタ１３０に
とり込んだタグが参照ポインタであるか否かをしらべ
る。参照ポインタでない時はステツプ３０３へ進み、こ
こで“jump-pr”命令のオペランドであるconcat／３の
対応データをメモリ３０から読み出し、これをデータレ
ジスタ１４２へセツトする。ここで、“jump-pr”命令
は第９図のようなフオーマツトであつて、同図（ａ）の
ように８ビツトのオペレーシヨンコードＯＰ、８ビツト
のオペランドＯＳ１から成るか、あるいは同図（ｂ）の
ように、これらに更にデイスプレイスメントＤＩＳＰを
持つている。次にステツプ３０４では、レジスタ１３０
へセツトされたインデキシングデータのタグを参照し
て、オフセツト生成回路１３２がオフセツトデータを生
成する。この時のタグとオフセツトデータの対応例は第
８図に示されている。タグは４ビツト構成で、このタグ
の示すデータタイプとしてはアトム，リスト，構造体、
及び未結合である。続いてステツプ３０５では演算器１
１によりデータレジスタ１４２にセツトされたデータと
上記生成されたオフセツトデータの加算を行う。この加
算の意味は次のようである。データレジスタ１４２にセ
ツトされたデータは、前述のように“jump-pr”命令の
オペラントcomcat／３の値であつて、これは第１図に示
したメモリ３０内のタイプインデキシング用テーブル２
００の先頭アドレス（ベースアドレス）の値である。そ
してこのテーブル２００には、レジスタフアイル１１２
中のタイプインデキシング用のデータのタイプに応じて
第７図のプログラムが分岐すべきアドレスｃ１ａ，ｃ
１，ｃ２，ｃ３が格納されている。従つて例えばデータ
タイプが未結合の時は、オフセツトデータ生成回路１３
２の出力の上２ビツト０６（第８図）をベースアドレス
に加えるとテーブル２００の先頭２０１の、ｃ１ａを格
納しているアドレスが算出される。同様にデータタイプ
がアトムの時はテーブル２００の２番目２０２の、ｃ１
を格納しているアドレスが、リストの時は３番目２０３
の、ｃ２を格納しているアドレスが、そして構造体の時
は４番目２０４の、ｃ３を格納しているアドレスが算出
される。
図のステツプ３０１の処理、つまりレジスタフアイル１
１２から、今タイプインデキシングを行おうとしている
引数のタグ部をとり出し、これをレジスタ１３０へセツ
トする。この場合、上記引数は、第７図のようにレジス
タフアイル１１２内のArg１に格納されているものとし
ている（同図でArgは引数レジスタ、wkはワークレジス
タである）。ステツプ３０２ではこのレジスタ１３０に
とり込んだタグが参照ポインタであるか否かをしらべ
る。参照ポインタでない時はステツプ３０３へ進み、こ
こで“jump-pr”命令のオペランドであるconcat／３の
対応データをメモリ３０から読み出し、これをデータレ
ジスタ１４２へセツトする。ここで、“jump-pr”命令
は第９図のようなフオーマツトであつて、同図（ａ）の
ように８ビツトのオペレーシヨンコードＯＰ、８ビツト
のオペランドＯＳ１から成るか、あるいは同図（ｂ）の
ように、これらに更にデイスプレイスメントＤＩＳＰを
持つている。次にステツプ３０４では、レジスタ１３０
へセツトされたインデキシングデータのタグを参照し
て、オフセツト生成回路１３２がオフセツトデータを生
成する。この時のタグとオフセツトデータの対応例は第
８図に示されている。タグは４ビツト構成で、このタグ
の示すデータタイプとしてはアトム，リスト，構造体、
及び未結合である。続いてステツプ３０５では演算器１
１によりデータレジスタ１４２にセツトされたデータと
上記生成されたオフセツトデータの加算を行う。この加
算の意味は次のようである。データレジスタ１４２にセ
ツトされたデータは、前述のように“jump-pr”命令の
オペラントcomcat／３の値であつて、これは第１図に示
したメモリ３０内のタイプインデキシング用テーブル２
００の先頭アドレス（ベースアドレス）の値である。そ
してこのテーブル２００には、レジスタフアイル１１２
中のタイプインデキシング用のデータのタイプに応じて
第７図のプログラムが分岐すべきアドレスｃ１ａ，ｃ
１，ｃ２，ｃ３が格納されている。従つて例えばデータ
タイプが未結合の時は、オフセツトデータ生成回路１３
２の出力の上２ビツト０６（第８図）をベースアドレス
に加えるとテーブル２００の先頭２０１の、ｃ１ａを格
納しているアドレスが算出される。同様にデータタイプ
がアトムの時はテーブル２００の２番目２０２の、ｃ１
を格納しているアドレスが、リストの時は３番目２０３
の、ｃ２を格納しているアドレスが、そして構造体の時
は４番目２０４の、ｃ３を格納しているアドレスが算出
される。
そこで、次のステツプ３０６に上記算出したアドレスに
よりメモリ３０をリードアクセスしてその読み出したデ
ータをデータレジスタ１４２へセツトし、更にステツプ
３０７でこのセツトした値を演算器１１１経由でプログ
ラムカウンタ１１２へセツトすると、プログラムカウン
タ１２０には、次に実行すべき命令のアドレスｃ１ａ，
ｃ１，ｃ２，又はｃ３のいずれかが、データタイプに応
じてセツトされることになる。これは第３図のexecute
concat／３命令とswitch-on-term命令という２つの分岐
命令を実行した結果と等価な分岐を行うことであつて、
これがプログラムでは第６図の１つの分岐命令jump-pr
により実行できる。
よりメモリ３０をリードアクセスしてその読み出したデ
ータをデータレジスタ１４２へセツトし、更にステツプ
３０７でこのセツトした値を演算器１１１経由でプログ
ラムカウンタ１１２へセツトすると、プログラムカウン
タ１２０には、次に実行すべき命令のアドレスｃ１ａ，
ｃ１，ｃ２，又はｃ３のいずれかが、データタイプに応
じてセツトされることになる。これは第３図のexecute
concat／３命令とswitch-on-term命令という２つの分岐
命令を実行した結果と等価な分岐を行うことであつて、
これがプログラムでは第６図の１つの分岐命令jump-pr
により実行できる。
なおステツプ３０２にてタグが参照ポインタであつた時
は、そのポインタが指す内容を、レジスタフアイル１１
２内の引数レジスタArg１の新たな内容とするための処
理を行う。即ち、ステツプ３１０では、Arg１のポイン
タ部分のみを第５図のマスク回路１１０によつて取出し
てメモリアドレスレジスタ１４０にセツトし、ステツプ
３１１ではこのレジスタ１４０にセツトされたアドレス
をリードアクセスしてこのよみ出しデータをデータレジ
スタ１４２へセツトし、ステツプ３１２では、レジスタ
１４２の内容をレジスタArg１に転送してステツプ３０
２に戻る。
は、そのポインタが指す内容を、レジスタフアイル１１
２内の引数レジスタArg１の新たな内容とするための処
理を行う。即ち、ステツプ３１０では、Arg１のポイン
タ部分のみを第５図のマスク回路１１０によつて取出し
てメモリアドレスレジスタ１４０にセツトし、ステツプ
３１１ではこのレジスタ１４０にセツトされたアドレス
をリードアクセスしてこのよみ出しデータをデータレジ
スタ１４２へセツトし、ステツプ３１２では、レジスタ
１４２の内容をレジスタArg１に転送してステツプ３０
２に戻る。
また、“jump-pr”命令は、クローズ内の最終ゴールに
対する呼出し命令であつたが、最終ゴール以外のゴール
の述語呼出し命令として“call-pr”命令がある。この
フオーマツトはやはり第９図で表わされるが、“jump-r
p”命令はプログラムカウンタ１２０の古い値をどこに
も退避しないのに対して、“call-pr”命令は古い値を
退避レジスタ１２１へ退避するところが異つている。
対する呼出し命令であつたが、最終ゴール以外のゴール
の述語呼出し命令として“call-pr”命令がある。この
フオーマツトはやはり第９図で表わされるが、“jump-r
p”命令はプログラムカウンタ１２０の古い値をどこに
も退避しないのに対して、“call-pr”命令は古い値を
退避レジスタ１２１へ退避するところが異つている。
更にインデキシングを行う引数をゴールの第１引数とし
て扱つたが、これはどの引数でインデキシングを行つて
もよいのはむろんであり、また、命令語内のオペラント
によつて、インデキシン対象の引数を指定するようにし
てもよい。この場合の“jump-pr”，“call-pr”命令の
フオーマツトは第１０図（ａ），（ｂ）のようになる。
同図のＯＳ１は８ビツト長でインデキシング対象となる
引数レジスタの番号を指定し、ＯＳ２は８ビツト長でイ
ンデクステーブル２００のベースアドレスである。同図
（ｂ）はＯＳ２がデイスプレイスメントＤＩＳＰを伴う
場合である。
て扱つたが、これはどの引数でインデキシングを行つて
もよいのはむろんであり、また、命令語内のオペラント
によつて、インデキシン対象の引数を指定するようにし
てもよい。この場合の“jump-pr”，“call-pr”命令の
フオーマツトは第１０図（ａ），（ｂ）のようになる。
同図のＯＳ１は８ビツト長でインデキシング対象となる
引数レジスタの番号を指定し、ＯＳ２は８ビツト長でイ
ンデクステーブル２００のベースアドレスである。同図
（ｂ）はＯＳ２がデイスプレイスメントＤＩＳＰを伴う
場合である。
以上の説明から明らかなように、本発明によれば、述語
呼出しのための分岐時に、同時にタイプインデキシング
のための分岐の機能も兼ねることができるため、述語論
理型言語の効率のよい実行が可能となる。
呼出しのための分岐時に、同時にタイプインデキシング
のための分岐の機能も兼ねることができるため、述語論
理型言語の効率のよい実行が可能となる。
第１図は本発明の一実施例を示すブロツク図、第２図は
第１図の実施例の動作を示すフローチヤート、第３図は
従来装置のアセンブラコードの例を示す図、第４図はデ
ータ処理装置の全体構成図、第５図はデータパスの詳細
を示すブロツク図、第６図は本発明の装置を用いたとき
のアセンブラコードの例を示す図、第７図はデータフア
イルの構成を示す図、第８図はオフセツトデータ生成回
路の入出力関係を示す図、第９図及び第１０図は述語呼
出し命令のフオーマツトを示す図である。 ３０……メモリ、１１１……演算器、１１２……レジス
タフアイル、１２０……プログラムカウンタ、１２１…
…退避レジスタ、１３０……タグレジスタ、１３２……
オフセツト生成回路、１４０……メモリアドレスレジス
タ、１４２……データレジスタ、２００……タイプイン
デキシング用テーブル。
第１図の実施例の動作を示すフローチヤート、第３図は
従来装置のアセンブラコードの例を示す図、第４図はデ
ータ処理装置の全体構成図、第５図はデータパスの詳細
を示すブロツク図、第６図は本発明の装置を用いたとき
のアセンブラコードの例を示す図、第７図はデータフア
イルの構成を示す図、第８図はオフセツトデータ生成回
路の入出力関係を示す図、第９図及び第１０図は述語呼
出し命令のフオーマツトを示す図である。 ３０……メモリ、１１１……演算器、１１２……レジス
タフアイル、１２０……プログラムカウンタ、１２１…
…退避レジスタ、１３０……タグレジスタ、１３２……
オフセツト生成回路、１４０……メモリアドレスレジス
タ、１４２……データレジスタ、２００……タイプイン
デキシング用テーブル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂東 忠秋 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 中西 宏明 茨城県日立市大みか町５丁目２番１号 株 式会社日立製作所大みか工場内 (56)参考文献 特開 昭60−107137（ＪＰ，Ａ)
Claims (1)
- 【請求項１】複数の命令から構成され、述語呼出し命令
によって呼出された時に与えられた参照データのタイプ
に応じた命令へ分岐して実行を開始するような述語を有
する論理型言語を処理するためのデータ処理装置に於
て、上記述語毎に設けられ上記参照データのタイプに応
じた分岐先命令のアドレスを格納するための分岐用テー
ブルと、上記参照データのタイプを調べ且つそのタイプ
に応じた分岐先命令のアドレスを格納した上記分岐用テ
ーブルの位置と該テーブルの先頭アドレスとの差を表す
オフセットデータを出力するためのオフセットデータ生
成手段と、加算手段とを設けるとともに、述語呼出し命
令のオペランドとしては該命令によって呼出したい述語
に対応した上記分岐用テーブルの先頭アドレスを与え、
該命令発行時には該命令のオペランドで与えられた上記
分岐用テーブルの先頭アドレスと上記オフセットデータ
生成手段により与えられた上記参照データタイプ対応の
オフセットデータとを上記加算手段によって加算し、該
加算結果のアドレスをプログラムカウンタにセットして
当該アドレスの命令から実行を開始するように構成する
と共に、前記加算手段の加算結果をプログラムカウンタ
にセットする前にそれまでプログラムカウンタにあった
アドレスを別に設けた退避レジスタへ退避させる構成と
したことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61169918A JPH0658632B2 (ja) | 1986-07-21 | 1986-07-21 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61169918A JPH0658632B2 (ja) | 1986-07-21 | 1986-07-21 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6326735A JPS6326735A (ja) | 1988-02-04 |
| JPH0658632B2 true JPH0658632B2 (ja) | 1994-08-03 |
Family
ID=15895365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61169918A Expired - Lifetime JPH0658632B2 (ja) | 1986-07-21 | 1986-07-21 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658632B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245088A (en) * | 1990-08-21 | 1993-09-14 | Mitsui Toatsu Chemicals, Inc. | Process for crystallizing adduct of bisphenol a with phenol |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60107137A (ja) * | 1983-11-15 | 1985-06-12 | Nec Corp | タグ付デ−タ処理装置 |
-
1986
- 1986-07-21 JP JP61169918A patent/JPH0658632B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6326735A (ja) | 1988-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4791550A (en) | Higher order language-directed computer | |
| US5617553A (en) | Computer system which switches bus protocols and controls the writing of a dirty page bit of an address translation buffer | |
| US5041968A (en) | Reduced instruction set computer (RISC) type microprocessor executing instruction functions indicating data location for arithmetic operations and result location | |
| EP0378415A2 (en) | Multiple instruction dispatch mechanism | |
| US4656581A (en) | Vector mask control system | |
| JPH0658632B2 (ja) | デ−タ処理装置 | |
| JP2778717B2 (ja) | データ処理ユニット | |
| US6049864A (en) | Method for scheduling a flag generating instruction and a subsequent instruction by executing the flag generating instruction in a microprocessor | |
| JP3116444B2 (ja) | 半導体計算装置および電子機器 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JP3130421B2 (ja) | プログラム解析方法および装置 | |
| JPS6394338A (ja) | 論理型言語処理装置 | |
| EP0215001B1 (en) | Higher order language-directed computer | |
| JPS62295139A (ja) | 論理型言語処理装置 | |
| JPS62197832A (ja) | ベクトル処理装置 | |
| Matoba et al. | Twin-register architecture for an AI processor | |
| Iliffe | DIGITAL SYSTEMS LABORATORY I | |
| JPS61143850A (ja) | 処理装置 | |
| JPS62209632A (ja) | アドレス一致検出方式 | |
| Chalk | Fetching and Executing Instructions | |
| JPH0628034B2 (ja) | タグ付計算機 | |
| JPS62204341A (ja) | デ−タ処理装置 | |
| JPH0535493A (ja) | アセンブラにおける汎用逆アセンブラ処理方式 | |
| JPS60134346A (ja) | パリテイエラ−検出方式 | |
| JPH0827717B2 (ja) | ミスアライメント処理方式 |