JPH0659103B2

JPH0659103B2 - 合成映像信号処理システムに使用する位相固定ループシステム

Info

Publication number: JPH0659103B2
Application number: JP60272365A
Authority: JP
Inventors: アランステツクラスチーブン; リユーベンバラバンアルビン
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1984-12-03
Filing date: 1985-12-02
Publication date: 1994-08-03
Anticipated expiration: 2009-08-03
Also published as: KR930011590B1; US4636836A; KR860005533A; JPS61142891A

Description

【発明の詳細な説明】この発明は位相固定（位相ロツク）ループ回路網におい
て移相を行う装置に関する。

〔発明の背景〕

位相固定ループ（以後ＰＬＬと呼ぶ）は信号処理方式に
おいて基準信号に対し所定の周波数および位相関係の発
振信号を発生するために用いられるもので、一般にＰＬ
Ｌにより生成される信号の位相は基準信号と同じであ
る。しかし、基準信号に固定されてはいるがそれに対し
て所定角度偏倚した位相を持つ信号をＰＬＬで発生した
い場合がある。

このような場合はＮＴＳＣカラーテレビジヨン受像機の
色情報信号処理装置において生ずる。

ＮＴＳＣ合成映像信号は広帯域幅（例えば4.2MHz）のル
ミナンス信号と狭帯域幅（例えば1.2MHz）のクロミナン
ス信号の組合せであり、そのクロミナンス信号は抑圧色
副搬送波信号を変調する直角位相関係にある２つの色差
信号Ｉ、Ｑから成る。

色信号処理に必要な段階の１つは合成映像信号から色情
報信号を分離することである。通常のデジタルテレビジ
ヨン受像機では、色副搬送波周波数の４倍で合成映像信
号をサンプリングし、そのサンプル信号を濾波してルミ
ナンス成分とクロミナンス成分を分離する。サンプリン
グ用クロツクの位相と周波数を適正に整合したとき、こ
の方法で得られたクロミナンスサンプルは色差信号サン
プルＩ、Ｑの交番順列（例えば＋Ｉ、＋Ｑ、−Ｉ、−
Ｑ、＋Ｉ、……、ここで符号はサンプルの位相を表わ
し、必ずしもサンプルの極性を表わさない）として生じ
る。これらのクロミナンスサンプルはデマルチプレクサ
により色差信号サンプルＩの順列と色差信号サンプルＱ
の順列に分離することができる。

サンプリング用クロツクの位相と周波数は色差信号の搬
送する色情報の適正な回復を保証するため狭い交差内に
保たれているのが望ましい。通常のデジタルテレビジヨ
ン信号処理装置はサンプリング用クロツクを合成映像信
号の色同期バースト成分に同期させている。この成分は
映像情報を含む合成映像信号の各水平線のバースト期間
に含まれる色副搬送波の８ないし７サイクルであるが、
ＮＴＳＣ標準ではバースト信号の位相が色差信号Ｉ、Ｑ
の回復に好ましいサンプリング用クロツクの位相と３３
°異つている。

サンプリング用クロツクをバーストに対して、それと異
る位相で同期させる方法はいくつか提案されていて、そ
の１つが公開欧州特許明細書第71506号に開示されてい
る。この装置は帯域濾波器と移相器とを用いて合成映像
信号から移相クロミナンス情報を得ている。

第２の方法は公開欧州特許明細書第74597号に記載さ
れ、この装置ではバーストサンプルを零交点位相検知器
に印加する前に位相固定ループで、そのバーストサンプ
ルから基準値を差引く。位相検知器は各バーストサイク
ルから１つの零交点サンプルの大きさを累算して制御信
号を生成し、これを用いて電圧制御発振器（以下ＶＣＯ
と呼ぶ）の周波数を調節する。装置が安定すると、その
ＶＣＯにより与えられる信号の周波数と位相が零値制御
信号を生成する値に保たれる。この信号の位相はバース
ト位相と基準位相角だけ違う。

この方式の精度はバーストサンプルから差引く値に依存
し、その値はバーストサンプルの大きさの関数であるか
ら、信号強度の変化とノイズに対する感度が高い。

バースト振幅変化に対する感度がそれほど高くない第３
の位相固定方式が米国特許第4291332号に開示されてい
る。この方式は各バーストサイクルで選ばれたサンプル
を累算することによりサンプリング用クロツクとバース
トとの間の位相差の正弦と余弦を計算し、その位相角の
余弦に対応するサンプルに基準角の正切に等しい基準値
を乗じ、得られた値を累算した余弦サンプルから差引い
てＶＣＯの制御信号を得る。ＶＣＯの出力信号から取出
したクロツク信号とバースト信号との位相差が基準角に
等しいときＶＣＯが安定する。この方法はバースト波形
上の２点の相対振幅に依存し、この２点のサンプルを全
バースト期間累算してＶＣＯ制御信号を発生する。従つ
てそれはバースト振幅の変化に比較的鈍感である。

この第３の位相制御法はバースト振幅変化に第２の方法
ほど敏感ではないが、第２の方法より複雑な演算素子を
使用するための設備費が高い。

〔発明の概要〕

この発明は入力部に印加した基準信号から擬似帯域外成
分を除去して出力部に基準信号と所定の位相関係を持つ
信号を生成する濾波器を含み、この濾波器から供給され
る信号を位相検知器に印加してＶＣＯの制御信号を生成
する。このＶＣＯの生成する信号が基準信号サンプリン
グする位相角を決定する。

〔推奨実施例の詳細な説明〕

図中太い矢印は多ビツト並列デジタル信号用母線を示
し、細い矢印はアナログ信号または１ビツトデジタル信
号用の導線を示す。各装置の処理速度によつてこれらの
信号路のあるものには補償用遅延器を要するものがある
が、各装置のどこにこのような遅延器が必要かは、デジ
タル回路設計の当業者には自明である。

第１図において、通常のテレビ受像機の同調器、中間周
波数増幅器および映像検波器を含み得る合成映像信号源
10は、ベースバンドアナログ合成映像信号を同期分離器
12とアナログ・デジタル変換器（以下ＡＤＣと呼ぶ）14
に印加する。同期分離器12はアナログ合成映像信号から
水平同期パルスを分離すると共にバーストゲート信号Ｂ
Ｇを発生する。分離器12の生成する水平同期信号HSYNC
は各水平同期パルスの持続時間中論理高レベルになるが
その他の場合は論理低レベルにある。またバーストゲー
ト信号ＢＧはバースト信号の完全な４サイクルの間の各
水平線のバースト期間中論理高レベルになるがその他の
場合は論理低レベルにある。これらの信号は下述のよう
に位相固定ループ回路網に用いられる。

ＡＤＣ14はタイミング処理装置34からの４ｆ_SCクロツク
信号の制御によりアナログ合成映像信号をサンプリング
してそのアナログサンプルを表わすデジタルサンプルを
生ずる。このＡＤＣ14は例えば７ビツトデジタルサンプ
ルを供給する通常のフラツシユＡＤＣでよい。これらの
サンプルは映像信号処理装置16に供給される。処理装置
16は例えば合成映像信号からルミナンス成分とＩ、Ｑの
色差信号成分を分離して処理し、表示装置18に印加され
る原色信号Ｒ、Ｇ、Ｂを生成する。映像信号処理装置16
はクロツク信号４ｆ_SC、ＩCLK、ＱCLKで制御されるが、
これらの信号はＰＬＬによつて合成映像信号のカラーバ
ースト基準成分に同期されたタイミング処理装置34から
供給される。

ＡＤＣ14からの合成映像信号は帯域濾波器（ＢＰＦ）20
に印加される。この帯域濾波器20は合成映像信号サンプ
ルから擬似高低周波数ノイズ成分を除去し、その出力に
入力に印加されたバーストサンプルに対し３３°移相さ
れたバーストサンプルを生ずる。

第２図はこの実施例に適する帯域濾波器の構造を示す。
この濾波器は出力加重ＦＩＲ濾波器である。縦続接続さ
れた３つの遅延素子210、212、214は、各々入力サンプル
を４ｆ_SCクロツク信号の１周期だけ遅らせる。この濾波
器の入力と遅延素子210、212、214の各出力に得られる
サンプルがそれぞれサンプル加重器216、218、220、222
に印加される。サンプル加重器216は濾波器の入力に印
加されたサンプルに加重率ａ₁を乗じ、加重器218、22
0、222は各遅延素子210、212、214から供給されたサン
プルにそれぞれ加重率ａ₂、ａ₃、ａ₄を乗じる。各サン
プル加重器からの加重サンプルは加算器224で合計され
て濾波済出力信号となる。

この発明のこの実施例に用いられる加重率ａ₁ないしａ₄
を表１に示す。各加重率の値が２つずつ記してあるが、
その一方は最適値、他方は簡略化したシフト加算型乗算
器を用いて実現し得る近似値でる。

この加重率ａ₁ないしａ₄によって、この濾波器は非対称
出力加重ＦＩＲ濾波器として構成される。この構成の濾
波器は周波数が実質的にｆ_SCに等しいサンプル成分を通
してこの周波数_SCの信号の位相を３３°だけ位相させ
る。

濾波器20の出力サンプルは乗算器21に印加され、ここで
自動利得制御（ＡＧＣ）検波器26で決定された率でスケ
ーリングされる。ＡＧＣ検波器26と乗算器21はバースト
信号のピーク振幅を所定範囲に維持する。ＡＧＣ検波器
26は第４図について下述する。乗算器21は通常の８ビツ
ト×８ビツト乗算器でもよいが、簡単化されたシフト加
算型乗算器を代用することもできる。

乗算器21はスケーリングされ濾波されたサンプルをバー
スト分離器22に印加する。この実施例ではバースト分離
器22が同期分離器12からのバーストゲート信号BGの制御
の下に濾波済サンプルの各線からバースト信号の４サイ
クルを表わすサンプルを抽出する。

バースト分離器22からの濾波移相スケーリング済サンプ
ルは位相検知器24に印加される。この発明のこの実施例
に用いられている。帯域濾波器(BPF)20はＮＴＳＣバー
スト信号を３３°移相するから、未処理バースト信号の
Ｒ−Ｙ位相で起る零交点が移相バースト信号のＩ位相で
起る。

位相検知器24はバースト信号のＩ位相サンプル（すなわ
ちＩCLKパルスの前縁に一致して生ずるもの）の大きさ
を平均して位相誤差信号を生成する。この位相誤差信号
はタイミング処理装置34で生成されたクロツク信号を移
相バースト信号に固定するのに用いられる。このためタ
イミング処理装置34は未濾波合成映像信号のＩ，Ｑ位相
に一致したクロツク信号を生ずる。

第３図はこの発明に適する位相検知器のブロツク図であ
る。分離器22からのデジタルサンプルは選択コンプリメ
ンタ回路(SC)310に印加される。回路310は選ばれたサン
プルの極性を変えて単極バーストサンプルをラッチ回路
314に印加する。このサンプルはアンドゲート312からそ
のラッチに印加されたクロツクパルスの前縁でそのラッ
チに受入れられる。このゲート312からのクロツク信号
はタイミング処理装置34と同期分離器12でそれぞれ生成
されたＩクロツク信号ＩCLKとバーストゲート信号ＢＧ
の論理積である。ラツチ314に記憶されたコードワード
はＩ色差信号の位相角でとつたバースト信号のサンプル
であるが、濾波器20で移相されてカラーバースト信号の
零交点に対応する。

これらのサンプルは加算器316とラツチ320を含む累算器
に印加される。加算器316はラツチ314からの７ビツトの
サンプルをラッチ320からの７ビツトのサンプルと合計
し、その加算器316の出力サンプルは遅延素子318からラ
ツチ320に供給されるクロツクパルスの前縁に一致して
そのラツチ320に記憶される。遅延素子318はアンドゲー
ト312からのクロツク信号を遅らせて加算器316の処理時
間を補償する。ラッチ320に記憶されたサンプルは下述
のように８個または16個のバーストサンプルの累算和を
表わす。サンプルの精度をを保存し、オーバーフロー誤
差を防ぐために、各サンプルは７ビツト値として記憶さ
れる。

累算されたサンプルはラツチ322に印加されるクロツク
信号の前縁においてラツチ320からラツチ322に転送され
る。このクロツク信号は水平同期信号ＨSYNCから生成さ
れる。ＨSYNC信号は分周器324およびマルチプレクサ326
の一方のデータ入力端子に印加される。分周器324は通
常の1/2回路でよく、水平線周波数の1/2の信号をアンド
ゲート325の一方の入力端子に供給する。このアンドゲ
ート325の第２の入力端子にはＨSYNC信号が印加され
る。アンドゲート325は水平線周期の２倍の周期で水平
同期パルスと同じパルス幅の信号を生成する。この信号
はマルチプレクサ326の第２のデータ入力端子に印加さ
れる。マルチプレクサ326への制御信号ＬＦはＰＬＬが
バースト周波数に固定するまでは論理低レベルにある
が、固定後は論理高レベルに転換する。マルチプレクサ
326はＬＦ信号が論理低レベルのときラツチ322にＨSYNC
信号をクロツク信号として印加し、ＬＦ信号が論理高レ
ベルのときアンドゲート325からの信号を印加するよう
に構成されている。このため、ＰＬＬが固定されている
ときは、ラツチ322に転送されたサンプルが８個の零交
点バーストサンプル（すなわち１バースト期間における
４サイクルの零交点サンプル）の累算和を表わす。しか
しＰＬＬがバースト信号に固定した後は、ラツチ320か
らラツチ322に転送されたサンプルが16個のサンプル
（すなわち順次２つのバースト期間のそれぞれにおいて
４サイクルの零交点サンプル）の累算和を表わす。ラツ
チ322はこれらのサンプルを除算器330に供給し、ここで
そのサンプル値を信号ＬＦの制御下で８または16で除算
する。除算器330はＬＦが論理低レベルのとき７ビツト
サンプルを右方低位ビツト位置に３ビツトだけ移動さ
せ、ＬＦが論理高レベルのとき４ビツトだけ移動させる
通常のプログラミング可能のビツトシフタでよい。信号
ＬＦを発生する回路を第１図について次に説明する。

位相検知器の動作を理解するため、位相検知器で生成さ
れた信号がＶＣＯを制御してそのＶＣＯの生成する信号
の位相および周波数をカラーバースト基準信号に一致さ
せると仮定する。信号が弱いときはカラーバースト信号
の振幅はピークピーク値で僅か５ＩＲＥでよいが、ＡＤ
Ｃで取扱う必要のある信号の範囲は140ＩＲＥである。
このような弱い信号のバーストサンプルが７ビツトＡＤ
Ｃでデジタル化されると、量子化誤差がピークピーク値
の約７％になるため、上記同様で１本の線のサンプルし
か処理できない位相検知器は10°以下の位相精度を確保
することができない。その上、ＶＣＯで生成された信号
の位相はバースト位相を中心に（±）10°動揺してい
る。

どうしてこれが生ずるかを理解するために、ＰＬＬが１
水平線当り10°の位相誤差でバースト信号に固定したと
仮定する。ある線の位相誤差が10°であれば、ＡＤＣの
量子化誤差は位相検知器の誤差検知動作を防止して補正
信号が生じないことがある。このため次の線の位相誤差
は20°になることがある。位相検知器はこの誤差を検知
するが、そうすると各線当り20°の位相誤差に対して適
正な補正信号を生成する。この補正信号はＶＣＯからの
信号の位相誤差を各線に付き＋10°から−10°まで変え
る。１本の線だけからのサンプルを平均する位相検知器
を用いるＰＬＬは各線当り＋10°と−10°の位相誤差の
間で動揺を続けることがあることをこれで説明すること
ができる。

しかしこの発明のＰＬＬ方式では、１本の線からのサン
プルを用いて見掛けの位相固定が達せられたとき、位相
検知器が切換えられて連続２本の線のサンプルを平均す
る。上述の例では10°の位相誤差を持つ線からの零値サ
ンプルが20°の位相誤差を持つ線からのサンプルと平均
されるが、この平均によつて各線当り10°の移相を与え
るのに適当な補正値が生成され、ＰＬＬの生成する信号
の位相を正確に補正する。７ビツトＡＤＣの生成する２
本の線のサンプルを平均することにより±５°未満の位
相精度が得られることを示すことができる。

この実施例は１本の線と２本の線のサンプルの平均を切
換えるが、固定精度を向上するため更に多くの線のサン
プルの平均をとることもできることが判る。しかし、最
初の固定状態に達するには唯１本の線のサンプルを平均
するのが好ましい。これによつて大きな位相誤差（すな
わち各線当り45°以上）の補正が容易になる。

第１図に戻り、位相検知器24は水平線周波数で低域濾波
器28に位相誤差サンプルを供給する。低域濾波器28は例
えば積分器を含み、位相検知器24から供給された位相誤
差信号の累算和に比例する信号を生成する。濾波器28は
この信号をデジタル・アナログ変換器（以下ＤＡＣと呼
ぶ）30に印加し、ＤＡＣ30はそのデジタル信号をアナロ
グ電位に変えてＶＣＯ32に印加し、それが生成する信号
の周波数を制御する。ＶＣＯ32は圧電水晶で決定される
自走周波数を有する通常の電圧制御発振器でよいが、そ
の水晶の共振周波数が４ｆ_SCに近く（例えばＮＴＳＣ標
準で14.31818MHzの２kHz以内）、ＰＬＬが速やかに適正
周波数に固定するようになつているのが好ましい。

ＶＣＯ32は正弦波４ｆ_SC信号をタイミング処理装置34に
供給する。処理装置34はその正弦波入力信号から矩形波
の４ｆ_SCクロツク信号を発生すると共にそれぞれ２ｆ_SC
で直角位相関係の２つの信号ＩCLKとＱCLKを発生する回
路網を含んでいる。処理装置34の細部はこの発明の一部
とは考えられないため図示されないが、当業者が通常の
部品から構成することができる。

上述の様に、位相検知器24は２モード間で切換わるが、
その一方のモードで各バースト期間からのサンプルを各
別に平均してその結果を用いてバースト周波数に粗固定
を行い、第２のモードで連続２つ以上のバースト期間か
らのサンプルを平均してその結果を用いて第１モードで
得られた粗固定の精度を向上させる。この実施例は微固
定のために連続２つのバースト期間を用いる第２のモー
ドを示しているが、１本またはそれ以上の水平線で分離
された２つまたはそれ以上のバースト期間からのサンプ
ルを用いることもできる。しかし、隣接しない線からの
サンプルを用いるときは右バースト期間を分離する水平
線の数と累算サンプル数の関数である値で各サンプルを
割るように除算器330を変える必要がある。

位相検知器24は累算された零交点サンプルを信号ＬＦを
生成する比較器38の一方の入力端子に印加する。この比
較器38の第２の入力の値は基準値源36から供給される
が、この値はＰＬＬがバースト信号に対する粗固定を達
成したとき位相検知器が生成する値を表わす。比較器38
の出力信号ＬＦは基準値源36からの値が位相検知器24か
らの値より小さいとき論理低レベルになり、その他のと
きは論理高レベルになる。従つて、ＬＦはＰＬＬが粗固
定に達するまで論理低レベルにあり、位相検知器24の生
成する値がＰＬＬのバースト信号に対する非同期を示す
まで論理高レベルにある。

合成映像信号のバースト信号成分の位相は放送信号源の
変化に応じて迅速に変化することができる。例えば、２
つのプログラム間の変化は合成映像信号のバースト成分
の位相の変化を生ずることがあるが、バースト信号の位
相は再生画像の色相を決定するから、ＰＬＬはバースト
信号のすべての変化に迅速に応答し得ることが望まし
い。このためこのＰＬＬ装置はＡＧＣ検波器26と乗算器
21を含む自動利得制御系を含んでいる。このＡＧＣ系は
ＰＬＬ系に対する所要の過渡応答特性を維持する。

ＡＧＣ26はＱクロツク信号に一致するサンプルから利得
制御信号を生成する。Ｉクロツク信号に一致する移相サ
ンプルがバーストサイクルの零交点サンプルを表わすと
きは、Ｑクロツク信号に一致するサンプルがバーストサ
イクルのピークを表わす。ＡＧＣ26はこのピークサンプ
ルを１バースト期間を通じて平均して利得制御信号を生
成し、これを乗算器21に印加して濾波バーストサンプル
の大きさを増減する。

第４図はこの発明に適するＡＧＣ検波器のブロツク図で
ある。移相バースト信号の７ビツトサンプルは絶対値回
路410に印加される。回路410は選ばれたサンプルの極性
を変えて単極性のサンプルをラツチ414に印加する。こ
のサンプルはラツチ414にそれにアンドゲート412から印
加されるクロツクパルスの前縁に一致させて記憶され
る。ゲート412から供給されるクロツク信号はＱクロツ
ク信号ＱCLKとバーストゲート信号ＢＧの論理積であ
る。ＰＬＬが固定されると、ラツチ414に記憶されたコ
ードワードが移相バースト信号のピークサンプルに対応
し、そのサンプルが加算器416とラツチ420を含む累算器
に印加される。加算器416はラツチ414からの７ビツトサ
ンプルをラツチ420からの累算10ビツトサンプルと合計
する。この加算器416で得られた10ビツトサンプルはア
ンドゲート412から遅延素子418を介してラツチ420に供
給されるクロツクパルスの前縁に一致させてそのラツチ
420に記憶される。遅延素子418は加算器416による処理
時間に等しい補償遅延を与える。ラツチ420に記憶され
たサンプルは８つのバーストサンプルの累積和を表わ
す。サンプルの精度を保存し、オーバーフロー誤差をな
くするため、各サンプルは10ビツト値として記憶され
る。累算サンプルの７つの最上位ビツトはラツチ422の
クロツク入力に印加されるＨSYNCパルスの前縁でラツチ
420から422に転送される。ラツチ422はラツチ420に累算
された10ビツトサンプルの７つの最上位ビツトを含むか
ら、移相バースト信号の波形のピーク点で取つた８つの
サンプルの平均大きさを含むことになる。

ラツチ422はこれらの平均サンプルを比較器426、432に供
給する。ＰＬＬ系で処理し得る最大サンプル値（例えば
22.3ＩＲＥ）を表わす基準値が最大値源428から比較器4
26の第２の入力端子に印加される。比較器426はラツチ4
22からのサンプルが最大値源428からの基準値に等しい
かそれより大きければ論理高レベルの出力信号を発生
し、基準値より小さければ論理低レベルの出力信号を発
生して、この信号を可逆計数器430の逓減入力端子Ｄに
印加する。

比較器432の第２の入力端子には最小値源434からＰＬＬ
系で処理し得る最小のサンプル値（例えば16.5ＩＲＥ）
を表わす基準値が印加される。この比較器432はラツチ4
22からのサンプルがその基準値に等しいかそれより小さ
いとき論理高レベルの出力信号を、基準値より大きいと
き論理低レベルの出力信号を生成して、これを可逆計数
器430の逓増入力端子Ｕに印加する。計数器430のクロツ
ク入力には遅延素子424を介してパルス信号ＨSYNCが印
加される。この遅延素子424からの遅延ＨSYNCパルスは
ラツチ420のリセツト入力にも印加される。遅延素子424
はラツチ420からラッチ422への転送時間と比較器426、4
32の処理時間に等しい補償遅延を与える。

計数器430はその動作の説明を簡単にするため各別の逓
増入力と逓減入力を有する様に図示されているが、この
種の計数器は通常の論理装置とモード制御器を持つ7419
1型同期可逆計数器のような通常の計数器を用いて製す
ることができる。

計数器430で得られる値はそのクロツク入力に印加され
るパルスの前縁に一致して増減される。逓増信号が論理
高レベルのとき計数器の出力値は各水平同期パルスによ
り１ずつ増し、同様に逓減信号が論理高レベルのとき各
遅延ＨSYNCパルスに応じて１ずつ減る。

計数器430はこの値をリードオンリーメモリ（ＲＯＭ）4
36へアドレスとして印加する。ＲＯＭ436は計数器430か
らの計数出力値を適当な利得率に変換して乗算器21に印
加する。表２は計数値、ＲＯＭアドレスおよび利得率の
関係を示す。

計数器が零から逓増すると共に利得率が1.125倍で増大
することが判る。

ＡＧＣ回路の動作を理解するために、計数値が零、バー
スト信号のピーク振幅が５ＩＲＥで基準値源428、434か
らの値がそれぞれ22.3ＩＲＥ、16.5ＩＲＥとする。また
ＡＧＣ検波器と位相検知器の相互作用における混同を防
ぐために、バースト信号のピークサンプルがＱCLKパル
スの前縁、零交点サンプルがＩCLKパルスの前縁にそれ
ぞれ一致して生ずると仮定する。

計数器の値は零のため、初期利得率は１であり、比較器
432に印加されるバースト振幅サンプルは５ＩＲＥであ
る。この値は基準値源434からの最小基準値より小さい
ため、比較器は論理高レベル信号を計数器430の逓増端
子に印加する。計数器はその値を１に進め、乗算器21に
印加される利得率は1.125になる。この様にして利得率
は次の連続10のバースト期間中に3.653まで増大する。
利得率が3.653のとき比較器432に印加されるバーストピ
ークサンプルの値は18.265ＩＲＥである。これは基準値
源434からの比較器432に印加される最小値16.5ＩＲＥよ
り大きいから、比較器432は論理低レベルの信号を計数
器430に印加する。従つて計数器430がＲＯＭ436に供給
する値は３に保たれ、乗算器21に印加される利得率は3.
653に保たれる。バースト信号がその公称ピーク振幅20
ＩＲＥの−18dB以内にある限り、計数器からの初期値は
重要でなく、計数器は基準値源434、428から最小値と最
大値で決まる値の範囲内に平均バースト振幅が入る値に
向つて増減する。

上記実施例はバースト信号とＰＬＬからのクロツク信号
の間の初期位相差を零と仮定したが、この発明の実施例
のＡＧＣ回路は位相差が零でないときにもよく動作して
ＰＬＬをＡＧＣ回路のないときより速やかに固定させ
る。

移相バースト信号のピークがＱクロツクパルスと一致し
て生じないときは、ＡＧＣ検波器26の生成する平均ピー
ク値がバーストの実際のピーク値より小さいことがあ
る。その上位相誤差が45°以上のときは、Ｑバーストサ
ンプルの平均値がＩサンプルの平均値より小さいことが
ある。これらの場合にはＡＧＣ検波器26が、それがバー
スト信号の実際のピーク値を平均したとき印加するより
大きい利得率を乗算器21に印加することがある。乗算器
21は位相検知器24により平均されるＩサンプルを含むす
べてのバーストサンプルにこの利得率を乗じて位相誤差
信号を生成する。Ｉサンプルの大きさが増すと、位相検
知器24で生成される位相誤差信号の大きさも増して、Ｖ
ＣＯの生成する信号の周波数をＩサンプルの大きさが増
大されなかつた場合より速やかに変化させる。ＶＣＯの
生成する信号の周波数がバースト周波数の高調波に近付
くと、Ｑサンプルの値がバースト信号のピーク値に近付
き、ＡＧＣ検波器26の供給する利得率が低下してその適
正値に近付く。利得率が低下してＰＬＬが固定状態に近
付くと、Ｉサンプルとそれから生成された位相誤差信号
の大きさが減少してＶＣＯの生成する信号の周波数が変
化する速度を低下させる。

このＶＣＯの生成する信号の周波数の変化する速度はそ
の信号とバースト信号の各サイクル間の位相誤差の平均
値に比例し、このためループが固定状態に近付く速度は
一般にＡＧＣ回路のないＰＬＬまたは零交点とピークサ
ンプルの双方の値に基いて利得率を決めるＡＧＣを持つ
ＰＬＬの場合より高い。

【図面の簡単な説明】

第１図はデジタルテレビジヨン受像機に応用したこの発
明を実施した位相固定ループのブロツク図、第２図は第
１図の実施例に適するデジタル帯域濾波器のブロツク
図、第３図は第１図の実施例に適する位相検波器のブロ
ツク図、第４図は第１図の実施例に適する自動利得制御
回路のブロツク図である。 10、14……基準信号源、20……信号濾波手段、32、34…
…発振信号発生手段、24……位相検知手段、28、30……
補正信号結合手段。

Claims

【特許請求の範囲】

【請求項１】合成映像信号の信号源と、アナログ−デジ
タル変換器と、処理手段とを有し、上記合成映像信号は
ルミナンス信号成分とクロミナンス信号成分とを含み、
上記クロミナンス信号成分は、色差信号情報に従って変
調される所定の周波数の色副搬送波と上記所定の周波数
および所定の位相を持つ色基準バースト信号とを含み、
かつ上記クロミナンス信号成分は上記所定の位相から異
なった第１および第２の直角関係の位相で第１および第
２の色差信号成分を表す各振幅を呈し、上記アナログ−
デジタル変換器は上記信号源に接続され、上記所定の周
波数の整数倍に相当する周波数のクロック信号に応答し
て上記合成映像信号を表すデジタルサンプルを生成し、
上記処理手段は上記デジタルサンプルに応答して上記合
成映像信号から上記第１および第２色差信号成分を再生
する、合成映像信号処理システムに使用する位相固定ル
ープシステムにおいて、上記アナログ−デジタル変換器の出力を上記所定の周波
数を包含する通過帯域を有する帯域ろ波特性で通過さ
せ、かつ上記所定の位相と上記第１および第２の直角関
係の位相の１つとの間の差に相当するだけ上記色基準バ
ースト信号の位相を移相するデジタルフィルタと、発振信号を生成し、制御入力端子を有し、上記制御入力
端子に適用される信号に応答して上記発振信号の周波数
を変える発振手段と、上記デジタルフィルタの出力と上記発振手段の出力とに
結合し、上記デジタルフィルタを通過して移相した上記
色基準バースト信号と上記発振信号との間の位相差を表
す訂正信号を生成する位相検知手段と、上記発振手段の制御入力端子に上記訂正信号を結合する
手段と、上記発振信号に応答して上記クロック信号を上記アナロ
グ−デジタル変換器に供給する手段とを具えた合成映像
信号処理システムに使用する位相固定ループシステム。
【請求項２】上記デジタルフィルタは非対称加重ＦＩＲ
フィルタを含む特許請求の範囲第１項記載の合成映像信
号処理システムに使用する位相固定ループシステム。
【請求項３】上記デジタルフィルタは４タップ出力加重
ＦＩＲフィルタを含み、上記４タップは順次遅延時間が
増加する０．３０３，−１．９６８６，−０．３０３，
１．９６８６の加重率である特許請求の範囲第２項記載
の合成映像信号処理システムに使用する位相固定ループ
システム。