JPH065966A - 半導体レーザ歪補正回路 - Google Patents
半導体レーザ歪補正回路Info
- Publication number
- JPH065966A JPH065966A JP4183091A JP18309192A JPH065966A JP H065966 A JPH065966 A JP H065966A JP 4183091 A JP4183091 A JP 4183091A JP 18309192 A JP18309192 A JP 18309192A JP H065966 A JPH065966 A JP H065966A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor laser
- output
- signal
- distortion correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 230000003287 optical effect Effects 0.000 claims abstract description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】 （修正有）
【目的】温度特性の影響を受けることなく安定して２次
歪を補正することができる歪補正回路を提供する。 【構成】半導体レーザをアナログ変調して光伝送信号を
発生するに際して出力レーザ光出力の歪みを補正するた
めの２次成分を発生する回路であって、入力信号を差動
信号に変換する差動信号発生回路Ａと、該差動信号発生
回路Ａの出力する１対の相補的な出力信号に対して従属
接続された２乗信号発生回路Ｂとを備えている。
歪を補正することができる歪補正回路を提供する。 【構成】半導体レーザをアナログ変調して光伝送信号を
発生するに際して出力レーザ光出力の歪みを補正するた
めの２次成分を発生する回路であって、入力信号を差動
信号に変換する差動信号発生回路Ａと、該差動信号発生
回路Ａの出力する１対の相補的な出力信号に対して従属
接続された２乗信号発生回路Ｂとを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザ歪補正回
路に関する。より詳細には、本発明は、半導体レーザを
駆動するための信号を発生する回路において、半導体レ
ーザの非直線性を補正するための２次成分を発生する回
路の新規な構成に関する。
路に関する。より詳細には、本発明は、半導体レーザを
駆動するための信号を発生する回路において、半導体レ
ーザの非直線性を補正するための２次成分を発生する回
路の新規な構成に関する。
【０００２】
【従来の技術】半導体レーザを変調する場合、半導体レ
ーザの電流・光特性の非直線性によりその光出力には２
次歪が発生する。従って、特に低歪特性が要求されるア
ナログ伝送システムにおいてはこの２次歪の抑制が重要
な課題となっている。
ーザの電流・光特性の非直線性によりその光出力には２
次歪が発生する。従って、特に低歪特性が要求されるア
ナログ伝送システムにおいてはこの２次歪の抑制が重要
な課題となっている。
【０００３】２次歪みを補正するためには、駆動電流に
意図的に２次成分を与えて半導体レーザの非線型特性と
相殺させることが効果的である。そこで、従来のレーザ
歪補正回路では、ＦＥＴの２乗特性を利用して上述のよ
うな機能を実現していた。
意図的に２次成分を与えて半導体レーザの非線型特性と
相殺させることが効果的である。そこで、従来のレーザ
歪補正回路では、ＦＥＴの２乗特性を利用して上述のよ
うな機能を実現していた。
【０００４】図３は、半導体レーザの駆動回路において
歪補正回路として使用されている回路の典型的な構成を
示す図である。
歪補正回路として使用されている回路の典型的な構成を
示す図である。
【０００５】同図に示すように、この回路は、単一のＦ
ＥＴＱ−３により構成されている。ＦＥＴＱ−３のゲー
トは、コンデンサＣ−１を介して入力端子Ｖ(in)に接続
されると共に、抵抗Ｒ−５を介してゲート電圧調整用端
子Ｖ(g) にも接続されている。また、ドレインは、コン
デンサＣ−２を介して出力端子Ｖ(o) に接続されると共
に、抵抗Ｒ−４を介して電圧源Ｖ(DD)にも接続されてい
る。尚、ソースは、接地に接続されている。
ＥＴＱ−３により構成されている。ＦＥＴＱ−３のゲー
トは、コンデンサＣ−１を介して入力端子Ｖ(in)に接続
されると共に、抵抗Ｒ−５を介してゲート電圧調整用端
子Ｖ(g) にも接続されている。また、ドレインは、コン
デンサＣ−２を介して出力端子Ｖ(o) に接続されると共
に、抵抗Ｒ−４を介して電圧源Ｖ(DD)にも接続されてい
る。尚、ソースは、接地に接続されている。
【０００６】以上のように構成された回路において、出
力信号Ｖ(o) の、入力信号Ｖ(in)に対する関係は下記の
式１により表すことができる。
力信号Ｖ(o) の、入力信号Ｖ(in)に対する関係は下記の
式１により表すことができる。
【０００７】
【式１】 〔但し、Ｉ(DSS) は飽和ドレイン電流を、Ｖ(p) はピン
チオフ電圧をそれぞれ表す。〕
チオフ電圧をそれぞれ表す。〕
【０００８】式１から判るように、出力信号(o) は入力
信号(in)に対して２次の項Ｖ(in)2を発生する。従っ
て、ゲート電圧調整用端子に印加する電圧Ｖ(g) を適切
に設定することにより所望の２次歪量が得られ、半導体
レーザの非線型性を補正することが可能になる。また、
ＦＥＴは一般に３次以上の高次歪が少ないので、ＦＥＴ
により歪補正回路を構成することにより、出力光信号の
３次以上の歪を劣化させることがない。
信号(in)に対して２次の項Ｖ(in)2を発生する。従っ
て、ゲート電圧調整用端子に印加する電圧Ｖ(g) を適切
に設定することにより所望の２次歪量が得られ、半導体
レーザの非線型性を補正することが可能になる。また、
ＦＥＴは一般に３次以上の高次歪が少ないので、ＦＥＴ
により歪補正回路を構成することにより、出力光信号の
３次以上の歪を劣化させることがない。
【０００９】
【発明が解決しようとする課題】しかしながら、図３に
示した回路において、出力信号Ｖ(o) の２次歪み率は、
前記式１に基づいて下記の式２のように表すことができ
る。
示した回路において、出力信号Ｖ(o) の２次歪み率は、
前記式１に基づいて下記の式２のように表すことができ
る。
【００１０】
【式２】 〔但し、Ｖ(p) ＦＥＴは、ＦＥＴのピンチオフ電圧を表
す。〕
す。〕
【００１１】ところで、ＦＥＴのピンチオフ電圧Ｖ(p)
には温度特性がある。従って、図３に示した従来の回路
では、ＦＥＴのピンチオフ電圧Ｖ(p) の温度変動に対応
してＦＥＴのゲート電圧Ｖ(g) を正確に補正しなけれ
ば、結局２次歪率が変動してしまうので有効なレーザ歪
補正ができないという問題があった。
には温度特性がある。従って、図３に示した従来の回路
では、ＦＥＴのピンチオフ電圧Ｖ(p) の温度変動に対応
してＦＥＴのゲート電圧Ｖ(g) を正確に補正しなけれ
ば、結局２次歪率が変動してしまうので有効なレーザ歪
補正ができないという問題があった。
【００１２】そこで、本発明は、上記従来技術の問題点
を解決し、温度特性の影響を受けることなく安定して２
次歪を補正することができる、新規な半導体レーザ歪補
正回路を提供することをその目的としている。
を解決し、温度特性の影響を受けることなく安定して２
次歪を補正することができる、新規な半導体レーザ歪補
正回路を提供することをその目的としている。
【００１３】
【課題を解決するための手段】本発明に従うと、半導体
レーザをアナログ変調して光信号を発生する際に、半導
体レーザの非直線性を補正するための２次成分を発生す
る回路であって、入力信号を差動信号に変換する差動信
号発生回路と、該差動信号発生回路の出力する１対の相
補的な出力信号に従属接続された１対の２乗信号発生回
路とを備えていることを特徴とする半導体レーザ歪補正
回路が提供される。
レーザをアナログ変調して光信号を発生する際に、半導
体レーザの非直線性を補正するための２次成分を発生す
る回路であって、入力信号を差動信号に変換する差動信
号発生回路と、該差動信号発生回路の出力する１対の相
補的な出力信号に従属接続された１対の２乗信号発生回
路とを備えていることを特徴とする半導体レーザ歪補正
回路が提供される。
【００１４】
【作用】本発明に係る半導体レーザ歪補正回路は、入力
信号に基づいて差動信号を発生した上で、これを利用し
て２次成分を発生するように構成されている点にその主
要な特徴がある。
信号に基づいて差動信号を発生した上で、これを利用し
て２次成分を発生するように構成されている点にその主
要な特徴がある。
【００１５】即ち、本発明に係る半導体レーザ歪補正回
路は、入力信号を差動信号に変換する差動信号発生回路
と、この差動信号発生回路の出力する１対の相補的な出
力信号に対して従属接続された１対の２乗信号発生回路
とを備えており、それぞれの差動信号に対する１対の制
御電圧により回路出力の２次歪率を制御できるように構
成されている。
路は、入力信号を差動信号に変換する差動信号発生回路
と、この差動信号発生回路の出力する１対の相補的な出
力信号に対して従属接続された１対の２乗信号発生回路
とを備えており、それぞれの差動信号に対する１対の制
御電圧により回路出力の２次歪率を制御できるように構
成されている。
【００１６】ここで、本発明に係るレーザ歪補正回路で
は、具体的に後述するように、出力の２乗歪率の制御電
圧を差動化することにより２次歪率の温度依存性をなく
し、温度変動に対する回路出力の２次歪率を安定させて
いる。
は、具体的に後述するように、出力の２乗歪率の制御電
圧を差動化することにより２次歪率の温度依存性をなく
し、温度変動に対する回路出力の２次歪率を安定させて
いる。
【００１７】以下、図面を参照して本発明をより具体的
に説明するが、以下の開示は本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。
に説明するが、以下の開示は本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。
【００１８】
【実施例】図１は、本発明に係る半導体レーザ歪補正回
路の具体的な構成例を示す図である。
路の具体的な構成例を示す図である。
【００１９】同図に示すように、この補正回路は、差動
信号発生回路Ａと、２乗信号発生回路Ｂとから主に構成
されている。ここで、差動信号発生回路Ａは、１次側の
一端に入力信号を受けて差動信号を発生するトランスＴ
−１により構成されている。また、２乗信号発生回路Ｂ
は、トランスＴ−１の２次側にそれぞれゲートを接続さ
れた１対のＦＥＴＱ−１、Ｑ−２により構成されてい
る。ここで、ＦＥＴＱ−１、Ｑ−２の各ゲートには、更
に、抵抗Ｒ−２、Ｒ−３を介してゲート電圧調整用端子
Ｖ(g-1) 、Ｖ(g-2) が接続されている。また、ＦＥＴＱ
−１、Ｑ−２のドレインは、抵抗Ｒ−１を介して共通に
電源Ｖ(DD)に接続されていると共に、出力Ｖ(o) にも接
続されている。更に、ＦＥＴＱ−１、Ｑ−２の各ソース
は接地されている。
信号発生回路Ａと、２乗信号発生回路Ｂとから主に構成
されている。ここで、差動信号発生回路Ａは、１次側の
一端に入力信号を受けて差動信号を発生するトランスＴ
−１により構成されている。また、２乗信号発生回路Ｂ
は、トランスＴ−１の２次側にそれぞれゲートを接続さ
れた１対のＦＥＴＱ−１、Ｑ−２により構成されてい
る。ここで、ＦＥＴＱ−１、Ｑ−２の各ゲートには、更
に、抵抗Ｒ−２、Ｒ−３を介してゲート電圧調整用端子
Ｖ(g-1) 、Ｖ(g-2) が接続されている。また、ＦＥＴＱ
−１、Ｑ−２のドレインは、抵抗Ｒ−１を介して共通に
電源Ｖ(DD)に接続されていると共に、出力Ｖ(o) にも接
続されている。更に、ＦＥＴＱ−１、Ｑ−２の各ソース
は接地されている。
【００２０】尚、トランスＴ−１の２次側の中点は接地
されている。また、１対のＦＥＴＦＥＴＱ−１、Ｑ−２
は、互いにペアマッチングのとられた、互いに特性のそ
ろったＦＥＴである。更に、抵抗Ｒ−１の代わりに適切
なコイルを使用することもできる。
されている。また、１対のＦＥＴＦＥＴＱ−１、Ｑ−２
は、互いにペアマッチングのとられた、互いに特性のそ
ろったＦＥＴである。更に、抵抗Ｒ−１の代わりに適切
なコイルを使用することもできる。
【００２１】以上のように構成された歪補正回路におい
て、調整用端子に適切なゲート電圧Ｖ(g-1) 、Ｖ(g-2)
を印加することにより２次歪を制御することができる。
て、調整用端子に適切なゲート電圧Ｖ(g-1) 、Ｖ(g-2)
を印加することにより２次歪を制御することができる。
【００２２】更に、図１に示した回路において、出力信
号Ｖ(o) は入力信号Ｖ(in)に対して下記の式３により表
すことができる。
号Ｖ(o) は入力信号Ｖ(in)に対して下記の式３により表
すことができる。
【００２３】
【式３】
【００２４】上記式２から判るように、ＦＥＴＱ−１、
Ｑ−２のゲート電圧Ｖ(g-1) 、Ｖ(g-2) の差により、こ
の歪補正回路の出力信号の２次歪率が調整可能になる。
Ｑ−２のゲート電圧Ｖ(g-1) 、Ｖ(g-2) の差により、こ
の歪補正回路の出力信号の２次歪率が調整可能になる。
【００２５】即ち、図１に示した回路における２次歪率
は、下記の式４により表すことができる。
は、下記の式４により表すことができる。
【００２６】
【式４】
【００２７】同式から判るように、この２次歪率は、ゲ
ート電圧Ｖ(g-1) 、Ｖ(g-2) によってのみ決定され、温
度特性を有するピンチオフ電圧には依存していないの
で、温度変動に対して安定して動作する。
ート電圧Ｖ(g-1) 、Ｖ(g-2) によってのみ決定され、温
度特性を有するピンチオフ電圧には依存していないの
で、温度変動に対して安定して動作する。
【００２８】尚、この回路の出力信号の振幅は、ＦＥＴ
のピンチオフ電圧の温度変動の影響を受けて依然として
変動する。従って、図２に示すように、図１に示した回
路の直後に自動利得制御回路Ｃを設けることが好まし
い。
のピンチオフ電圧の温度変動の影響を受けて依然として
変動する。従って、図２に示すように、図１に示した回
路の直後に自動利得制御回路Ｃを設けることが好まし
い。
【００２９】すなわち、図２は、図１に示した歪補正回
路に自動利得制御回路Ｃを付加したものであり、図１に
示した回路と共通の構成要素には共通の参照番号を付し
ている。
路に自動利得制御回路Ｃを付加したものであり、図１に
示した回路と共通の構成要素には共通の参照番号を付し
ている。
【００３０】同図に示すように、自動利得制御回路Ｃ
は、ピーク検出回路１、比較器２および可変アッテネー
タ３から主に構成されている。ここで、ピーク検出回路
１は、歪補正回路の出力信号を受けてその信号振幅に対
応した信号を出力する。比較器２は、ピーク検出回路１
の出力と所定の参照電圧Ｖ(ref) とを比較して、可変ア
ッテネータ3 に対する制御信号を出力する。以上のよう
な構成により、この回路全体の最終的な出力信号の振幅
は、参照電圧Ｖ(ref) により規定される所定の振幅を維
持する。
は、ピーク検出回路１、比較器２および可変アッテネー
タ３から主に構成されている。ここで、ピーク検出回路
１は、歪補正回路の出力信号を受けてその信号振幅に対
応した信号を出力する。比較器２は、ピーク検出回路１
の出力と所定の参照電圧Ｖ(ref) とを比較して、可変ア
ッテネータ3 に対する制御信号を出力する。以上のよう
な構成により、この回路全体の最終的な出力信号の振幅
は、参照電圧Ｖ(ref) により規定される所定の振幅を維
持する。
【００３１】
【発明の効果】以上説明したように、本発明に係る半導
体レーザ歪補正回路は、温度変動に対して２次歪率の安
定した出力信号の得ることができるので、半導体レーザ
の光出力の２次歪を効果的に抑制することができる。従
って、温度変動に対して安定して高品質なアナログ光伝
送が実現される。
体レーザ歪補正回路は、温度変動に対して２次歪率の安
定した出力信号の得ることができるので、半導体レーザ
の光出力の２次歪を効果的に抑制することができる。従
って、温度変動に対して安定して高品質なアナログ光伝
送が実現される。
【図１】本発明に係る半導体レーザ歪補正回路の具体的
な構成例を示す図である。
な構成例を示す図である。
【図２】本発明に係る半導体レーザ歪補正回路の他の構
成例を示す図である。
成例を示す図である。
【図３】従来の半導体レーザ歪補正回路の典型的な構成
を示す図である。
を示す図である。
１・・・ピーク検出回路、 ２・・・比較器、 ３・・・可変アッテネータ、 Ｃ、Ｃ−１、Ｃ−２・・・コンデンサ、 Ｑ−１〜Ｑ−３・・・ＦＥＴ、 Ｒ−１−Ｒ−５・・・抵抗、 Ｔ−１・・・トランス
Claims (4)
- 【請求項１】半導体レーザをアナログ変調して光信号を
発生する際に、半導体レーザの非直線性を補正するため
の２次成分を発生する回路であって、 入力信号を差動信号に変換する差動信号発生回路と、該
差動信号発生回路の出力する１対の相補的な出力信号に
従属接続された１対の２乗信号発生回路とを備えている
ことを特徴とする半導体レーザ歪補正回路。 - 【請求項２】請求項１に記載された回路において、前記
差動信号発生回路が、一端を入力に接続され他端を接地
された１次側と、中点を接地され両端を出力に接続され
た２次側とを含むトランスであることを特徴とする半導
体レーザ歪補正回路。 - 【請求項３】請求項１または請求項２に記載された回路
において、前記２乗信号発生回路が前記１対の差動信号
をゲートに受ける１対のＦＥＴを含むことを特徴とする
半導体レーザ歪補正回路。 - 【請求項４】請求項１から請求項３までの何れか１項に
記載された回路において、前記２乗信号発生回路の出力
の信号振幅を一定に維持する自動利得制御回路を、該２
乗信号発生回路の直後に備えていることを特徴とする半
導体レーザ歪補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4183091A JPH065966A (ja) | 1992-06-17 | 1992-06-17 | 半導体レーザ歪補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4183091A JPH065966A (ja) | 1992-06-17 | 1992-06-17 | 半導体レーザ歪補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065966A true JPH065966A (ja) | 1994-01-14 |
Family
ID=16129605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4183091A Pending JPH065966A (ja) | 1992-06-17 | 1992-06-17 | 半導体レーザ歪補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065966A (ja) |
-
1992
- 1992-06-17 JP JP4183091A patent/JPH065966A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594383A (en) | Analog filter circuit and semiconductor integrated circuit device using the same | |
| US6924700B2 (en) | Class D amplifier | |
| US9136904B2 (en) | High bandwidth equalizer and limiting amplifier | |
| US6577114B1 (en) | Calibration circuit | |
| US6519167B1 (en) | PWM controller with single-cycle response | |
| US6600373B1 (en) | Method and circuit for tuning a transconductance amplifier | |
| US20040135567A1 (en) | Switching regulator and slope correcting circuit | |
| US20180234062A1 (en) | Triangular-wave voltage generator and corresponding class-d amplifier circuit | |
| US6472932B2 (en) | Transconductor and filter circuit | |
| US6538513B2 (en) | Common mode output current control circuit and method | |
| US5859564A (en) | Differential amplifier circuit for use in a read channel for a magnetic recording system | |
| JPH07193442A (ja) | 演算増幅器およびそれを用いたｄａ変換装置と電圧比較器 | |
| US5923203A (en) | CMOS soft clipper | |
| US7068090B2 (en) | Amplifier circuit | |
| EP3477863B1 (en) | Dynamic amplifying circuit | |
| JP5543059B2 (ja) | 差動増幅回路 | |
| US20090273400A1 (en) | Device and method for generating an output signal | |
| KR20200143899A (ko) | 다이나믹 증폭기 | |
| US8614593B2 (en) | Differential current signal circuit | |
| JPH065966A (ja) | 半導体レーザ歪補正回路 | |
| US4591801A (en) | Differential amplifier circuit | |
| US20050073357A1 (en) | Automatically adjusting low noise amplifier | |
| US6577183B1 (en) | Offset correction circuit | |
| US20160036370A1 (en) | Motor driving apparatus, motor system, and correction circuit thereof | |
| JPH051646B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000711 |