JPH065981A - 半導体レーザ素子の製造方法 - Google Patents
半導体レーザ素子の製造方法Info
- Publication number
- JPH065981A JPH065981A JP18442092A JP18442092A JPH065981A JP H065981 A JPH065981 A JP H065981A JP 18442092 A JP18442092 A JP 18442092A JP 18442092 A JP18442092 A JP 18442092A JP H065981 A JPH065981 A JP H065981A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- group
- laser device
- semiconductor laser
- clad layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 一回の結晶成長で電流狭窄構造まで形成でき
る、良質な半導体レーザ素子の製造方法を提供する。 【構成】 ３−５族化合物半導体基板１１上に、それぞ
れ３−５族化合物半導体からなる下部クラッド層１３、
活性層１４、上部クラッド層１５を順次積層した半導体
レーザ素子の製造方法において、上部クラッド層１５の
結晶面方位を３族安定化面とし、前記上部クラッド層１
５に両性不純物をドーピングし、次いで、上部クラッド
層１５の所望の領域にレーザアニールを施す。
る、良質な半導体レーザ素子の製造方法を提供する。 【構成】 ３−５族化合物半導体基板１１上に、それぞ
れ３−５族化合物半導体からなる下部クラッド層１３、
活性層１４、上部クラッド層１５を順次積層した半導体
レーザ素子の製造方法において、上部クラッド層１５の
結晶面方位を３族安定化面とし、前記上部クラッド層１
５に両性不純物をドーピングし、次いで、上部クラッド
層１５の所望の領域にレーザアニールを施す。
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザ素子の製
造方法に関する。
造方法に関する。
【０００２】
【従来技術】半導体レーザ素子においては、電流しきい
値を低減させるため、電流狭窄を行う必要がある。従
来、半導体レーザ素子の電流狭窄のために、様々な構造
が用いられている。その中で、上部クラッド層に高抵抗
層を採用したものには、例えば次のようなものがある。
即ち、図５に示すように、ｐ−ＩｎＰ基板１上にＭＯＣ
ＶＤ法やＭＢＥ法により、ｐ−ＩｎＰ下部クラッド層
３、ＩｎＧａＡｓＰ活性層４、ｎ−ＩｎＰ上部クラッド
層５、ｎ−ＩｎＰキャップ層６を順次積層したものであ
る。このｎ−ＩｎＰキャップ層６上に、フォトリソグラ
フィの技術を使いストライプ状にＳｉＯ2 膜をつけ、こ
のストライプ状部を除いた領域にプロトン照射をおこな
うことにより、高抵抗層８（ハッチング部）が形成され
ている。次いで、ＳｉＯ2 膜を除去した後、ｎ電極７と
ｐ電極２を形成すると、典型的な半導体レーザ素子が完
成する。この半導体レーザ素子においては、高抵抗層８
の存在により注入電流が上記ストライプ部分に狭窄され
る。また、エピタキシャル積層体（３〜６）にエッチン
グを施してメサを形成し、その両側を電流阻止層で埋め
込む構造もある。
値を低減させるため、電流狭窄を行う必要がある。従
来、半導体レーザ素子の電流狭窄のために、様々な構造
が用いられている。その中で、上部クラッド層に高抵抗
層を採用したものには、例えば次のようなものがある。
即ち、図５に示すように、ｐ−ＩｎＰ基板１上にＭＯＣ
ＶＤ法やＭＢＥ法により、ｐ−ＩｎＰ下部クラッド層
３、ＩｎＧａＡｓＰ活性層４、ｎ−ＩｎＰ上部クラッド
層５、ｎ−ＩｎＰキャップ層６を順次積層したものであ
る。このｎ−ＩｎＰキャップ層６上に、フォトリソグラ
フィの技術を使いストライプ状にＳｉＯ2 膜をつけ、こ
のストライプ状部を除いた領域にプロトン照射をおこな
うことにより、高抵抗層８（ハッチング部）が形成され
ている。次いで、ＳｉＯ2 膜を除去した後、ｎ電極７と
ｐ電極２を形成すると、典型的な半導体レーザ素子が完
成する。この半導体レーザ素子においては、高抵抗層８
の存在により注入電流が上記ストライプ部分に狭窄され
る。また、エピタキシャル積層体（３〜６）にエッチン
グを施してメサを形成し、その両側を電流阻止層で埋め
込む構造もある。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
電流狭窄技術には次のような問題があった。即ち、 １）Ｚｎの拡散や上述のようなプロトン照射により高抵
抗層８を形成する場合には、注入されたイオンが活性層
４に達して、活性層４を破壊する恐れがある。 ２）エピタキシャル積層体（３〜６）をエピタキシャル
成長装置から外部に取り出して、メサエッチングを施
し、２回目の成長によりメサ側面を電流阻止層で埋め込
む場合には、再成長界面が酸化したり、そこに欠陥が生
じて、結晶の質が低下し、レーザ特性や寿命に悪影響を
与える。
電流狭窄技術には次のような問題があった。即ち、 １）Ｚｎの拡散や上述のようなプロトン照射により高抵
抗層８を形成する場合には、注入されたイオンが活性層
４に達して、活性層４を破壊する恐れがある。 ２）エピタキシャル積層体（３〜６）をエピタキシャル
成長装置から外部に取り出して、メサエッチングを施
し、２回目の成長によりメサ側面を電流阻止層で埋め込
む場合には、再成長界面が酸化したり、そこに欠陥が生
じて、結晶の質が低下し、レーザ特性や寿命に悪影響を
与える。
【０００４】
【課題を解決するための手段】本発明は上記問題点を解
決した半導体レーザ素子の製造方法を提供するもので、
３−５族化合物半導体基板上に、それぞれ３−５族化合
物半導体からなる下部クラッド層、活性層、上部クラッ
ド層を順次積層した半導体レーザ素子の製造方法におい
て、上部クラッド層のドーピングを行う結晶面を３族安
定化面とし、前記上部クラッド層に両性不純物をドーピ
ングし、次いで、上部クラッド層の所望の領域にレーザ
アニールを施すことを特徴とするものである。
決した半導体レーザ素子の製造方法を提供するもので、
３−５族化合物半導体基板上に、それぞれ３−５族化合
物半導体からなる下部クラッド層、活性層、上部クラッ
ド層を順次積層した半導体レーザ素子の製造方法におい
て、上部クラッド層のドーピングを行う結晶面を３族安
定化面とし、前記上部クラッド層に両性不純物をドーピ
ングし、次いで、上部クラッド層の所望の領域にレーザ
アニールを施すことを特徴とするものである。
【０００５】
【作用】本発明は、結晶面方位が異なる３−５化合物半
導体に両性不純物を適切にドーピングすると、面方位に
より電気抵抗が異なるという新しい現象を見出し、この
現象を利用したものである。この現象が生ずる理由は次
のように考えられる。即ち、両性不純物は３族サイトに
入るとｎ型を示し、５族サイトに入るとｐ型を示す。両
サイトに同程度入ると補償されて高抵抗となる。通常、
両性不純物は３族サイトに入る。しかし、３族安定化面
を人工的につくり、両性不純物を供給すると、両性不純
物を５族サイトに入れることができ、高抵抗化する。本
発明は、半導体レーザ素子の上部クラッド層のドーピン
グを行う結晶面を３族安定化面とし、前記上部クラッド
層に両性不純物をドーピングして高抵抗化し、この高抵
抗化した上部クラッド層を電流狭窄に利用する。また、
高抵抗化した３族安定化面にレーザアニールを施すと、
この部分は低抵抗化する。その理由は、３族安定化面ド
ーピングにより両性不純物が５族サイトやインターステ
ィシャルに入っていて高抵抗化していたものが、レーザ
のエネルギーにより動き、より安定な３族サイトに入り
ドナーとなるためである。そこで、高抵抗化した上部ク
ラッド層の電流注入領域にレーザアニールを施すと、電
流注入領域を低抵抗化することができる。従って、本発
明によれば、一回成長のプロセスで電流狭窄型半導体レ
ーザ素子を形成することができる。
導体に両性不純物を適切にドーピングすると、面方位に
より電気抵抗が異なるという新しい現象を見出し、この
現象を利用したものである。この現象が生ずる理由は次
のように考えられる。即ち、両性不純物は３族サイトに
入るとｎ型を示し、５族サイトに入るとｐ型を示す。両
サイトに同程度入ると補償されて高抵抗となる。通常、
両性不純物は３族サイトに入る。しかし、３族安定化面
を人工的につくり、両性不純物を供給すると、両性不純
物を５族サイトに入れることができ、高抵抗化する。本
発明は、半導体レーザ素子の上部クラッド層のドーピン
グを行う結晶面を３族安定化面とし、前記上部クラッド
層に両性不純物をドーピングして高抵抗化し、この高抵
抗化した上部クラッド層を電流狭窄に利用する。また、
高抵抗化した３族安定化面にレーザアニールを施すと、
この部分は低抵抗化する。その理由は、３族安定化面ド
ーピングにより両性不純物が５族サイトやインターステ
ィシャルに入っていて高抵抗化していたものが、レーザ
のエネルギーにより動き、より安定な３族サイトに入り
ドナーとなるためである。そこで、高抵抗化した上部ク
ラッド層の電流注入領域にレーザアニールを施すと、電
流注入領域を低抵抗化することができる。従って、本発
明によれば、一回成長のプロセスで電流狭窄型半導体レ
ーザ素子を形成することができる。
【０００６】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図１は本発明にかかる半導体レーザ
素子の製造方法の一実施例により製造した半導体レーザ
素子の断面図である。本実施例は以下のようにして製造
した。即ち、 １）ＭＢＥ法により、（１１１）Ｂ面２°オフｐ型Ｉｎ
Ｐ基板１１上に、ｐ−ＩｎＡｌＡｓ下部クラッド層１
３、ＩｎＧａＡｓＰ活性層１４およびｎ−ＩｎＰ上部ク
ラッド層１５をエピタキシャル成長させる。この際、Ｉ
ｎＧａＡｓＰ活性層１４までは連続的に成長させる。 ２）ｎ−ＩｎＰ上部クラッド層１５の３族安定化面を出
してから、両性不純物としてＳｉをプレーナードープす
る。この際の原料加熱セルのシャッターの開閉シーケン
スを図２に示す。シャッターの開いた状態が上側の線、
閉じた状態が下側の線である。成長温度は３５０〜５３
０℃で、５族の分子線強度は３族の５〜１００倍の範囲
で成長させると、ｎ−ＩｎＰ上部クラッド層１５は成長
後の状態で１０4 Ω・ｃｍ程度の高抵抗層となる。 ３）次いで、キャップ層１６を成長させた後、フォトリ
ソグラフィーの技術を使ってストライプ部を残すように
して、ＳｉＯ2 膜を形成する。次いで、電流狭窄部１７
を高抵抗のまま残してその内側の電流注入領域１８をレ
ーザアニールによって低抵抗化する。レーザが照射され
た電流注入領域１８は通常の連続成長で形成したのと同
様の１０-2Ω・ｃｍ程度のｎ型低抵抗となる。 ４）最後に、ｐ電極１２とｎ電極１９を蒸着する。 ここで、Ｓｉドープ３−５族化合物半導体層のホール移
動度およびキャリア濃度の成長温度依存性についての実
験結果について説明する。試料の構造は、図３に示すよ
うに、半絶縁性ＩｎＰ基板２１上に厚さ０．２μｍのノ
ンドープＩｎ0.52Ａｌ0.48Ａｓ層２２、厚さ３０ｎｍの
ＳｉプレーナドープＩｎ0.52Ａｌ0.48Ａｓ層２３を１０
層、順次積層した。ＳｉプレーナドープＩｎ0.52Ａｌ
0.48Ａｓ層２３を形成するシャッターの開閉シーケンス
は図２に示す通りである。即ち、先ず、ＩｎとＡｌの３
族元素を別々に含む第１の原料加熱セルを開状態にする
ことにより成長表面を３族原子で覆う。１モノレーヤー
程度３族原子で覆った状態で停止し、次にドーパントで
あるＳｉを含む第２の原料加熱セルを開状態にする。こ
こまでの過程でＳｉと３族原子とが結びつく確率が高く
なる。最後に、３族原子および３族原子とＡｓを同時に
供給して１サイクルとする。パラメータとして基板２１
面方位を（１００）、（１１１）Ａ、（１１１）Ｂと変
えて、ファンデアポー法によりキャリア濃度と移動度を
測定した。その結果を図４に示す。図４から、以下のこ
とがわかる。即ち、 １）５８０℃という比較的高温の条件で成長した場合、
面方位による電気特性の差はなくなり、いずれもｎ型低
抵抗になる。 ２）４００℃という比較的低温の条件で成長した場合、
大きな面方位依存性が現れる。即ち、（１１１）Ａ、
（１１１）Ｂ面では、（１００）面に比べてキャリア濃
度が４〜６桁小さくなっている。 ３）（１１１）Ａ、（１１１）Ｂ面で、キャリア濃度が
成長温度の上昇とともに大きく増加する温度が異なって
いて、（１１１）Ｂ面ではその温度がより高くなる。 ４）（１１１）Ａ面は、成長温度が低くなるにつれて、
移動度が小さくなっていくのに対し、（１００）、（１
１１）Ｂ面の移動度は変わらない。 これらの結果から、次のようなモデルが考えられる。即
ち、（１１１）Ｂ面で３族安定化面を作ると、成長表面
には３本のボンドが出ている。その不安定表面にＡｓを
断った状態でＳｉを照射すると、たちまち５族面に固着
されてしまう。したがって、Ｓｉが５族サイトに入る確
率が増し、ドナーとアクセプターが補償して高抵抗化す
る。また、高温成長で低抵抗化する理由としては、５族
サイトに一旦入ったＳｉが熱エネルギーによって熱力学
的により安定な３族サイトへ移動し、ｎ型低抵抗になる
と考えられる。上述の機構により、先に述べた温度範囲
で成長すると、高抵抗層が得られる。なお、基板の面方
位は（１１１）Ａ面や他の指数の面を用いてもよく、ま
た、３−５族化合物半導体としては、ＩｎＰ系のみなら
ず、ＧａＡｓ系を用いてもよい。さらに、活性層の構造
は、量子井戸構造、ＧＲＩＮ−ＳＣＨ構造などの様々な
構造を組み合わせて構成してもよい。
を詳細に説明する。図１は本発明にかかる半導体レーザ
素子の製造方法の一実施例により製造した半導体レーザ
素子の断面図である。本実施例は以下のようにして製造
した。即ち、 １）ＭＢＥ法により、（１１１）Ｂ面２°オフｐ型Ｉｎ
Ｐ基板１１上に、ｐ−ＩｎＡｌＡｓ下部クラッド層１
３、ＩｎＧａＡｓＰ活性層１４およびｎ−ＩｎＰ上部ク
ラッド層１５をエピタキシャル成長させる。この際、Ｉ
ｎＧａＡｓＰ活性層１４までは連続的に成長させる。 ２）ｎ−ＩｎＰ上部クラッド層１５の３族安定化面を出
してから、両性不純物としてＳｉをプレーナードープす
る。この際の原料加熱セルのシャッターの開閉シーケン
スを図２に示す。シャッターの開いた状態が上側の線、
閉じた状態が下側の線である。成長温度は３５０〜５３
０℃で、５族の分子線強度は３族の５〜１００倍の範囲
で成長させると、ｎ−ＩｎＰ上部クラッド層１５は成長
後の状態で１０4 Ω・ｃｍ程度の高抵抗層となる。 ３）次いで、キャップ層１６を成長させた後、フォトリ
ソグラフィーの技術を使ってストライプ部を残すように
して、ＳｉＯ2 膜を形成する。次いで、電流狭窄部１７
を高抵抗のまま残してその内側の電流注入領域１８をレ
ーザアニールによって低抵抗化する。レーザが照射され
た電流注入領域１８は通常の連続成長で形成したのと同
様の１０-2Ω・ｃｍ程度のｎ型低抵抗となる。 ４）最後に、ｐ電極１２とｎ電極１９を蒸着する。 ここで、Ｓｉドープ３−５族化合物半導体層のホール移
動度およびキャリア濃度の成長温度依存性についての実
験結果について説明する。試料の構造は、図３に示すよ
うに、半絶縁性ＩｎＰ基板２１上に厚さ０．２μｍのノ
ンドープＩｎ0.52Ａｌ0.48Ａｓ層２２、厚さ３０ｎｍの
ＳｉプレーナドープＩｎ0.52Ａｌ0.48Ａｓ層２３を１０
層、順次積層した。ＳｉプレーナドープＩｎ0.52Ａｌ
0.48Ａｓ層２３を形成するシャッターの開閉シーケンス
は図２に示す通りである。即ち、先ず、ＩｎとＡｌの３
族元素を別々に含む第１の原料加熱セルを開状態にする
ことにより成長表面を３族原子で覆う。１モノレーヤー
程度３族原子で覆った状態で停止し、次にドーパントで
あるＳｉを含む第２の原料加熱セルを開状態にする。こ
こまでの過程でＳｉと３族原子とが結びつく確率が高く
なる。最後に、３族原子および３族原子とＡｓを同時に
供給して１サイクルとする。パラメータとして基板２１
面方位を（１００）、（１１１）Ａ、（１１１）Ｂと変
えて、ファンデアポー法によりキャリア濃度と移動度を
測定した。その結果を図４に示す。図４から、以下のこ
とがわかる。即ち、 １）５８０℃という比較的高温の条件で成長した場合、
面方位による電気特性の差はなくなり、いずれもｎ型低
抵抗になる。 ２）４００℃という比較的低温の条件で成長した場合、
大きな面方位依存性が現れる。即ち、（１１１）Ａ、
（１１１）Ｂ面では、（１００）面に比べてキャリア濃
度が４〜６桁小さくなっている。 ３）（１１１）Ａ、（１１１）Ｂ面で、キャリア濃度が
成長温度の上昇とともに大きく増加する温度が異なって
いて、（１１１）Ｂ面ではその温度がより高くなる。 ４）（１１１）Ａ面は、成長温度が低くなるにつれて、
移動度が小さくなっていくのに対し、（１００）、（１
１１）Ｂ面の移動度は変わらない。 これらの結果から、次のようなモデルが考えられる。即
ち、（１１１）Ｂ面で３族安定化面を作ると、成長表面
には３本のボンドが出ている。その不安定表面にＡｓを
断った状態でＳｉを照射すると、たちまち５族面に固着
されてしまう。したがって、Ｓｉが５族サイトに入る確
率が増し、ドナーとアクセプターが補償して高抵抗化す
る。また、高温成長で低抵抗化する理由としては、５族
サイトに一旦入ったＳｉが熱エネルギーによって熱力学
的により安定な３族サイトへ移動し、ｎ型低抵抗になる
と考えられる。上述の機構により、先に述べた温度範囲
で成長すると、高抵抗層が得られる。なお、基板の面方
位は（１１１）Ａ面や他の指数の面を用いてもよく、ま
た、３−５族化合物半導体としては、ＩｎＰ系のみなら
ず、ＧａＡｓ系を用いてもよい。さらに、活性層の構造
は、量子井戸構造、ＧＲＩＮ−ＳＣＨ構造などの様々な
構造を組み合わせて構成してもよい。
【０００７】
【発明の効果】以上説明したように本発明によれば、３
−５族化合物半導体基板上に、それぞれ３−５族化合物
半導体からなる下部クラッド層、活性層、上部クラッド
層を順次積層した半導体レーザ素子の製造方法におい
て、上部クラッド層の結晶面方位を３族安定化面とし、
前記上部クラッド層に両性不純物をドーピングし、次い
で、上部クラッド層の所望の領域にレーザアニールを施
すため、一回の結晶成長プロセスで良好な結晶性を保っ
た電流狭窄構造を形成することができるという優れた効
果がある。
−５族化合物半導体基板上に、それぞれ３−５族化合物
半導体からなる下部クラッド層、活性層、上部クラッド
層を順次積層した半導体レーザ素子の製造方法におい
て、上部クラッド層の結晶面方位を３族安定化面とし、
前記上部クラッド層に両性不純物をドーピングし、次い
で、上部クラッド層の所望の領域にレーザアニールを施
すため、一回の結晶成長プロセスで良好な結晶性を保っ
た電流狭窄構造を形成することができるという優れた効
果がある。
【図１】本発明にかかる半導体レーザ素子の製造方法の
一実施例により製造した半導体レーザ素子の断面図であ
る。
一実施例により製造した半導体レーザ素子の断面図であ
る。
【図２】上記実施例における原料加熱セルのシャッター
の開閉シーケンスを示す図である。
の開閉シーケンスを示す図である。
【図３】ホール移動度およびキャリア濃度の成長温度依
存性についての実験試料の断面図である。
存性についての実験試料の断面図である。
【図４】ホール移動度およびキャリア濃度と成長温度の
関係を示す図である。
関係を示す図である。
【図５】従来の半導体レーザ素子の断面図である。
１、１１、２１基板 ２、１２ ｐ電極 ３、１３ 下部クラッド層 ４、１４ 活性層 ５、１５ 上部クラッド層 ６、１６ キャップ層 ７、１９ ｎ電極 ８ 高抵抗層 １７ 電流狭窄部 １８ 電流注入領域 ２２ ノンドープＩｎ0.52Ａｌ0.48Ａｓ層 ２３ ＳｉプレーナドープＩｎ0.52Ａｌ0.48
Ａｓ層
Ａｓ層
Claims (1)
- 【請求項１】 ３−５族化合物半導体基板上に、それぞ
れ３−５族化合物半導体からなる下部クラッド層、活性
層、上部クラッド層を順次積層した半導体レーザ素子の
製造方法において、上部クラッド層の結晶面方位を３族
安定化面とし、前記上部クラッド層に両性不純物をドー
ピングし、次いで、上部クラッド層の所望の領域にレー
ザアニールを施すことを特徴とする半導体レーザ素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442092A JPH065981A (ja) | 1992-06-18 | 1992-06-18 | 半導体レーザ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442092A JPH065981A (ja) | 1992-06-18 | 1992-06-18 | 半導体レーザ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065981A true JPH065981A (ja) | 1994-01-14 |
Family
ID=16152855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18442092A Pending JPH065981A (ja) | 1992-06-18 | 1992-06-18 | 半導体レーザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065981A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024070356A1 (ja) | 2022-09-30 | 2024-04-04 | ローツェ株式会社 | ワーク搬送ロボット |
-
1992
- 1992-06-18 JP JP18442092A patent/JPH065981A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024070356A1 (ja) | 2022-09-30 | 2024-04-04 | ローツェ株式会社 | ワーク搬送ロボット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853015B2 (en) | Optical semiconductor device including InGaAlAs doped with Zn | |
| JPH0555711A (ja) | 半導体レーザ素子とその製造方法 | |
| US7504664B2 (en) | Semiconductor optical device having an improved current blocking layer and manufacturing method thereof | |
| JPH0474877B2 (ja) | ||
| JPS5811111B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JP3938976B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
| JPH065981A (ja) | 半導体レーザ素子の製造方法 | |
| US5887011A (en) | Semiconductor laser | |
| JPH0834338B2 (ja) | 半導体レーザ | |
| JPH07254750A (ja) | 半導体レーザ | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH0864899A (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JPH0945999A (ja) | 半導体デバイス及びその製造方法 | |
| JPS6214488A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH07106698A (ja) | 半導体発光素子 | |
| JPH0467353B2 (ja) | ||
| JP3217461B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2538613B2 (ja) | 半導体レ―ザ及びその製造方法 | |
| JPH0567849A (ja) | 半導体発光素子 | |
| JPH07235725A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2628638B2 (ja) | 半導体レーザ素子 | |
| JPH0430758B2 (ja) | ||
| JPH0548194A (ja) | 半導体レーザ及びその製造方法 | |
| JPH08264887A (ja) | 半導体レーザ素子 |