JPH07254750A - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JPH07254750A JPH07254750A JP7015894A JP7015894A JPH07254750A JP H07254750 A JPH07254750 A JP H07254750A JP 7015894 A JP7015894 A JP 7015894A JP 7015894 A JP7015894 A JP 7015894A JP H07254750 A JPH07254750 A JP H07254750A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- active layer
- semiconductor laser
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】活性層に不純物拡散による悪影響を与えること
なく且つ活性層の側面が充分な厚さで滑らかなp型の半
導体層で埋め込まれた、低閾値で温度特性の優れた半導
体レーザを提供する。 【構成】埋め込み型の半導体レーザの電流狭窄埋め込み
構造において、活性層の直近を埋め込むp型の第1埋め
込み層の不純物濃度が、活性層に近い内側領域で低く、
活性層から離れた外側領域で高くなるように設定され
る。低い濃度は1〜4×1017cm-3であり、高い濃度
が7×1017〜3×1018cm-3となる。埋め込み構造
の各層は、活性層の形成温度よりも高い。
なく且つ活性層の側面が充分な厚さで滑らかなp型の半
導体層で埋め込まれた、低閾値で温度特性の優れた半導
体レーザを提供する。 【構成】埋め込み型の半導体レーザの電流狭窄埋め込み
構造において、活性層の直近を埋め込むp型の第1埋め
込み層の不純物濃度が、活性層に近い内側領域で低く、
活性層から離れた外側領域で高くなるように設定され
る。低い濃度は1〜4×1017cm-3であり、高い濃度
が7×1017〜3×1018cm-3となる。埋め込み構造
の各層は、活性層の形成温度よりも高い。
Description
【0001】
【産業上の利用分野】本発明は、光通信装置や情報処理
等に利用される半導体レーザに関し、特に活性層を含む
メサストライプの側面を、電流狭窄用の半導体層で埋め
込んだ構造の半導体レーザに関する。
等に利用される半導体レーザに関し、特に活性層を含む
メサストライプの側面を、電流狭窄用の半導体層で埋め
込んだ構造の半導体レーザに関する。
【0002】
【従来の技術】近年、情報処理や光通信の光源として、
InP系の材料を用いた半導体レーザ素子が開発されて
おり、その高性能化が望まれている。特に、低閾値特
性、温度に対して出力変動の小さい高温度安定性、高信
頼性に対する要求は強く、その研究開発が盛んに行われ
ている。低閾値で発振する半導体レーザ素子を実現する
には、活性層の幅を狭くして、その両脇を電流狭窄構造
により埋めた埋め込み型レーザ構造が用いられている。
InP系の材料を用いた半導体レーザ素子が開発されて
おり、その高性能化が望まれている。特に、低閾値特
性、温度に対して出力変動の小さい高温度安定性、高信
頼性に対する要求は強く、その研究開発が盛んに行われ
ている。低閾値で発振する半導体レーザ素子を実現する
には、活性層の幅を狭くして、その両脇を電流狭窄構造
により埋めた埋め込み型レーザ構造が用いられている。
【0003】図11はp型半導体基板上にMOCVD法
を用いて形成した従来の半導体レーザを示す断面図であ
る。このようなレーザは、例えば、ELECTRONI
CSLETTERS Vol.28 No.19 p1
844に開示される。このレーザは次のような手順で作
製される。
を用いて形成した従来の半導体レーザを示す断面図であ
る。このようなレーザは、例えば、ELECTRONI
CSLETTERS Vol.28 No.19 p1
844に開示される。このレーザは次のような手順で作
製される。
【0004】まずp型InP基板1にp型InPバッフ
ァ層2、発光波長1.3μmのInGaAsP活性層
3、n型InPクラッド層4、n型InGaAsエッチ
ングダミー層(図示せず)を順次MOCVD法により成
長する。ついで、<011>方向にSiO2 マスクをス
トライプ状に形成したのちに、化学エッチングにより高
さ3μm程度のメサストライプを形成する。次いで、S
iO2 マスクを残したままで、選択的にp型InP埋め
込み層5、n型InP電流ブロック層6、p型InP電
流ブロック層7を順次MOCVD法により選択成長す
る。次いで、SiO2 マスクとInGaAsエッチング
ダミー層とを除去した後に、全面にn型InPクラッド
層8、n型InGaAsコンタクト層9をMOCVD法
により成長する。最後に電極10、11の形成と基板研
磨を行い、個々の半導体レーザチップに劈開して半導体
レーザができあがる。
ァ層2、発光波長1.3μmのInGaAsP活性層
3、n型InPクラッド層4、n型InGaAsエッチ
ングダミー層(図示せず)を順次MOCVD法により成
長する。ついで、<011>方向にSiO2 マスクをス
トライプ状に形成したのちに、化学エッチングにより高
さ3μm程度のメサストライプを形成する。次いで、S
iO2 マスクを残したままで、選択的にp型InP埋め
込み層5、n型InP電流ブロック層6、p型InP電
流ブロック層7を順次MOCVD法により選択成長す
る。次いで、SiO2 マスクとInGaAsエッチング
ダミー層とを除去した後に、全面にn型InPクラッド
層8、n型InGaAsコンタクト層9をMOCVD法
により成長する。最後に電極10、11の形成と基板研
磨を行い、個々の半導体レーザチップに劈開して半導体
レーザができあがる。
【0005】この半導体レーザでは、活性層の両脇のp
npnサイリスタ構造の電流ブロック構造により、効率
良く電流が活性層に注入される。また、このレーザで
は、リーク電流の少ない良好な素子特性を得るために、
活性層の側面がn型InPに比べ電気抵抗の高いp型I
nPで覆われていること、及びn型InPクラッド層と
n型InPブロック層が分離されていることが重要であ
る。
npnサイリスタ構造の電流ブロック構造により、効率
良く電流が活性層に注入される。また、このレーザで
は、リーク電流の少ない良好な素子特性を得るために、
活性層の側面がn型InPに比べ電気抵抗の高いp型I
nPで覆われていること、及びn型InPクラッド層と
n型InPブロック層が分離されていることが重要であ
る。
【0006】活性層側面にこのような構造が実現できる
様子を図12を参照しながら説明する。図12中の12
は、メサエッチング及び埋め込み選択成長に用いるSi
O2マスクである。まず最初にp型InP埋め込み層5
を1μm程度成長すると(図12(a))、メサ側面に
成長速度の遅い(111)B面13と(221)B面1
4が形成される。次にn型InP電流ブロック層6を
(221)B面14が埋まりきらない程度に成長し(図
12(b))、最後にp型InP電流ブロック層7を成
長する(図12(c))。このように成長すると、2層
目のn型InP層6は1層目のp型InP層5に形成さ
れた(111)B面13の上には成長しないので、n型
InP電流ブロック層6とn型InPクラッド層8とは
連結せずに分離することができる。
様子を図12を参照しながら説明する。図12中の12
は、メサエッチング及び埋め込み選択成長に用いるSi
O2マスクである。まず最初にp型InP埋め込み層5
を1μm程度成長すると(図12(a))、メサ側面に
成長速度の遅い(111)B面13と(221)B面1
4が形成される。次にn型InP電流ブロック層6を
(221)B面14が埋まりきらない程度に成長し(図
12(b))、最後にp型InP電流ブロック層7を成
長する(図12(c))。このように成長すると、2層
目のn型InP層6は1層目のp型InP層5に形成さ
れた(111)B面13の上には成長しないので、n型
InP電流ブロック層6とn型InPクラッド層8とは
連結せずに分離することができる。
【0007】このように、MOCVD法による埋め込み
層成長の過程で現れる成長速度の非常に小さい高次の結
晶面を利用することで、n型InP電流ブロック層とn
型InPクラッド層とが連結しない埋め込み型の半導体
レーザを作製でき、リーク電流の少ない良好な特性の素
子を得ることができる。しかし反面、(111)B面
は、この上での結晶の成長速度が非常に小さく、このた
め、メサの両側で平坦な埋め込みが進まなくなるという
問題もある(ELECTRONICS LETTERS
Vol.28 No.19 p1844)。
層成長の過程で現れる成長速度の非常に小さい高次の結
晶面を利用することで、n型InP電流ブロック層とn
型InPクラッド層とが連結しない埋め込み型の半導体
レーザを作製でき、リーク電流の少ない良好な特性の素
子を得ることができる。しかし反面、(111)B面
は、この上での結晶の成長速度が非常に小さく、このた
め、メサの両側で平坦な埋め込みが進まなくなるという
問題もある(ELECTRONICS LETTERS
Vol.28 No.19 p1844)。
【0008】また、図12(b)のn型InP電流ブロ
ック層6を成長するに際に、長さ約0.5μmの(22
1)B面14が完全に埋まり切ってしまうと、(11
1)B面13の上にも結晶が成長するためn型InP電
流ブロック層6とn型InPクラッド層8とを分離でき
ず、素子特性は著しく悪くなってしまう。このため、図
11のような構造では、n型InP電流ブロック層6の
厚さを比較的小さめにすることが必要となる。ところ
が、通常pnpn電流ブロック構造の埋め込み型半導体
レーザでは、電流ブロック層の厚さが小さいと、高電流
注入時や高温時に埋め込み層へのリーク電流が大きくな
ってしまう。従って、図11の構造の素子では、高出力
動作や高温動作が困難である。
ック層6を成長するに際に、長さ約0.5μmの(22
1)B面14が完全に埋まり切ってしまうと、(11
1)B面13の上にも結晶が成長するためn型InP電
流ブロック層6とn型InPクラッド層8とを分離でき
ず、素子特性は著しく悪くなってしまう。このため、図
11のような構造では、n型InP電流ブロック層6の
厚さを比較的小さめにすることが必要となる。ところ
が、通常pnpn電流ブロック構造の埋め込み型半導体
レーザでは、電流ブロック層の厚さが小さいと、高電流
注入時や高温時に埋め込み層へのリーク電流が大きくな
ってしまう。従って、図11の構造の素子では、高出力
動作や高温動作が困難である。
【0009】図13はn型InP電流ブロック層6とn
型InPクラッド層8との分離を別の方法で行っている
従来の半導体レーザを示す断面図である。このレーザで
は、p型InP埋め込み層5及びp型InP電流ブロッ
ク層7から、p型の不純物をn型のInP電流ブロック
層6の部分15に拡散させ、p型に導電型を変えること
で所望の構造を得ている。この場合、埋め込み層5及び
ブロック層7のp型の不純物濃度が高いほど拡散を起こ
し易く、所望の構造を得やすい。ところがInP中のp
型不純物は拡散し易く、p型のキャリア濃度を高くし過
ぎると、p型の不純物が活性層中に拡散するためにレー
ザの特性が劣化するという問題がある。活性層に直接接
するp型の埋め込み層5(第1埋め込み層)のキャリア
濃度を下げるとこの問題は回避できるが、この場合には
埋め込み層6、7からなる逆バイアス埋め込み領域のブ
レークダウン電圧が下がってしまい、この領域でのリー
ク電流が増え、閾値が上昇し温度特性も劣化してしま
う。
型InPクラッド層8との分離を別の方法で行っている
従来の半導体レーザを示す断面図である。このレーザで
は、p型InP埋め込み層5及びp型InP電流ブロッ
ク層7から、p型の不純物をn型のInP電流ブロック
層6の部分15に拡散させ、p型に導電型を変えること
で所望の構造を得ている。この場合、埋め込み層5及び
ブロック層7のp型の不純物濃度が高いほど拡散を起こ
し易く、所望の構造を得やすい。ところがInP中のp
型不純物は拡散し易く、p型のキャリア濃度を高くし過
ぎると、p型の不純物が活性層中に拡散するためにレー
ザの特性が劣化するという問題がある。活性層に直接接
するp型の埋め込み層5(第1埋め込み層)のキャリア
濃度を下げるとこの問題は回避できるが、この場合には
埋め込み層6、7からなる逆バイアス埋め込み領域のブ
レークダウン電圧が下がってしまい、この領域でのリー
ク電流が増え、閾値が上昇し温度特性も劣化してしま
う。
【0010】
【発明が解決しようとする課題】本発明の目的の一つ
は、InP系材料の埋め込み型レーザにおける、活性層
の側面に接する、「p型の第1埋め込み層」の、キャリ
ア濃度制御が難しいという問題を解決することである。
即ち、第1埋め込み層のキャリア濃度を高くし過ぎると
活性層中への不純物が拡散しレーザ特性の劣化、レーザ
信頼性の低下が起こり、低くし過ぎると閾値が上昇した
り温度特性が低下するという問題を解決することであ
る。
は、InP系材料の埋め込み型レーザにおける、活性層
の側面に接する、「p型の第1埋め込み層」の、キャリ
ア濃度制御が難しいという問題を解決することである。
即ち、第1埋め込み層のキャリア濃度を高くし過ぎると
活性層中への不純物が拡散しレーザ特性の劣化、レーザ
信頼性の低下が起こり、低くし過ぎると閾値が上昇した
り温度特性が低下するという問題を解決することであ
る。
【0011】本発明の別の目的は、高性能のレーザ作製
が可能なMOCVD法による埋め込み成長において、S
iO2 マスク直下に(111)B面が結晶され易く、埋
め込みが良好に行えないという問題を解決し、低閾値
で、温度特性が良好で、信頼性が高く、MOCVD法で
再現性良く作製可能な半導体レーザを提供することであ
る。
が可能なMOCVD法による埋め込み成長において、S
iO2 マスク直下に(111)B面が結晶され易く、埋
め込みが良好に行えないという問題を解決し、低閾値
で、温度特性が良好で、信頼性が高く、MOCVD法で
再現性良く作製可能な半導体レーザを提供することであ
る。
【0012】本発明の更に別の目的は、n型InP電流
ブロック層の厚さを大きくし、十分な高出力動作と高温
動作が可能な半導体レーザを提供することである。
ブロック層の厚さを大きくし、十分な高出力動作と高温
動作が可能な半導体レーザを提供することである。
【0013】
【課題を解決するための手段】本発明の第1の視点は、
活性層の上下にクラッド層が形成され、前記活性層の両
側に電流ブロック領域が形成された半導体レーザにおい
て、前記活性層の側面に直接接触する前記電流ブロック
領域の第1埋め込み層がp型の導電型を示し、前記第1
埋め込み層の前記活性層から離れた外側領域の少なくと
も一部のキャリア濃度が、前記第1埋め込み層の前記活
性層に直接接触する内側領域のキャリア濃度よりも高い
ことを特徴とする。
活性層の上下にクラッド層が形成され、前記活性層の両
側に電流ブロック領域が形成された半導体レーザにおい
て、前記活性層の側面に直接接触する前記電流ブロック
領域の第1埋め込み層がp型の導電型を示し、前記第1
埋め込み層の前記活性層から離れた外側領域の少なくと
も一部のキャリア濃度が、前記第1埋め込み層の前記活
性層に直接接触する内側領域のキャリア濃度よりも高い
ことを特徴とする。
【0014】望ましくは、前記クラッド層にInPを含
み、前記活性層の幅がメサストライプを形成することに
より規定される。また、前記第1埋め込み層の前記外側
領域の前記少なくとも一部のキャリア濃度及び前記内側
領域のキャリア濃度がそれぞれ約7×1017〜3×10
18cm-3及び約1×1017〜4×1017cm-3である。
また、前記活性層の形成温度よりも前記電流ブロック領
域の形成温度の方が高い。また、前記メサストライプ及
び電流ブロック領域が有機金属気相成長法により形成さ
れた層からなる。
み、前記活性層の幅がメサストライプを形成することに
より規定される。また、前記第1埋め込み層の前記外側
領域の前記少なくとも一部のキャリア濃度及び前記内側
領域のキャリア濃度がそれぞれ約7×1017〜3×10
18cm-3及び約1×1017〜4×1017cm-3である。
また、前記活性層の形成温度よりも前記電流ブロック領
域の形成温度の方が高い。また、前記メサストライプ及
び電流ブロック領域が有機金属気相成長法により形成さ
れた層からなる。
【0015】ここで不純物の濃度が約11017〜4×1
017cm-3と約7×1017〜3×1018cm-3というの
はSecondary Ion Mass Spect
rometry (SIMS)により測定した値であ
り、絶対値としてはファクター3の誤差を含んでいる。
但し高い濃度と低い濃度の相対的な誤差は20%以下で
ある。
017cm-3と約7×1017〜3×1018cm-3というの
はSecondary Ion Mass Spect
rometry (SIMS)により測定した値であ
り、絶対値としてはファクター3の誤差を含んでいる。
但し高い濃度と低い濃度の相対的な誤差は20%以下で
ある。
【0016】本発明の第2の視点の骨子は、埋め込み成
長前のメサストライプの側面形状を工夫し、n型InP
電流ブロック層の厚さを大きくできるようにすることに
ある。本発明の第2の視点は、前記クラッド層にInP
を含み、前記活性層の幅がメサストライプを形成するこ
とにより規定される半導体レーザにおいて、前記メサス
トライプの側面の形状がなめらかな曲線で、前記メサス
トライプの頂上に近い側の略半分の領域での曲線上の各
点での曲率半径が10μm以上であり且つこの領域の曲
線上の各点での接線と前記基板の法線とのなす角度が1
0度以下であることを特徴とする。
長前のメサストライプの側面形状を工夫し、n型InP
電流ブロック層の厚さを大きくできるようにすることに
ある。本発明の第2の視点は、前記クラッド層にInP
を含み、前記活性層の幅がメサストライプを形成するこ
とにより規定される半導体レーザにおいて、前記メサス
トライプの側面の形状がなめらかな曲線で、前記メサス
トライプの頂上に近い側の略半分の領域での曲線上の各
点での曲率半径が10μm以上であり且つこの領域の曲
線上の各点での接線と前記基板の法線とのなす角度が1
0度以下であることを特徴とする。
【0017】ここで前記メサストライプの頂上からその
高さの略半分の領域とは、前記メサストライプの高さに
対して40〜60%の範囲の領域を指すものである。ま
た、メサ側面の形状が連続する滑らかな曲線または直線
になっていることが重要である。たとえば結晶面が形成
されて、滑らかでない点がある場合には、埋め込み成長
の過程で現れる成長速度の非常に小さい高次の結晶面が
形成されない。
高さの略半分の領域とは、前記メサストライプの高さに
対して40〜60%の範囲の領域を指すものである。ま
た、メサ側面の形状が連続する滑らかな曲線または直線
になっていることが重要である。たとえば結晶面が形成
されて、滑らかでない点がある場合には、埋め込み成長
の過程で現れる成長速度の非常に小さい高次の結晶面が
形成されない。
【0018】望ましくは、前記メサストライプの深さを
約3μmとし、その上側半分は前記基板に対してほぼ垂
直になるようにし、下側半分では、曲率半径が約1.5
μmで前記メサストライプの幅が徐々に大きくなるよう
ななめらかな形状とする。また、前記活性層は前記メサ
ストライプの頂上にできるだけ近い所に位置するのが望
ましくは、頂上から前記活性層までの距離は0.3μm
以下程度にする。
約3μmとし、その上側半分は前記基板に対してほぼ垂
直になるようにし、下側半分では、曲率半径が約1.5
μmで前記メサストライプの幅が徐々に大きくなるよう
ななめらかな形状とする。また、前記活性層は前記メサ
ストライプの頂上にできるだけ近い所に位置するのが望
ましくは、頂上から前記活性層までの距離は0.3μm
以下程度にする。
【0019】
【作用】本発明の第1の視点によれば、p型第1埋め込
み層の活性層に接する内側領域のp型不純物の濃度が低
い。このため、活性層へのp型不純物の拡散が抑制でき
るようになり、活性層へのp型不純物の蓄積及び深いレ
ベルの発生を抑制することができる。この結果、レーザ
の特性の低下及び活性層での不純物移動にともなうレー
ザの特性の経時的変化を防ぐことができ、レーザの信頼
性の低下を防ぐことができる。またp型第1埋め込み層
の、活性層から離れた外側領域ではp型不純物の濃度は
高いので、隣接するn型の導電型の埋め込み層との、ビ
ルトインポテンシャルが大きく取れ、電流狭窄のための
逆接合埋め込み層での、リーク電流を低下させることが
でき、閾値を小さくできるとともに良好な温度特性を得
ることができる。
み層の活性層に接する内側領域のp型不純物の濃度が低
い。このため、活性層へのp型不純物の拡散が抑制でき
るようになり、活性層へのp型不純物の蓄積及び深いレ
ベルの発生を抑制することができる。この結果、レーザ
の特性の低下及び活性層での不純物移動にともなうレー
ザの特性の経時的変化を防ぐことができ、レーザの信頼
性の低下を防ぐことができる。またp型第1埋め込み層
の、活性層から離れた外側領域ではp型不純物の濃度は
高いので、隣接するn型の導電型の埋め込み層との、ビ
ルトインポテンシャルが大きく取れ、電流狭窄のための
逆接合埋め込み層での、リーク電流を低下させることが
でき、閾値を小さくできるとともに良好な温度特性を得
ることができる。
【0020】p型不純物の濃度が略5×1017cm-3を
境にその上下で不純物拡散の様子が大きく変わるので、
第1埋め込み層の中で、内側領域の不純物濃度はこれよ
り十分低い4×1017cm-3以下の濃度であればよく、
反対側の外側領域の不純物の濃度はこれより十分高い7
×1017cm-3以上の濃度であれば、レーザの特性が一
層向上する。
境にその上下で不純物拡散の様子が大きく変わるので、
第1埋め込み層の中で、内側領域の不純物濃度はこれよ
り十分低い4×1017cm-3以下の濃度であればよく、
反対側の外側領域の不純物の濃度はこれより十分高い7
×1017cm-3以上の濃度であれば、レーザの特性が一
層向上する。
【0021】MOCVD法でSiO2 マスクのオーバー
ハングを利用して、埋め込み成長を行うと、活性層直近
のp型埋め込み層を形成する際に、メサ構造上端付近
で、(111)B面が形成され易く、一旦この面が形成
されてしまうと、この面上への成長が起こり難く、良好
な埋め込み成長が進まなくなる。この点に関して、本発
明者の研究の結果、マスク下面の埋め込み成長におい
て、(111)B面が形成され易い条件はZnの濃度が
略7×1017cm-3以上の場合でありそれ以下の濃度の
場合には(111)B面が形成はほとんど起こらず正常
に埋め込みが進むことを確認した。このため、本発明の
半導体レーザの様に、第1埋め込み層の内側領域のp型
不純物濃度を約4×1017cm-3以下とすると、電流ブ
ロック層の形成に当たり、正常な埋め込みが可能とな
り、活性層の側面に十分な厚さのp型層が形成できるよ
うになる。また、第1埋め込み層の外側領域のp型不純
物濃度を1×1017cm-3以上としているので、n型の
クラッド層とのビルトインポテンシャルを充分大きく取
れ、2つの層の接触部分での電流リークを減らすことが
できて、低閾値のレーザを実現することができる。
ハングを利用して、埋め込み成長を行うと、活性層直近
のp型埋め込み層を形成する際に、メサ構造上端付近
で、(111)B面が形成され易く、一旦この面が形成
されてしまうと、この面上への成長が起こり難く、良好
な埋め込み成長が進まなくなる。この点に関して、本発
明者の研究の結果、マスク下面の埋め込み成長におい
て、(111)B面が形成され易い条件はZnの濃度が
略7×1017cm-3以上の場合でありそれ以下の濃度の
場合には(111)B面が形成はほとんど起こらず正常
に埋め込みが進むことを確認した。このため、本発明の
半導体レーザの様に、第1埋め込み層の内側領域のp型
不純物濃度を約4×1017cm-3以下とすると、電流ブ
ロック層の形成に当たり、正常な埋め込みが可能とな
り、活性層の側面に十分な厚さのp型層が形成できるよ
うになる。また、第1埋め込み層の外側領域のp型不純
物濃度を1×1017cm-3以上としているので、n型の
クラッド層とのビルトインポテンシャルを充分大きく取
れ、2つの層の接触部分での電流リークを減らすことが
できて、低閾値のレーザを実現することができる。
【0022】本発明の第1の視点においては、p型の第
1埋め込み層を形成する際に、最初、p型不純物の濃度
の低い領域が形成され、活性層の側面は十分な厚さのp
型のInPで埋め込まれる。このため、p型の第1埋め
込み層の不純物濃度の高い外側領域を形成する際に、埋
め込み成長にともない(111)B面が形成されて成長
速度が低下しても、活性層の側面には、既に十分な厚さ
のInP層が形成されているので、問題は生じない。
1埋め込み層を形成する際に、最初、p型不純物の濃度
の低い領域が形成され、活性層の側面は十分な厚さのp
型のInPで埋め込まれる。このため、p型の第1埋め
込み層の不純物濃度の高い外側領域を形成する際に、埋
め込み成長にともない(111)B面が形成されて成長
速度が低下しても、活性層の側面には、既に十分な厚さ
のInP層が形成されているので、問題は生じない。
【0023】逆に、外側領域のp型不純物の濃度を略7
×1017cm-3以上とすることで、(111)B面を形
成し、特定の結晶面を利用して所定の構造を形成するこ
とができる。特にp型基板上にレーザを作成する際に
は、p型の第1埋め込み層を形成する際に(111)B
面を形成すると、n型の電流ブロック層がこの上にほと
んど形成されないようになるので、n型の電流ブロック
とn型のクラッド層とを分離することが結晶成長だけで
容易に行えるようになる。このため、レーザの低閾値化
と温度特性の向上が図れる。p型の第1埋め込み層の、
p型不純物の濃度を3×1018cm-3以上とするとIn
P中の深い準位の密度があがり、結晶欠陥が急速に増
え、レーザ特性が急激に劣化してしまう。
×1017cm-3以上とすることで、(111)B面を形
成し、特定の結晶面を利用して所定の構造を形成するこ
とができる。特にp型基板上にレーザを作成する際に
は、p型の第1埋め込み層を形成する際に(111)B
面を形成すると、n型の電流ブロック層がこの上にほと
んど形成されないようになるので、n型の電流ブロック
とn型のクラッド層とを分離することが結晶成長だけで
容易に行えるようになる。このため、レーザの低閾値化
と温度特性の向上が図れる。p型の第1埋め込み層の、
p型不純物の濃度を3×1018cm-3以上とするとIn
P中の深い準位の密度があがり、結晶欠陥が急速に増
え、レーザ特性が急激に劣化してしまう。
【0024】埋め込み領域を形成する際に、その形成温
度を、活性層を形成する温度よりも上げることで、不純
物の拡散を促進し、再成長界面とホモジャンクションの
位置をずらして、レーザの閾値を下げることができる。
特に、MOCVD法で結晶成長を行う場合、ヘテロ界面
を高品質に作るという面でも、InGaAsPの組成制
御を正確に行うという面でも、レーザの活性層は620
〜670℃で成長することが望ましい。これに対して埋
め込み領域の成長は、成長温度670〜770℃で行う
ことで埋め込み領域の、異常成長、表面の劣化を防ぐこ
とができ低閾値化を実現することができる。また、成長
温度を上げると、p型不純物の濃度により、(111)
B面形成の有無をより制御性良くコントロールできるよ
うになる。従って、埋め込み構造の制御がより正確に行
え、レーザの特性を向上することができる。
度を、活性層を形成する温度よりも上げることで、不純
物の拡散を促進し、再成長界面とホモジャンクションの
位置をずらして、レーザの閾値を下げることができる。
特に、MOCVD法で結晶成長を行う場合、ヘテロ界面
を高品質に作るという面でも、InGaAsPの組成制
御を正確に行うという面でも、レーザの活性層は620
〜670℃で成長することが望ましい。これに対して埋
め込み領域の成長は、成長温度670〜770℃で行う
ことで埋め込み領域の、異常成長、表面の劣化を防ぐこ
とができ低閾値化を実現することができる。また、成長
温度を上げると、p型不純物の濃度により、(111)
B面形成の有無をより制御性良くコントロールできるよ
うになる。従って、埋め込み構造の制御がより正確に行
え、レーザの特性を向上することができる。
【0025】本発明の第2の視点によれば、製造プロセ
スでで使用されるSiO2 マスクから一定の範囲でメサ
ストライプ側面が基板とほぼ垂直な形状であるため、一
層目となるp型InP第1埋め込み層を成長したときに
現れる(221)B面の長さを従来より大きくできる。
これにともない、2層目のn型InP電流ブロック層の
厚さを従来よりも2倍程度厚くすることができ、高出力
動作と高温動作が可能な半導体レーザを得ることが可能
となる。またn型InP電流ブロック層とn型InPク
ラッド層とが連結しないようにできるn型InP電流ブ
ロック層の厚さの許容範囲が大きいため製造歩留まりも
従来より大きくできる。
スでで使用されるSiO2 マスクから一定の範囲でメサ
ストライプ側面が基板とほぼ垂直な形状であるため、一
層目となるp型InP第1埋め込み層を成長したときに
現れる(221)B面の長さを従来より大きくできる。
これにともない、2層目のn型InP電流ブロック層の
厚さを従来よりも2倍程度厚くすることができ、高出力
動作と高温動作が可能な半導体レーザを得ることが可能
となる。またn型InP電流ブロック層とn型InPク
ラッド層とが連結しないようにできるn型InP電流ブ
ロック層の厚さの許容範囲が大きいため製造歩留まりも
従来より大きくできる。
【0026】
【実施例】以下、本発明を図示の実施例を参照して説明
する。
する。
【0027】図1は本発明の実施例に係わる半導体レー
ザの概略構成を示す断面図である。キャリア濃度1018
cm-3のSi添加のn型InP基板からなるn型InP
クラッド層21上に、キャリア濃度1017cm-3のSi
添加の厚さ0.1μmのn型GaInAsP光ガイド層
22、厚さ10nmと3.5nmのGaInAsP量子
井戸障壁層23aとGaInAsP井戸層(バンドギャ
ップ1.42μm、歪量0.5%)23bとがそれぞれ
9層と10層繰り返し重ねられた活性層23、キャリア
濃度1016cm-3のSi添加の厚さ0.1μmのGaI
nAsP光ガイド層24、キャリア濃度1018cm-3の
Zn添加の厚さ0.5μmのp型InPクラッド層25
が順に積層される。この層までは620℃の成長温度で
形成される。n型InPクラッド層21の上部より上側
が幅約1.5μmのストライプ状のメサ構造をなす。
ザの概略構成を示す断面図である。キャリア濃度1018
cm-3のSi添加のn型InP基板からなるn型InP
クラッド層21上に、キャリア濃度1017cm-3のSi
添加の厚さ0.1μmのn型GaInAsP光ガイド層
22、厚さ10nmと3.5nmのGaInAsP量子
井戸障壁層23aとGaInAsP井戸層(バンドギャ
ップ1.42μm、歪量0.5%)23bとがそれぞれ
9層と10層繰り返し重ねられた活性層23、キャリア
濃度1016cm-3のSi添加の厚さ0.1μmのGaI
nAsP光ガイド層24、キャリア濃度1018cm-3の
Zn添加の厚さ0.5μmのp型InPクラッド層25
が順に積層される。この層までは620℃の成長温度で
形成される。n型InPクラッド層21の上部より上側
が幅約1.5μmのストライプ状のメサ構造をなす。
【0028】メサストライプの両側はp型InP第1埋
め込み層26とn型InP電流ブロック層27とで埋め
込まれる。第1埋め込み層26は、活性層側に位置し且
つ厚さ1μmでキャリア濃度3×1017cm-3のZn添
加の内側領域26aと、活性層から遠い側に位置し且つ
厚さ0.5μmでキャリア濃度1×1018cm-3のZn
添加の外側領域26bとからなる。ブロック層27は厚
さ1μmでキャリア濃度1018cm-3のSi添加のn型
InPからなる。これらの層26、27は670℃の成
長温度で形成される。
め込み層26とn型InP電流ブロック層27とで埋め
込まれる。第1埋め込み層26は、活性層側に位置し且
つ厚さ1μmでキャリア濃度3×1017cm-3のZn添
加の内側領域26aと、活性層から遠い側に位置し且つ
厚さ0.5μmでキャリア濃度1×1018cm-3のZn
添加の外側領域26bとからなる。ブロック層27は厚
さ1μmでキャリア濃度1018cm-3のSi添加のn型
InPからなる。これらの層26、27は670℃の成
長温度で形成される。
【0029】p型InP層26の領域26aは、図2図
示の如く、埋め込み成長の際に、SiO2 マスク34の
下部、メサストライプ33上端において、特異面を形成
することなく成長し、活性層の両側を完全に覆ってい
る。一方p型InP層26の外側領域26bはZnの濃
度が高いので、メサストライプ33上端に、(111)
B面35が形成される。(111)B面の形成と共に、
メサストライプ33の側面にも成長速度の遅い面36が
形成され、メサストライプ側面で、第1埋め込み層26
の外側領域26bの厚さが薄くなっている。
示の如く、埋め込み成長の際に、SiO2 マスク34の
下部、メサストライプ33上端において、特異面を形成
することなく成長し、活性層の両側を完全に覆ってい
る。一方p型InP層26の外側領域26bはZnの濃
度が高いので、メサストライプ33上端に、(111)
B面35が形成される。(111)B面の形成と共に、
メサストライプ33の側面にも成長速度の遅い面36が
形成され、メサストライプ側面で、第1埋め込み層26
の外側領域26bの厚さが薄くなっている。
【0030】p型InPクラッド層25とn型InP電
流ブロック層27の上には、キャリア濃度1018cm-3
のZn添加のp型InP層28及び厚さ0.5μmでキ
ャリア濃度5×1018cm-3のZn添加のp型Ga0.47
In0.53Asコンタクト層29が形成される。GaIn
Asコンタクト層28上にはAu−Zn/Auのp側金
属電極31、n型InP基板21上にはAu−Ge/N
i/Auのn側金属電極32が蒸着される。本半導体レ
ーザでは、共振器長が200μmで、SiとSiO2 の
多層膜により、一方の端面に反射率が70%、他方の端
面に反射率が90%の高反射コートが施される。
流ブロック層27の上には、キャリア濃度1018cm-3
のZn添加のp型InP層28及び厚さ0.5μmでキ
ャリア濃度5×1018cm-3のZn添加のp型Ga0.47
In0.53Asコンタクト層29が形成される。GaIn
Asコンタクト層28上にはAu−Zn/Auのp側金
属電極31、n型InP基板21上にはAu−Ge/N
i/Auのn側金属電極32が蒸着される。本半導体レ
ーザでは、共振器長が200μmで、SiとSiO2 の
多層膜により、一方の端面に反射率が70%、他方の端
面に反射率が90%の高反射コートが施される。
【0031】本半導体レーザの発振波長は1.32μ
m、しきい電流は3mAで、また、スロープ効率ηの温
度変動はη(75℃)/η(25℃)〜0.8と、この
ような低しきい電流のレーザとしては大きな値を示し
た。p型の第1埋め込み層26をZn濃度の異なる内側
領域26aと外側領域26bの2つの領域に分けずに、
一定の低いキャリア濃度にしたものではη(75℃)/
η(25℃)〜0.6となった。また高いキャリア濃度
にしたものでは、p型の第1埋め込み層26が(11
1)B面を形成し、η(75℃)/η(25℃)〜0.
65となった。
m、しきい電流は3mAで、また、スロープ効率ηの温
度変動はη(75℃)/η(25℃)〜0.8と、この
ような低しきい電流のレーザとしては大きな値を示し
た。p型の第1埋め込み層26をZn濃度の異なる内側
領域26aと外側領域26bの2つの領域に分けずに、
一定の低いキャリア濃度にしたものではη(75℃)/
η(25℃)〜0.6となった。また高いキャリア濃度
にしたものでは、p型の第1埋め込み層26が(11
1)B面を形成し、η(75℃)/η(25℃)〜0.
65となった。
【0032】特にGaInAsP光ガイド層24の厚さ
を0.3μmとし、p型InPクラッド層25を形成せ
ず、GaInAsP光ガイド層24上に回折格子を形成
したものでは、本発明の効果は顕著であった。つまり、
第1埋め込み層26のZn濃度を、内側領域26aと外
側領域26bとの2つにわけた場合には、p型InPク
ラッド層25の有無にかかわらず、レーザ特性に大きな
差はなかった。
を0.3μmとし、p型InPクラッド層25を形成せ
ず、GaInAsP光ガイド層24上に回折格子を形成
したものでは、本発明の効果は顕著であった。つまり、
第1埋め込み層26のZn濃度を、内側領域26aと外
側領域26bとの2つにわけた場合には、p型InPク
ラッド層25の有無にかかわらず、レーザ特性に大きな
差はなかった。
【0033】しかし、p型の第1埋め込み層26のZn
濃度を全て高くした場合には、(111)B面形成によ
りn型GaInAsP光ガイド層22、活性層23、G
aInAsP光ガイド層24の側面に充分な厚さのp型
の導伝型のInP層が形成されず、正常な埋め込み成長
が進まず、特性の極めて劣ったレーザしか作成できなか
った。逆に言うとp型InPクラッド層25を形成する
と(111)B面が形成されてメサストライプ側面で成
長速度が低下する影響は緩和された。p型InPクラッ
ド層25の厚さは0.3〜1.2μm程度の時が最も適
当であった。
濃度を全て高くした場合には、(111)B面形成によ
りn型GaInAsP光ガイド層22、活性層23、G
aInAsP光ガイド層24の側面に充分な厚さのp型
の導伝型のInP層が形成されず、正常な埋め込み成長
が進まず、特性の極めて劣ったレーザしか作成できなか
った。逆に言うとp型InPクラッド層25を形成する
と(111)B面が形成されてメサストライプ側面で成
長速度が低下する影響は緩和された。p型InPクラッ
ド層25の厚さは0.3〜1.2μm程度の時が最も適
当であった。
【0034】埋め込み層26、27でのリーク電流は、
埋め込み層の成長温度を、620℃から670〜770
℃迄上げるにつれて、略2mAから0.5mAへと顕著
に低下した。これは成長温度の上昇とともに原子の結晶
表面での拡散速度が急激に上昇し、その結果、平坦に埋
め込むことが可能になり、接合界面の凹凸による結晶欠
陥や電界集中等が防げるようになり活性層周辺の埋め込
み層の耐圧が上がったためと考えられる。
埋め込み層の成長温度を、620℃から670〜770
℃迄上げるにつれて、略2mAから0.5mAへと顕著
に低下した。これは成長温度の上昇とともに原子の結晶
表面での拡散速度が急激に上昇し、その結果、平坦に埋
め込むことが可能になり、接合界面の凹凸による結晶欠
陥や電界集中等が防げるようになり活性層周辺の埋め込
み層の耐圧が上がったためと考えられる。
【0035】本実施例のレーザでは活性層の結晶成長温
度が低く、InGaAsPの組成の温度依存性の弱い条
件で結晶成長を行っているので、組成の制御が正確で、
レーザの発振波長のばらつきを1.32±0.01μm
に制御することができた。本実施例と類似の構造の量子
井戸レーザで、活性層を670℃で成長した場合に較べ
て、ばらつきを約5割以下に抑えることができた。
度が低く、InGaAsPの組成の温度依存性の弱い条
件で結晶成長を行っているので、組成の制御が正確で、
レーザの発振波長のばらつきを1.32±0.01μm
に制御することができた。本実施例と類似の構造の量子
井戸レーザで、活性層を670℃で成長した場合に較べ
て、ばらつきを約5割以下に抑えることができた。
【0036】GaInAsP光ガイド層22、GaIn
AsP量子井戸障壁層23a及びGaInAsP光ガイ
ド層24の組成はバンドギャップを1.03μmから
1.23μmまで小さくするにつれて閾値が5mAから
1.9mA迄低下した。更にバンドギャップを小さくす
るとしきい値は急激に上昇した。これは障壁層のバンド
ギャップを小さくするにつれてキャリアの量子井戸への
均一な注入が可能となり、1.23μmよりも小さくす
ると急激にキャリアの量子井戸からの溢れが顕著になっ
たためと考えられる。
AsP量子井戸障壁層23a及びGaInAsP光ガイ
ド層24の組成はバンドギャップを1.03μmから
1.23μmまで小さくするにつれて閾値が5mAから
1.9mA迄低下した。更にバンドギャップを小さくす
るとしきい値は急激に上昇した。これは障壁層のバンド
ギャップを小さくするにつれてキャリアの量子井戸への
均一な注入が可能となり、1.23μmよりも小さくす
ると急激にキャリアの量子井戸からの溢れが顕著になっ
たためと考えられる。
【0037】図3は本発明の別の実施例に係る半導体レ
ーザを示す断面図である。本実施例の半導体レーザにお
いては、キャリア濃度4×1018cm-3のZn添加のp
型InP基板41の上に、厚さ2.5μm、キャリア濃
度1018cm-3のZn添加のp型InPクラッド層4
2、厚さ0.1μmのGaInAsP(バンドギャップ
1.13μm)光ガイド層43、厚さ6nmと7nmの
GaInAsP(バンドギャップ1.13μm)量子井
戸障壁層44aとGaInAsP(バンドギャップ1.
4μm、格子不整合度0.6%)量子井戸井戸層44b
をそれぞれ5層と6層繰り返して重ねられた活性層4
4、厚さ0.2μmでキャリア濃度5×1017cm-3の
Si添加のGaInAsP(バンドギャップ1.13μ
m)光ガイド層45、キャリア濃度2×1018cm-3の
Si添加のn型InPクラッド層46が順に形成され
る。p型InPクラッド層42の上部より上が幅約1.
5μmのストライプ状のメサ構造をなす。
ーザを示す断面図である。本実施例の半導体レーザにお
いては、キャリア濃度4×1018cm-3のZn添加のp
型InP基板41の上に、厚さ2.5μm、キャリア濃
度1018cm-3のZn添加のp型InPクラッド層4
2、厚さ0.1μmのGaInAsP(バンドギャップ
1.13μm)光ガイド層43、厚さ6nmと7nmの
GaInAsP(バンドギャップ1.13μm)量子井
戸障壁層44aとGaInAsP(バンドギャップ1.
4μm、格子不整合度0.6%)量子井戸井戸層44b
をそれぞれ5層と6層繰り返して重ねられた活性層4
4、厚さ0.2μmでキャリア濃度5×1017cm-3の
Si添加のGaInAsP(バンドギャップ1.13μ
m)光ガイド層45、キャリア濃度2×1018cm-3の
Si添加のn型InPクラッド層46が順に形成され
る。p型InPクラッド層42の上部より上が幅約1.
5μmのストライプ状のメサ構造をなす。
【0038】メサストライプの両側は厚さ1μmのp型
InP層第1埋め込み層47で埋め込まれており、この
層のキャリア濃度は活性層近傍の3×1017cm-3から
活性層から遠い領域の1×1018cm-3まで断続的に変
化している。ここで、キャリア濃度4×1017cm-3以
下の領域は厚さ0.6μm以上、キャリア濃度7×10
17cm-3以上の領域は厚さ0.2μm以上形成される。
更に、厚さ0.8μmでキャリア濃度1018cm-3のS
i添加のn型電流ブロック層48、厚さ1μmのキャリ
ア濃度1018cm-3のZn添加のp型InP層49でメ
サストライプ周囲が埋め込まれる。
InP層第1埋め込み層47で埋め込まれており、この
層のキャリア濃度は活性層近傍の3×1017cm-3から
活性層から遠い領域の1×1018cm-3まで断続的に変
化している。ここで、キャリア濃度4×1017cm-3以
下の領域は厚さ0.6μm以上、キャリア濃度7×10
17cm-3以上の領域は厚さ0.2μm以上形成される。
更に、厚さ0.8μmでキャリア濃度1018cm-3のS
i添加のn型電流ブロック層48、厚さ1μmのキャリ
ア濃度1018cm-3のZn添加のp型InP層49でメ
サストライプ周囲が埋め込まれる。
【0039】本実施例ではp型InP第1埋め込み層4
7のキャリア濃度が内側では3×1017cm-3と低いの
で活性層の側面に充分な厚さの0.4μmのp型の導電
型のInPが形成される。その後、活性層から遠い外側
領域でキャリア濃度が1×1018cm-3まで上がること
によりメサ構造上端付近に(111)B面55が形成さ
れる。更に、メサストライプ側面に沿うように比較的成
長速度の遅い面(S面)56が形成される。更に、メサ
ストライプから離れた領域に成長速度の速い結晶面(F
面)57が形成される。このため電流ブロック層48は
(111)B面55上、S面56上にはほとんど積層せ
ず、F面57上に積層する。更にp型InP層49で埋
め込んだ為に、活性層直近のp型InP層47やp型I
nP層49からの不純物の拡散の効果もあり、電流ブロ
ック層48はp型の領域に取り囲まれるように埋め込ま
れる。
7のキャリア濃度が内側では3×1017cm-3と低いの
で活性層の側面に充分な厚さの0.4μmのp型の導電
型のInPが形成される。その後、活性層から遠い外側
領域でキャリア濃度が1×1018cm-3まで上がること
によりメサ構造上端付近に(111)B面55が形成さ
れる。更に、メサストライプ側面に沿うように比較的成
長速度の遅い面(S面)56が形成される。更に、メサ
ストライプから離れた領域に成長速度の速い結晶面(F
面)57が形成される。このため電流ブロック層48は
(111)B面55上、S面56上にはほとんど積層せ
ず、F面57上に積層する。更にp型InP層49で埋
め込んだ為に、活性層直近のp型InP層47やp型I
nP層49からの不純物の拡散の効果もあり、電流ブロ
ック層48はp型の領域に取り囲まれるように埋め込ま
れる。
【0040】n型InPクラッド層46とp型InP層
49の上には、キャリア濃度1018cm-3のSi添加の
n型InP層50及びキャリア濃度5×1018cm-3、
厚さ0.5μmのSi添加n型のGa0.47In0.53As
コンタクト層51が形成される。GaInAsコンタク
ト層51上にはAu−Ge/Ni/Auのn側金属電極
52が蒸着される。p型InP基板41上にはAu−Z
n/Auのp側金属電極53が蒸着される。本半導体レ
ーザでは、共振器長が200μmで、SiとSiO2 の
多層膜により、一方の端面に反射率が70%、他方の端
面に反射率が90%の高反射コートが施される。
49の上には、キャリア濃度1018cm-3のSi添加の
n型InP層50及びキャリア濃度5×1018cm-3、
厚さ0.5μmのSi添加n型のGa0.47In0.53As
コンタクト層51が形成される。GaInAsコンタク
ト層51上にはAu−Ge/Ni/Auのn側金属電極
52が蒸着される。p型InP基板41上にはAu−Z
n/Auのp側金属電極53が蒸着される。本半導体レ
ーザでは、共振器長が200μmで、SiとSiO2 の
多層膜により、一方の端面に反射率が70%、他方の端
面に反射率が90%の高反射コートが施される。
【0041】本半導体レーザの振波長は1.3μm、し
きい電流は2.3mAで、またスロープ効率ηの温度変
動はη(75℃)/η(25℃)〜0.7と、n基板上
に形成したレーザと同様の優れた特性を示し、p基板上
に形成したこの様なしきい電流の小さいレーザとしては
優れた特性を示した。
きい電流は2.3mAで、またスロープ効率ηの温度変
動はη(75℃)/η(25℃)〜0.7と、n基板上
に形成したレーザと同様の優れた特性を示し、p基板上
に形成したこの様なしきい電流の小さいレーザとしては
優れた特性を示した。
【0042】p型InP第1埋め込み層47全体のZn
濃度を下げた場合には、図4に示すように、メサ構造上
端付近には(111)B面が形成されず、メサストライ
プ側面に沿うようなS面も形成されなかった。このため
n型の電流ブロック層48はSiO2 マスク(図2及び
5図示のマスク34と同様な)の下端まで成長し、n型
InPクラッド層50を形成した際に2つのn型層が接
続してしまった。またp型第1埋め込み層47とn型ク
ラッド層50とのビルトインポテンシャルも小さくなっ
た。このため電流ブロック層48は有効に機能せずリー
ク電流が多く、レーザの温度特性が劣っていた。
濃度を下げた場合には、図4に示すように、メサ構造上
端付近には(111)B面が形成されず、メサストライ
プ側面に沿うようなS面も形成されなかった。このため
n型の電流ブロック層48はSiO2 マスク(図2及び
5図示のマスク34と同様な)の下端まで成長し、n型
InPクラッド層50を形成した際に2つのn型層が接
続してしまった。またp型第1埋め込み層47とn型ク
ラッド層50とのビルトインポテンシャルも小さくなっ
た。このため電流ブロック層48は有効に機能せずリー
ク電流が多く、レーザの温度特性が劣っていた。
【0043】第1埋め込み層47全体のZn濃度を高く
した場合には、図5に示すように(111)B面形成に
よりGaInAsP光ガイド層43、活性層44、Ga
InAsP光ガイド層45の側面に充分な厚さのp型の
導伝型のInP層が形成されず、正常な埋め込み成長が
進まなかった。また、活性層の直近のp型埋め込み層か
ら活性層へのZnの拡散の影響が大きく、温度特性の劣
ったレーザしか作成できなかった。
した場合には、図5に示すように(111)B面形成に
よりGaInAsP光ガイド層43、活性層44、Ga
InAsP光ガイド層45の側面に充分な厚さのp型の
導伝型のInP層が形成されず、正常な埋め込み成長が
進まなかった。また、活性層の直近のp型埋め込み層か
ら活性層へのZnの拡散の影響が大きく、温度特性の劣
ったレーザしか作成できなかった。
【0044】しかし、図6に示すように、n型InPク
ラッド層46の厚さを厚くすると、活性層がメサストラ
イプ上端から離れるので、(111)B面が形成されて
メサストライプ側面での成長速度が低下しても、活性層
44の側面に形成される。活性層直近のp型層の厚さが
厚くなり、レーザの特性の劣化は小さくなりη(75
℃)/η(25℃)〜0.6程度の半導体レーザが得ら
れた。n型InPクラッド層46の厚さは0.3〜0.
7μm程度の時が最も適当であった。薄すぎる場合には
温度特性が悪く、厚すぎるときにはメサエッチングの深
さと活性層側面からのサイドエッチングの量が不安定と
なり、再現性が悪化した。
ラッド層46の厚さを厚くすると、活性層がメサストラ
イプ上端から離れるので、(111)B面が形成されて
メサストライプ側面での成長速度が低下しても、活性層
44の側面に形成される。活性層直近のp型層の厚さが
厚くなり、レーザの特性の劣化は小さくなりη(75
℃)/η(25℃)〜0.6程度の半導体レーザが得ら
れた。n型InPクラッド層46の厚さは0.3〜0.
7μm程度の時が最も適当であった。薄すぎる場合には
温度特性が悪く、厚すぎるときにはメサエッチングの深
さと活性層側面からのサイドエッチングの量が不安定と
なり、再現性が悪化した。
【0045】n型基板上に形成した場合にはメサエッチ
ング深さと埋め込み層の厚さは誤差0.5μm程度で一
致することが望ましい。しかし、図3図示のように、p
型の基板上に形成する場合にはメサエッチングの深さ
が、p型InP第1埋め込み層47の厚さと電流ブロッ
ク層48の厚さとを加えたものよりも深く、電流ブロッ
ク層48の表面がp型InP層49に埋め込まれてn型
InPクラッド層46と接していなければ、p型InP
層49の厚さがメサの幅と同程度或いはp型InP層4
9とn型InPクラッド層50とのなす角度θが45度
以下であれば、特性に大きな変化はなかった。すなわ
ち、電流ブロック層48の表面がp型InP層49に埋
め込まれてn型InPクラッド層46と接さないという
条件の範囲内で、できるだけメサエッチングの深さを浅
くすることが、再現性という面では有利である。メサエ
ッチングの深さが活性層直近のp型InP層47の厚さ
と電流ブロック層48の厚さを加えたものと略一致させ
ると再現性が最もよかった。
ング深さと埋め込み層の厚さは誤差0.5μm程度で一
致することが望ましい。しかし、図3図示のように、p
型の基板上に形成する場合にはメサエッチングの深さ
が、p型InP第1埋め込み層47の厚さと電流ブロッ
ク層48の厚さとを加えたものよりも深く、電流ブロッ
ク層48の表面がp型InP層49に埋め込まれてn型
InPクラッド層46と接していなければ、p型InP
層49の厚さがメサの幅と同程度或いはp型InP層4
9とn型InPクラッド層50とのなす角度θが45度
以下であれば、特性に大きな変化はなかった。すなわ
ち、電流ブロック層48の表面がp型InP層49に埋
め込まれてn型InPクラッド層46と接さないという
条件の範囲内で、できるだけメサエッチングの深さを浅
くすることが、再現性という面では有利である。メサエ
ッチングの深さが活性層直近のp型InP層47の厚さ
と電流ブロック層48の厚さを加えたものと略一致させ
ると再現性が最もよかった。
【0046】図7は、本発明の更に別の実施例に係るp
基板を用いた埋め込み型半導体レーザの概略構成を示す
断面図である。ここではInP基板を用いたInGaA
sP系の1.3ミクロン帯の半導体レーザを例にとって
説明するが、他の材料系、他の波長帯でも同様に実施可
能なものである。
基板を用いた埋め込み型半導体レーザの概略構成を示す
断面図である。ここではInP基板を用いたInGaA
sP系の1.3ミクロン帯の半導体レーザを例にとって
説明するが、他の材料系、他の波長帯でも同様に実施可
能なものである。
【0047】p型InP基板61上には、p型InPバ
ッファ層62、InGaAsP活性層63、n型InP
クラッド層64、p型InP埋め込み層65、n型In
P電流ブロック層66、p型InP電流ブロック層6
7、n型InPクラッド層68、n型InGaAsコン
タクト層69が形成される。コンタクト層69及び基板
61上にはそれぞれn側電極70、p側電極71が配設
される。
ッファ層62、InGaAsP活性層63、n型InP
クラッド層64、p型InP埋め込み層65、n型In
P電流ブロック層66、p型InP電流ブロック層6
7、n型InPクラッド層68、n型InGaAsコン
タクト層69が形成される。コンタクト層69及び基板
61上にはそれぞれn側電極70、p側電極71が配設
される。
【0048】次に、図8を参照しながら、上記構成の半
導体レーザの製造工程と各部の詳細を説明する。
導体レーザの製造工程と各部の詳細を説明する。
【0049】まず図8(a)に示すように、p型InP
基板61の上に、MOCVD法でp型InPバッファ層
62(p=1×1018cm-3、厚さ1μm)、InGa
AsP活性層63、n型InPクラッド層64(n=1
×1018cm-3、厚さ0.2μm)、n型InGaAs
Pエッチングダミー層73を結晶成長する。
基板61の上に、MOCVD法でp型InPバッファ層
62(p=1×1018cm-3、厚さ1μm)、InGa
AsP活性層63、n型InPクラッド層64(n=1
×1018cm-3、厚さ0.2μm)、n型InGaAs
Pエッチングダミー層73を結晶成長する。
【0050】次に、図8(b)に示すように、<011
>方向に幅4.2μmのSiO2 ストライプ状マスク7
2を形成した後、化学エッチングを施し、図8(c)に
示すような高さ3μmのメサストライプを形成する。こ
のとき、図11図示の従来例と異なるのはメサストライ
プ側面の形状を、SiO2 マスクから約1.5μmの範
囲では基板に対してほぼ垂直で、そこから下側の領域で
はメサストライプ幅が徐々に広がる滑らかな形状とした
ことである。なめらかな曲線部分の局率半径は約1.5
μm程度である。またこのとき、化学エッチャントとし
ては臭素と臭化水素酸と水とを混合したエッチャントを
用い、エッチングはエッチャント中でウエハを静止した
状態で行った。また、図8(c)のようなメサ形状を得
るためには、InGaAsPエッチングダミー層73の
バンドギャップ波長を1.1〜1.2μm程度にするの
が望ましい。
>方向に幅4.2μmのSiO2 ストライプ状マスク7
2を形成した後、化学エッチングを施し、図8(c)に
示すような高さ3μmのメサストライプを形成する。こ
のとき、図11図示の従来例と異なるのはメサストライ
プ側面の形状を、SiO2 マスクから約1.5μmの範
囲では基板に対してほぼ垂直で、そこから下側の領域で
はメサストライプ幅が徐々に広がる滑らかな形状とした
ことである。なめらかな曲線部分の局率半径は約1.5
μm程度である。またこのとき、化学エッチャントとし
ては臭素と臭化水素酸と水とを混合したエッチャントを
用い、エッチングはエッチャント中でウエハを静止した
状態で行った。また、図8(c)のようなメサ形状を得
るためには、InGaAsPエッチングダミー層73の
バンドギャップ波長を1.1〜1.2μm程度にするの
が望ましい。
【0051】次に、図8(d)に示すように、SiO2
マスク72を残したままで、MOCVD法によりp型I
nP埋め込み層65(p=1×1018cm-3、厚さ0.
5μm)、n型InP電流ブロック層66(n=7×1
017cm-3、厚さ1.5μm)、p型InP電流ブロッ
ク層67(p=1×1018cm-3、厚さ1.0μm)を
結晶成長する。このとき1層のp型InP埋め込み層を
成長したときのメサストライプ側面には図12(a)と
同様に(111)B面と(221)B面が現れるが、
(221)B面の断面の長さは、約1μm程度と従来構
造よりも約2倍長い。従って、n型InP電流ブロック
層66の厚さを1.5μmと十分厚くしても、メサスト
ライプ側面の(221)B面が消失することはない。
マスク72を残したままで、MOCVD法によりp型I
nP埋め込み層65(p=1×1018cm-3、厚さ0.
5μm)、n型InP電流ブロック層66(n=7×1
017cm-3、厚さ1.5μm)、p型InP電流ブロッ
ク層67(p=1×1018cm-3、厚さ1.0μm)を
結晶成長する。このとき1層のp型InP埋め込み層を
成長したときのメサストライプ側面には図12(a)と
同様に(111)B面と(221)B面が現れるが、
(221)B面の断面の長さは、約1μm程度と従来構
造よりも約2倍長い。従って、n型InP電流ブロック
層66の厚さを1.5μmと十分厚くしても、メサスト
ライプ側面の(221)B面が消失することはない。
【0052】なおメサストライプ側面の全体形状が基板
に対して、ある程度以上直角に近くなると(221)B
面が形成されない。従って、メサストライプ側面の基板
に対して垂直な部分より下側のなめらかな曲線領域の局
率半径は少なくとも1μm以上にすることが重要であ
る。最も好ましい形状は、メサストライプの高さの約半
分が基板に対して垂直で、残りの約半分がなめらかな曲
線になるような形状である。また活性層とn型InP電
流ブロック層の間のp型InP領域は電流のリークパス
になるが、このリークパスの幅をできるだけ狭くする必
要がある。そこで活性層は、メサストライプのできるだ
けSiO2 マスクの近くにあることが重要なので、n型
InPクラッド層64の厚さを0.2μmと小さくし
た。
に対して、ある程度以上直角に近くなると(221)B
面が形成されない。従って、メサストライプ側面の基板
に対して垂直な部分より下側のなめらかな曲線領域の局
率半径は少なくとも1μm以上にすることが重要であ
る。最も好ましい形状は、メサストライプの高さの約半
分が基板に対して垂直で、残りの約半分がなめらかな曲
線になるような形状である。また活性層とn型InP電
流ブロック層の間のp型InP領域は電流のリークパス
になるが、このリークパスの幅をできるだけ狭くする必
要がある。そこで活性層は、メサストライプのできるだ
けSiO2 マスクの近くにあることが重要なので、n型
InPクラッド層64の厚さを0.2μmと小さくし
た。
【0053】次に、図8(e)に示すように、SiO2
マスク72とInGaAsPエッチングダミー層73を
除去したあとで、MOCVD法によりn型InPクラッ
ド層68(n=1×1018cm-3、厚さ1.5μm)、
n型InGaAsコンタクト9(n=1×1019c
m-3、厚さ0.5μm)を結晶成長する。最後に、図8
(f)に示すように、n側電極70、p側電極71の形
成と基板研磨を行い、個々の半導体レーザに劈開するこ
とにより図7に示すような半導体レーザが作製できる。
マスク72とInGaAsPエッチングダミー層73を
除去したあとで、MOCVD法によりn型InPクラッ
ド層68(n=1×1018cm-3、厚さ1.5μm)、
n型InGaAsコンタクト9(n=1×1019c
m-3、厚さ0.5μm)を結晶成長する。最後に、図8
(f)に示すように、n側電極70、p側電極71の形
成と基板研磨を行い、個々の半導体レーザに劈開するこ
とにより図7に示すような半導体レーザが作製できる。
【0054】このようにして作製した半導体レーザは、
n型InP電流ブロック層の厚さを従来構造に比べ2倍
程度に厚くできるため、高電流注入時や高温動作時にも
電流ブロック層を流れるリーク電流は少なく、従来構造
にくらべ高出力動作や高温動作が可能になる。実際作製
した半導体レーザでは、共振器長300μmの両面劈開
の素子で、100℃においても20mA以上の光出力が
得られた。
n型InP電流ブロック層の厚さを従来構造に比べ2倍
程度に厚くできるため、高電流注入時や高温動作時にも
電流ブロック層を流れるリーク電流は少なく、従来構造
にくらべ高出力動作や高温動作が可能になる。実際作製
した半導体レーザでは、共振器長300μmの両面劈開
の素子で、100℃においても20mA以上の光出力が
得られた。
【0055】ところで、図7のInGaAsP活性層6
3は、図9に模式的に示すような構造の井戸数7個の多
重量子井戸構造で、ノンドープp側光閉じ込め層81
(厚さ20nm)、ノンドープ障壁層82(厚さ10n
m)、ノンドープ歪み井戸層83(厚さ8nm,圧縮歪
み1%)、n型n側光閉じ込め層84(n=5×1017
cm-3、厚さ80nm)で構成される。このとき、光閉
じ込め層と障壁層のバンドギャップ波長はそれぞれ1.
05μmと1.15μmとし、レーザの発振波長は1.
3μmになるようにした。
3は、図9に模式的に示すような構造の井戸数7個の多
重量子井戸構造で、ノンドープp側光閉じ込め層81
(厚さ20nm)、ノンドープ障壁層82(厚さ10n
m)、ノンドープ歪み井戸層83(厚さ8nm,圧縮歪
み1%)、n型n側光閉じ込め層84(n=5×1017
cm-3、厚さ80nm)で構成される。このとき、光閉
じ込め層と障壁層のバンドギャップ波長はそれぞれ1.
05μmと1.15μmとし、レーザの発振波長は1.
3μmになるようにした。
【0056】図10は本発明の更に別の実施例に係る半
導体レーザを示す斜視図である。この実施例は分布帰還
型半導体レーザで、1回目の結晶成長では、p型InP
バッファ層62、InGaAsP活性層63のみを結晶
成長し、この上に干渉露光法を用いて、回折格子75を
形成している。メサストライプ側面の形状は、メサスト
ライプ幅がSiO2 マスクの直下で最も広く、マスクか
ら遠ざかるにつれてわずかに減少するよう形状である。
導体レーザを示す斜視図である。この実施例は分布帰還
型半導体レーザで、1回目の結晶成長では、p型InP
バッファ層62、InGaAsP活性層63のみを結晶
成長し、この上に干渉露光法を用いて、回折格子75を
形成している。メサストライプ側面の形状は、メサスト
ライプ幅がSiO2 マスクの直下で最も広く、マスクか
ら遠ざかるにつれてわずかに減少するよう形状である。
【0057】メサストライプの上側半分の領域の側面の
接線方向と基板の法線方向のなす角度は10度以内にな
るように設定する。この角度が大きくなりすぎると、埋
め込み成長時に(221)B面が形成されなくなってし
まう。このように、SiO2マスクの近くで、メサスト
ライプ幅がマスクから遠ざかるに連れて小さくなるよう
にしたのは、SiO2 マスクの直下にある活性層側面に
第1埋め込み層のp型InPが成長しやすくするためで
ある。なおその他の部分は、図7の実施例とまったく同
じである。ただし、3回目の結晶成長では回折格子の保
存及びサーマルエッチングにより適度に回折格子が変形
する条件を満たす必要がある。例えば、このためには成
長開始温度は550℃〜620℃とすることが望まし
く、400℃以上に昇温後、成長開始までの時間は30
秒から3分30秒とすることが望ましい。また、PH3
の圧力は0.02〜20Torrとすることが望まし
い。また、活性層63は図7の実施例と同様に多重量子
井戸構造とし、回折格子はn側光ガイド層に形成した。
本発明は、回折格子が基板に対して、活性層よりも上側
にある構造の分布帰還型半導体レーザにも適している。
接線方向と基板の法線方向のなす角度は10度以内にな
るように設定する。この角度が大きくなりすぎると、埋
め込み成長時に(221)B面が形成されなくなってし
まう。このように、SiO2マスクの近くで、メサスト
ライプ幅がマスクから遠ざかるに連れて小さくなるよう
にしたのは、SiO2 マスクの直下にある活性層側面に
第1埋め込み層のp型InPが成長しやすくするためで
ある。なおその他の部分は、図7の実施例とまったく同
じである。ただし、3回目の結晶成長では回折格子の保
存及びサーマルエッチングにより適度に回折格子が変形
する条件を満たす必要がある。例えば、このためには成
長開始温度は550℃〜620℃とすることが望まし
く、400℃以上に昇温後、成長開始までの時間は30
秒から3分30秒とすることが望ましい。また、PH3
の圧力は0.02〜20Torrとすることが望まし
い。また、活性層63は図7の実施例と同様に多重量子
井戸構造とし、回折格子はn側光ガイド層に形成した。
本発明は、回折格子が基板に対して、活性層よりも上側
にある構造の分布帰還型半導体レーザにも適している。
【0058】なお上記実施例ではPlaner Bur
ied Heterostructure構造のレーザ
について説明したが、本発明は、逆接合を用いて電流狭
窄を行うデバイスであれば他の構造のレーザや集積化レ
ーザ、面発光レーザ、変調器等の集積化デバイスへの応
用も可能である。
ied Heterostructure構造のレーザ
について説明したが、本発明は、逆接合を用いて電流狭
窄を行うデバイスであれば他の構造のレーザや集積化レ
ーザ、面発光レーザ、変調器等の集積化デバイスへの応
用も可能である。
【0059】上記実施例では、1.3μmの波長の多重
量子井戸構造の活性層を有するレーザについて述べた
が、波長はどの様な波長でもよい。また、逆接合埋め込
み層の少なくとも一部分にInAlAs,InGaAs
P,Inx Gay Al1-x-y P(0≦x、y≦1)或い
はこの組合わせ等のInP以外の材料が用いられていて
もよい。InPとAlとを含む層、つまり、InAlA
s層またはInAlGaP層等を埋め込み層5、6、7
のいずれかに設ける場合は、Alを含む層を50〜20
0オングストローム程度に薄膜化し、Alを含む層の間
に50〜2000オングストロームの厚さのInP層を
含む構造とすると、選択成長が容易となり、特性の向上
が望める。また、Alを含む層の層数は1〜10層と
し、トータルで1000オングストローム以下の厚さと
することが特性向上の上で望ましい。また、SiO2 マ
スク34の幅は4μm以下とすることが望ましい。
量子井戸構造の活性層を有するレーザについて述べた
が、波長はどの様な波長でもよい。また、逆接合埋め込
み層の少なくとも一部分にInAlAs,InGaAs
P,Inx Gay Al1-x-y P(0≦x、y≦1)或い
はこの組合わせ等のInP以外の材料が用いられていて
もよい。InPとAlとを含む層、つまり、InAlA
s層またはInAlGaP層等を埋め込み層5、6、7
のいずれかに設ける場合は、Alを含む層を50〜20
0オングストローム程度に薄膜化し、Alを含む層の間
に50〜2000オングストロームの厚さのInP層を
含む構造とすると、選択成長が容易となり、特性の向上
が望める。また、Alを含む層の層数は1〜10層と
し、トータルで1000オングストローム以下の厚さと
することが特性向上の上で望ましい。また、SiO2 マ
スク34の幅は4μm以下とすることが望ましい。
【0060】また、活性層の構造も問わない。また、本
発明はGaAs基板或いはSi基板上に形成したクラッ
ド層にInPを含むデバイス、GaAs基板上の埋め込
み層にInx Gay Al1-x-y P(0≦x、y≦1)を
含むデバイスにも適用可能である。また、p型の不純物
としてZnを用いたが、Cd等他のII族元素をp型の不
純物として用いた場合にもZnの場合と同様の効果を発
揮する。つまり、活性層に接する埋め込み層26内で活
性層近傍26aで低キャリア濃度、活性層から離れた外
側26bで高キャリア濃度とすることでp型不純物の活
性層への拡散を抑制でき、且つ所望の埋め込み形状を得
ることができるようになる。この場合高い不純物濃度と
は、原料からの不純物の取り込まれ効率が急激に変化す
る不純物濃度を指し、Cdの場合にもZnと同様に略5
×1017cm-3となる。また、n型不純物としてはSi
を用いたがSn等のIV族元素でもS,Se等のVI族元素
でもよい。
発明はGaAs基板或いはSi基板上に形成したクラッ
ド層にInPを含むデバイス、GaAs基板上の埋め込
み層にInx Gay Al1-x-y P(0≦x、y≦1)を
含むデバイスにも適用可能である。また、p型の不純物
としてZnを用いたが、Cd等他のII族元素をp型の不
純物として用いた場合にもZnの場合と同様の効果を発
揮する。つまり、活性層に接する埋め込み層26内で活
性層近傍26aで低キャリア濃度、活性層から離れた外
側26bで高キャリア濃度とすることでp型不純物の活
性層への拡散を抑制でき、且つ所望の埋め込み形状を得
ることができるようになる。この場合高い不純物濃度と
は、原料からの不純物の取り込まれ効率が急激に変化す
る不純物濃度を指し、Cdの場合にもZnと同様に略5
×1017cm-3となる。また、n型不純物としてはSi
を用いたがSn等のIV族元素でもS,Se等のVI族元素
でもよい。
【0061】
【発明の効果】本発明の第1の視点によれば、活性層へ
のp型不純物の拡散を防ぐと共に、活性層の側面を、活
性層に悪影響を与えない高品質のp型の導伝型の埋め込
み層で、充分な厚さに、滑らかに埋め込むことができ、
低閾値で温度特性がよく、信頼性が高く、MOCVD法
で再現性高く作成可能な半導体レーザを提供することが
できる。この効果は高出力の半導体レーザにも適用可能
であり、素子特性の向上を実現できる。
のp型不純物の拡散を防ぐと共に、活性層の側面を、活
性層に悪影響を与えない高品質のp型の導伝型の埋め込
み層で、充分な厚さに、滑らかに埋め込むことができ、
低閾値で温度特性がよく、信頼性が高く、MOCVD法
で再現性高く作成可能な半導体レーザを提供することが
できる。この効果は高出力の半導体レーザにも適用可能
であり、素子特性の向上を実現できる。
【0062】本発明の第2の視点によれば、p基板を用
いたMOCVD法による埋め込み型半導体レーザにおい
て、埋め込み成長時にメサストライプ側面に現れる(2
21)B面の長さを従来より長くすることが可能とな
る。従って、n型InP電流ブロック層の厚さを厚くす
ることができ、高出力動作と高温動作に適した半導体レ
ーザを得ることができる。
いたMOCVD法による埋め込み型半導体レーザにおい
て、埋め込み成長時にメサストライプ側面に現れる(2
21)B面の長さを従来より長くすることが可能とな
る。従って、n型InP電流ブロック層の厚さを厚くす
ることができ、高出力動作と高温動作に適した半導体レ
ーザを得ることができる。
【図1】本発明の実施例に係る半導体レーザを示す断面
図。
図。
【図2】図1図示の半導体レーザの活性層の側面をp型
埋め込み層で埋め込むプロセスを説明する断面図。
埋め込み層で埋め込むプロセスを説明する断面図。
【図3】本発明の別の実施例に係る半導体レーザを示す
断面図。
断面図。
【図4】図3図示の半導体レーザの活性層の側面を低濃
度のp型埋め込み層で埋め込んだ場合のレーザ構造を説
明する断面図。
度のp型埋め込み層で埋め込んだ場合のレーザ構造を説
明する断面図。
【図5】図3図示の半導体レーザの活性層の側面を高濃
度のp型埋め込み層で埋め込んだ場合のプロセスを説明
する断面図。
度のp型埋め込み層で埋め込んだ場合のプロセスを説明
する断面図。
【図6】図3図示の半導体レーザの活性層の側面を高濃
度のp型埋め込み層で埋め込んだ場合のn型クラッド層
の厚さに関する効果を説明するための断面図。
度のp型埋め込み層で埋め込んだ場合のn型クラッド層
の厚さに関する効果を説明するための断面図。
【図7】本発明の更に別の実施例に係る半導体レーザを
示す断面図。
示す断面図。
【図8】図7図示の半導体レーザの製造工程を順に示す
断面図。
断面図。
【図9】図7図示の半導体レーザの活性層における多重
量子井戸のバンド構造を示す模式図。
量子井戸のバンド構造を示す模式図。
【図10】本発明の更に別の実施例に係る半導体レーザ
を示す断面図。
を示す断面図。
【図11】従来の半導体レーザを示す断面図。
【図12】図11図示の半導体レーザのメサストライプ
側面の埋め込み成長過程を示す断面図。
側面の埋め込み成長過程を示す断面図。
【図13】従来の別の半導体レーザを示す断面図。
21…n型InP基板側クラッド、22…n型GaIn
AsP光ガイド層、23…活性層、23a…量子井戸障
壁層、23b…量子井戸井戸層、24…光ガイド層、2
5…p型InPクラッド層、26…p型第1埋め込み層
InP層、26a…第1埋め込み層の内側領域、26b
…第1埋め込み層の外側領域、27…n型InP電流ブ
ロック層、28…p型InP層、29…Ga0.47In
0.53Asコンタクト層、31…p側電極、32…n側電
極、34…SiO2 マスク、33…メサストライプ、3
5…(111)B面、36…成長速度の遅い面、41…
p型InP基板、42…p型InPクラッド層、43…
GaInAsP光ガイド層、44…活性層、44a…量
子井戸障壁層、44b…量子井戸井戸層、45…GaI
nAsP光ガイド層、46…n型InPクラッド層、4
7…p型InP活性層直近層、48…n型InP電流ブ
ロック層、49…p型InP層、50…n型InP層、
51…n型GaInAsコンタクト層、52…n側電
極、53…p側電極、55…(111)B面、56…S
面、57…F面、61…p型InP基板、62…p型I
nPバッファ層、63…InGaAsP活性層、64…
n型InPクラッド層、65…p型InP埋め込み層、
66…n型InP電流ブロック層、67…p型InP電
流ブロック層、68…n型InPクラッド層、69…n
型InGaAsPコンタクト層、70…n側電極、71
…p側電極、72…SiO2マスク、73…n型InG
aAsPエッチングダミー層、81…p側光ガイド層、
82…障壁層、83…井戸層、84…n側光ガイド層。
AsP光ガイド層、23…活性層、23a…量子井戸障
壁層、23b…量子井戸井戸層、24…光ガイド層、2
5…p型InPクラッド層、26…p型第1埋め込み層
InP層、26a…第1埋め込み層の内側領域、26b
…第1埋め込み層の外側領域、27…n型InP電流ブ
ロック層、28…p型InP層、29…Ga0.47In
0.53Asコンタクト層、31…p側電極、32…n側電
極、34…SiO2 マスク、33…メサストライプ、3
5…(111)B面、36…成長速度の遅い面、41…
p型InP基板、42…p型InPクラッド層、43…
GaInAsP光ガイド層、44…活性層、44a…量
子井戸障壁層、44b…量子井戸井戸層、45…GaI
nAsP光ガイド層、46…n型InPクラッド層、4
7…p型InP活性層直近層、48…n型InP電流ブ
ロック層、49…p型InP層、50…n型InP層、
51…n型GaInAsコンタクト層、52…n側電
極、53…p側電極、55…(111)B面、56…S
面、57…F面、61…p型InP基板、62…p型I
nPバッファ層、63…InGaAsP活性層、64…
n型InPクラッド層、65…p型InP埋め込み層、
66…n型InP電流ブロック層、67…p型InP電
流ブロック層、68…n型InPクラッド層、69…n
型InGaAsPコンタクト層、70…n側電極、71
…p側電極、72…SiO2マスク、73…n型InG
aAsPエッチングダミー層、81…p側光ガイド層、
82…障壁層、83…井戸層、84…n側光ガイド層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古山 英人 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 国分 義弘 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内
Claims (6)
- 【請求項1】活性層の上下にクラッド層が形成され、前
記活性層の両側に電流ブロック領域が形成された半導体
レーザにおいて、 前記活性層の側面に直接接触する前記電流ブロック領域
の第1埋め込み層がp型の導電型を示し、前記第1埋め
込み層の前記活性層から離れた外側領域の少なくとも一
部のキャリア濃度が、前記第1埋め込み層の前記活性層
に直接接触する内側領域のキャリア濃度よりも高いこと
を特徴とする半導体レーザ。 - 【請求項2】前記クラッド層にInPを含み、前記活性
層の幅がメサストライプを形成することにより規定され
る請求項1記載の半導体レーザ。 - 【請求項3】前記第1埋め込み層の前記外側領域の前記
少なくとも一部のキャリア濃度及び前記内側領域のキャ
リア濃度がそれぞれ約7×1017〜3×1018cm-3及
び約1×1017〜4×1017cm-3である請求項1記載
の半導体レーザ。 - 【請求項4】前記活性層の形成温度よりも前記電流ブロ
ック領域の形成温度の方が高い請求項1または3に記載
の半導体レーザ。 - 【請求項5】前記メサストライプ及び電流ブロック領域
が有機金属気相成長法により形成された層からなる請求
項1乃至3のいずれか1項に記載の半導体レーザ。 - 【請求項6】前記メサストライプの側面の形状がなめら
かな曲線で、前記メサストライプの頂上に近い側の略半
分の領域での曲線上の各点での曲率半径が10μm以上
であり且つこの領域の曲線上の各点での接線と前記基板
の法線とのなす角度が10度以下である請求項2記載の
半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7015894A JPH07254750A (ja) | 1994-03-15 | 1994-03-15 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7015894A JPH07254750A (ja) | 1994-03-15 | 1994-03-15 | 半導体レーザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07254750A true JPH07254750A (ja) | 1995-10-03 |
Family
ID=13423485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7015894A Pending JPH07254750A (ja) | 1994-03-15 | 1994-03-15 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07254750A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237496A (ja) * | 2000-02-23 | 2001-08-31 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
| JP2002329921A (ja) * | 2001-05-01 | 2002-11-15 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法および光集積素子 |
| US6498076B1 (en) * | 1999-06-17 | 2002-12-24 | Nec Corporation | Method for manufacturing a semiconductor laser |
| US6518076B2 (en) | 1998-08-05 | 2003-02-11 | Nec Corporation | Semiconductor laser device and manufacturing method of the same |
| JP2003526214A (ja) * | 2000-03-03 | 2003-09-02 | アルプ ラゼール エス.アー. | 量子カスケードレーザーとその製造方法 |
| JP2008053649A (ja) * | 2006-08-28 | 2008-03-06 | Mitsubishi Electric Corp | 埋め込み型半導体レーザ |
| US7897422B2 (en) | 2007-04-23 | 2011-03-01 | Sumitomo Electric Industries, Ltd. | Semiconductor light-emitting device and a method to produce the same |
-
1994
- 1994-03-15 JP JP7015894A patent/JPH07254750A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518076B2 (en) | 1998-08-05 | 2003-02-11 | Nec Corporation | Semiconductor laser device and manufacturing method of the same |
| US6498076B1 (en) * | 1999-06-17 | 2002-12-24 | Nec Corporation | Method for manufacturing a semiconductor laser |
| JP2001237496A (ja) * | 2000-02-23 | 2001-08-31 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
| JP2003526214A (ja) * | 2000-03-03 | 2003-09-02 | アルプ ラゼール エス.アー. | 量子カスケードレーザーとその製造方法 |
| JP2002329921A (ja) * | 2001-05-01 | 2002-11-15 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法および光集積素子 |
| JP2008053649A (ja) * | 2006-08-28 | 2008-03-06 | Mitsubishi Electric Corp | 埋め込み型半導体レーザ |
| US7897422B2 (en) | 2007-04-23 | 2011-03-01 | Sumitomo Electric Industries, Ltd. | Semiconductor light-emitting device and a method to produce the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7026182B2 (en) | Semiconductor device, semiconductor laser, their manufacturing methods and etching methods | |
| US4935936A (en) | Semiconductor structure with flared mesa burying layers | |
| EP0989643B1 (en) | Semiconductor light-emitting device and manufacturing method for the same | |
| JP3791589B2 (ja) | 端面非注入型半導体レーザおよびその製造方法 | |
| CN211670427U (zh) | 光通信用掩埋结构高线性dfb激光器芯片 | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| EP0272096A2 (en) | A semiconductor laser device | |
| US5242857A (en) | Method of manufacturing semiconductor structures | |
| JPH07162086A (ja) | 半導体レーザの製造方法 | |
| KR0153585B1 (ko) | 메사 스트라이프 구조를 가진 반도체 레이저 및 그의 제조방법 | |
| US5441912A (en) | Method of manufacturing a laser diode | |
| US6639926B1 (en) | Semiconductor light-emitting device | |
| EP1198043A2 (en) | Method of fabricating a III-V compound semiconductor device with an Aluminium-compound layer | |
| JPH11506273A (ja) | 最高30%のアルミニウムを含む半導体材料又はアルミニウムを含まない半導体材料から成る個別の閉じ込め層を有する放射放出半導体ダイオード | |
| JP3763459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH077232A (ja) | 光半導体装置 | |
| JP2001077465A (ja) | 半導体レーザ及びその製造方法 | |
| JPH07193321A (ja) | 半導体レーザの製造方法 | |
| EP0867949B1 (en) | Semiconductor light-emitting device | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| US6023483A (en) | Semiconductor light-emitting device | |
| JPH0634429B2 (ja) | 半導体レーザの形成のためにGaAsを選択的に成長させる方法及び半導体レーザ | |
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| KR0161064B1 (ko) | 매립형 반도체 레이저의 제조방법 |