JPH0660943B2 - Timer-device - Google Patents

Timer-device

Info

Publication number
JPH0660943B2
JPH0660943B2 JP59229710A JP22971084A JPH0660943B2 JP H0660943 B2 JPH0660943 B2 JP H0660943B2 JP 59229710 A JP59229710 A JP 59229710A JP 22971084 A JP22971084 A JP 22971084A JP H0660943 B2 JPH0660943 B2 JP H0660943B2
Authority
JP
Japan
Prior art keywords
timer
time
shift
setting means
timer time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59229710A
Other languages
Japanese (ja)
Other versions
JPS61108990A (en
Inventor
徹 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59229710A priority Critical patent/JPH0660943B2/en
Publication of JPS61108990A publication Critical patent/JPS61108990A/en
Publication of JPH0660943B2 publication Critical patent/JPH0660943B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G15/00Time-pieces comprising means to be operated at preselected times or after preselected time intervals
    • G04G15/003Time-pieces comprising means to be operated at preselected times or after preselected time intervals acting only at one preselected time or during one adjustable time interval

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はオーデイオ機器、ビデオ機器等と共に使用して
好適なタイマー装置に関する。
The present invention relates to a timer device suitable for use with audio equipment, video equipment and the like.

〔従来の技術〕[Conventional technology]

従来、オーデイオ機器、ビデオ機器等のタイマー装置に
おいては、計時部と、タイマー時刻設定部と、計時部に
よる計時時刻及びタイマー時刻設定部に設定されたタイ
マー時刻の一致を検出する検出部とを有し、タイマー時
刻設定部にタイマー時刻としての実行開始時刻及び実行
終了時刻の他のチヤンネルの指定、日付又は曜日の指定
等を行い、検出部にて計時時刻とタイマー時刻との一致
を検出してタイマー動作をなすようにしている。
Conventionally, timer devices such as audio equipment and video equipment have a timer section, a timer time setting section, and a detection section for detecting a match between the time measured by the timer section and the timer time set in the timer time setting section. Then, the timer time setting unit specifies other channels such as the execution start time and the execution end time as the timer time, the date or the day of the week, and the like, and the detection unit detects the coincidence between the measured time and the timer time. It works as a timer.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

この様な従来のタイマー装置においては、例えば23時00
分に録音開始し、23時30分に録音終了するように設定し
た場合に、30分間の録音時間は変更せずにタイマー時刻
としての録音開始時刻及び録音終了時刻を例えば20分だ
けシフトしようとすると、タイマー時刻の他にチヤンネ
ルの指定、日付又は曜日の指定等をもう一度行なわなけ
ればならず、非常に煩わしかつた。
In such a conventional timer device, for example, 23:00
If you set to start recording at 23 minutes and end at 23:30, try to shift the recording start time and recording end time as timer time by 20 minutes without changing the recording time of 30 minutes. Then, in addition to the timer time, it was necessary to specify the channel, the date or the day of the week again, which was very troublesome.

本発明は斯かる点に鑑み簡単な操作でタイマー時刻を任
意の時間シフトできる使い勝手の良いものを提案せんと
するものである。
In view of the above points, the present invention proposes a user-friendly one that can shift the timer time by an arbitrary time with a simple operation.

〔問題点を解決するための手段〕[Means for solving problems]

本発明タイマー装置は計時手段(11)と、複数のタイマー
時刻を設定するとともに、設定されたタイマー時刻に対
応する複数のタイマーメモリを有するタイマー時刻設定
手段(9)(10)と、この計時手段(11)の計時時刻及びこの
タイマーメモリ(9)に夫々設定された複数のタイマー時
刻を夫々検出する検出手段(9)とを備えたタイマー装置
において、複数のこのタイマーメモリ内の所定のタイマ
ー時刻を選択する選択手段(10)と、シフト時間を設定す
るシフト時間設定手段(9)(10)と、このシフト時間設定
手段(9)(10)のこのシフト時間をこの選択手段(10)によ
って選択されたタイマー時刻に加算する時刻加算手段
(9)とを設け、このタイマー時刻選択手段(9)(10)はこの
時刻加算手段(9)によって加算されたタイマー時刻を新
たなタイマー時刻として、夫々のこのタイマーメモリ
(9)に対して設定するようになされたものである。
The timer device of the present invention sets a timer means (11), a plurality of timer times, and a timer time setting means (9) (10) having a plurality of timer memories corresponding to the set timer times, and the timer means. In a timer device having a time measuring time (11) and a detecting means (9) for detecting a plurality of timer times respectively set in the timer memory (9), a plurality of predetermined timer times in the timer memory The selection means (10) for selecting, the shift time setting means (9) (10) for setting the shift time, and the shift time of the shift time setting means (9) (10) by the selection means (10). Time adding means for adding to the selected timer time
(9) is provided, and the timer time selecting means (9) and (10) use the timer time added by the time adding means (9) as a new timer time,
It is designed to be set for (9).

〔作用〕[Action]

斯かる構成に依れば、シフト時間設定手段にシフト時間
が設定され、このシフト時間と、タイマー時刻設定手段
に設定されたタイマー時刻とが加算手段にて加算され、
この加算出力がタイマー時刻設定手段のタイマー時刻と
して新たに設定される。
According to such a configuration, the shift time is set in the shift time setting means, and the shift time and the timer time set in the timer time setting means are added by the adding means,
This addition output is newly set as the timer time of the timer time setting means.

〔実施例〕〔Example〕

以下、図面を参照しながら本発明タイマー装置の一実施
例について説明しよう。
An embodiment of the timer device of the present invention will be described below with reference to the drawings.

第1図において、(1)はチユーナを示し、このチユーナ
(1)はアンテナ(2)に得られる信号をフロントエンド回路
(3)の一端に供給し、このフロントエンド回路(3)の中間
周波出力を中間周波増幅回路(4)を介してFM検波回路
(5)に供給し、このFM検波回路(5)の検波出力をFMマルチ
プレツクス回路(6)に供給し、このFMマルチプレツクス
回路(6)の左側及び右側信号を出力端子(7L)及び(7R)に
夫々供給する。
In FIG. 1, (1) indicates a tuner, which is
(1) is the front-end circuit for the signal obtained at the antenna (2)
(3) is supplied to one end, and the intermediate frequency output of this front end circuit (3) is passed through an intermediate frequency amplifier circuit (4) to an FM detection circuit.
(5), the detection output of this FM detection circuit (5) is supplied to the FM multiplex circuit (6), the left and right signals of this FM multiplex circuit (6) are output terminals (7L) and ( 7R) respectively.

一方、(8)は受信周波数を決定する局部発振器を構成す
るPLL回路を示し、このPLL回路(8)の局部発振信号をフ
ロントエンド回路(3)の他端に供給し、このPLL回路(8)
に設けた1/Nプログラマブル分周器の分周比1/Nに応じて
局部発振周波数を決定し、受信周波数が決定される。
(9)はこのチユーナ(1)の制御用のマイクロコンピユータ
を示し、このマイクロコンピユータ(9)によりキーマト
リツクス装置(10)のキー信号に応じてPLL回路(8)の1/N
プログラマブル分周器の分周比1/Nを決定できるように
なす。
On the other hand, (8) shows a PLL circuit that constitutes a local oscillator that determines the reception frequency.The local oscillation signal of this PLL circuit (8) is supplied to the other end of the front end circuit (3), and this PLL circuit (8 )
The local oscillating frequency is determined according to the frequency division ratio 1 / N of the 1 / N programmable frequency divider provided in, and the reception frequency is determined.
(9) shows a micro computer for controlling the tuner (1), which is 1 / N of the PLL circuit (8) according to the key signal of the key matrix device (10) by the micro computer (9).
The frequency division ratio 1 / N of the programmable frequency divider can be determined.

又、(11)は計時部を示し、この計時部(11)をマイクロコ
ンピユータ(9)に接続し、マイクロコンピユータ(9)にて
計時部(11)の計時時刻を検出できるようになすと共にこ
の計時部(11)の計時時刻を表示装置(12)にて表示する如
くなす。
Further, (11) indicates a clock section, and this clock section (11) is connected to the micro computer (9) so that the clock time of the clock section (11) can be detected by the micro computer (9). The timekeeping time of the timekeeping section (11) is displayed on the display device (12).

ここで、マイクロコンピユータ(9)におけるタイマーセ
ツト制御について第2図に示す如き流れ図及びその機能
を示す第3図に示す如きブロツク図を参照しながら更に
説明する。
Now, the timer set control in the microcomputer (9) will be further described with reference to the flow chart shown in FIG. 2 and the block diagram shown in FIG. 3 showing its function.

キーマトリツクス装置(10)によりタイマーセツトが指定
されると、ブロツク(9a)にてタイマー時刻設定手段の例
えばA、B、C又はDの4つのタイマーメモリーの内の
どのタイマーメモリーに対する設定かが処理され、ブロ
ツク(9b)にて選択されたタイマー時刻設定手段のタイマ
ーメモリーに対してタイマー時刻をシフトするかどうか
判断処理され、タイマー時刻をシフトしない場合にはブ
ロツク(9c)でてタイマー時刻セツト処理がなされる。即
ち、タイマー時刻セツト処理ルーチンにおいて、ブロツ
ク(9d)にて表示装置(12)に「ON時刻は?」の点滅表示を
行なう制御がなされ、ブロツク(9e)にてキーマトリツク
ス装置(10)からタイマー時刻設定手段に対する実行開始
時刻入力処理がなされ、ブロツク(9f)にて表示装置(12)
に「OFF時刻は?」の点滅表示を行なう制御がなされ、
ブロツク(9g)にてキーマトリツクス装置(10)からタイマ
ー時刻設定手段に対する実行終了時刻入力処理がなさ
れ、ブロツク(9h)にて表示装置(12)に「CH番号は?」の
点滅表示を行なう制御がなされ、ブロツク(9i)にてキー
マトリツクス装置(10)からタイマー時刻設定手段に対す
るチヤンネル番号入力処理がなされる。
When the timer set is specified by the key matrix device (10), the block (9a) indicates which one of the four timer memories A, B, C or D of the timer time setting means is to be set. It is processed and it is judged whether to shift the timer time to the timer memory of the timer time setting means selected in block (9b) .If the timer time is not shifted, the timer time set in block (9c). Processing is done. That is, in the timer time set processing routine, the block (9d) is controlled so that the display device (12) blinks "What is the ON time?", And the block (9e) is controlled by the key matrix device (10). Execution start time input processing is performed for the timer time setting means, and the display device (12) is displayed on the block (9f).
Is controlled so that "OFF time is?"
At the block (9g), the keymatrix device (10) performs the input processing of the execution end time for the timer time setting means, and at the block (9h), the display device (12) blinks "CH number?". The control is performed, and the block (9i) performs the channel number input processing from the key matrix device (10) to the timer time setting means.

又、ブロツク(9b)にて選択されたタイマー時刻設定手段
のタイマーメモリーに対してタイマー時刻をシフトする
と判断処理された場合、ブロツク(9j)にてタイマー時刻
シフト処理がなされる。即ち、タイマー時刻シフト処理
ルーチンにおいて、ブロツク(9k)にてタイマー時刻設定
手段の選択されたタイマーメモリーにタイマー時刻が設
定されているかどうか判断処理され、タイマー時刻が設
定されていなければ、ブロツク(9l)にてエラー処理がな
され、タイマー時刻が設定されていれば、ブロック(9m)
にて表示装置(12)に「シフト時間は?」の表示を行なう
制御がなされ、ブロツク(9n)にてキーマトリツクス装置
(10)からシフト時間設定手段に対するシフト時間に入力
処理がなされ、ブロツク(9o)にてタイマー時刻設定手段
のタイマー時刻とシフト時間設定手段のシフト時間とが
時刻加算手段に入力され、ブロツク(9p)にてこの加算出
力がタイマー時刻設定手段のタイマー時刻として新たに
設定された、ブロツク(9q)にて表示装置(12)に新たに設
定されたタイマー時刻の表示を行なう制御がなされる。
If it is determined that the timer time is to be shifted with respect to the timer memory of the timer time setting means selected in block (9b), the timer time shift process is performed in block (9j). That is, in the timer time shift processing routine, it is judged whether or not the timer time is set in the timer memory selected by the timer time setting means in the block (9k) .If the timer time is not set, the block (9l ), Error processing is done, and if the timer time is set, block (9m)
Is displayed on the display device (12), and the keymatrix device is displayed on the block (9n).
Input processing is performed from (10) to the shift time for the shift time setting means, and at block (9o), the timer time of the timer time setting means and the shift time of the shift time setting means are input to the time adding means, and the block (9p The addition output is newly set as the timer time of the timer time setting means in), and the newly set timer time is displayed on the display device (12) at the block (9q).

又、従来のタイマー装置と同様にマイクロコンピユータ
(9)により計時部(11)の計時時刻と上述したタイマー時
刻設定手段のタイマー時刻との一致を検出手段にて検出
する如くなし、この検出出力に電源リレー制御部(13)に
供給する。この検出出力に応じて電源リレー制御部(13)
は商用電源とアウトレツト(14)との間に接続されたスイ
ツチ及びチユーナ(1)の電源をオン又はオフする。
In addition, like the conventional timer device, the microcomputer
The detection means detects the coincidence between the clock time of the clock section (11) and the timer time of the above-mentioned timer time setting means by (9), and supplies this detection output to the power supply relay control section (13). Power relay controller (13) according to this detection output
Turns on or off the power of the switch and the tuner (1) connected between the commercial power source and the outlet (14).

他方、(15)はアンプを示し、チユーナ(1)の出力端子(7
L)及び(7R)に得られる左側及び右側信号をアンプ(15)を
介してテープレコーダ(16)に供給し、これらアンプ(15)
及びテープレコーダ(16)の電源をアウトレツト(14)より
得る如くなす。
On the other hand, (15) shows an amplifier, and the output terminal (7) of the tuner (1).
The left and right signals obtained at L) and (7R) are supplied to the tape recorder (16) via the amplifier (15), and these amplifiers (15)
Also, the power of the tape recorder (16) is obtained from the outlet (14).

斯かる構成に依れば、キーマトリツクス装置(10)により
第2図A及びBに示す如き流れ図に従つてタイマー時刻
例えば23時00分に録音開始し、23時30分に録音終了等が
設定された後に、30分間の録音時間は変更せずにタイマ
ー時刻としての録音開始時刻及び録音終了時刻を例えば
20分だけシフトしようとした場合、キーマトリツクス装
置(10)によりシフト時間20分を入力するだけで第2図A
及びCに示す如き流れ図に従つてタイマー時刻がシフト
時間20分だけシフトされる。従つてタイマー時刻を任意
の時間だけシフトしようとする場合、シフト時間の他に
チヤンネルの指定、日付又は曜日の指定等をもう一度行
なう必要がなく、簡単な操作でタイマー時刻を任意の時
間シフトできる使い勝手の良いものを得ることができる
利益がある。
According to such a configuration, the keymatrix device (10) starts recording at the timer time, for example, 23:00 and ends recording at 23:30, according to the flow charts shown in FIGS. 2A and 2B. After being set, the recording start time and recording end time as timer time should be changed without changing the recording time of 30 minutes.
If you want to shift by 20 minutes, simply input the shift time of 20 minutes using the key matrix device (10).
The timer time is shifted by a shift time of 20 minutes according to the flow chart as shown in FIGS. Therefore, when trying to shift the timer time by an arbitrary time, it is not necessary to specify the channel, the date or the day of the week again in addition to the shift time, and the timer time can be shifted to any time by a simple operation. There is a benefit that you can get a good one.

尚、上述実施例においてはチユーナ(1)にタイマー装置
を内蔵した場合については述べたけれども、単体に構成
するようにしても上述実施例と同様の作用効果を得るこ
とができることは容易に理解できよう。又、本発明は上
述実施例に限らず本発明の要旨を逸脱することなくその
他種々の構成を取り得ることは勿論である。
Although the above embodiment has described the case where the tuner (1) incorporates the timer device, it can be easily understood that the same operation and effect as those of the above embodiment can be obtained even if the timer device is incorporated. See. Further, the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various other configurations can be adopted without departing from the gist of the present invention.

〔発明の効果〕〔The invention's effect〕

本発明のタイマー装置に依れば計時手段と、タイマー時
刻を設定するタイマー時刻設定手段と、計時手段の計時
時刻及びタイマー時刻設定手段に設定されたタイマー時
刻の一致を検出する検出手段とを有するタイマー装置に
おいて、シフト時間を設定するシフト時間設定手段と、
このシフト時間設定手段のシフト時間をタイマー時刻設
定手段のタイマー時刻に加算する時刻加算手段とを設
け、この時刻加算手段の加算出力をタイマー時刻設定手
段のタイマー時刻として新たに設定するようにした為、
簡単な操作でタイマー時刻を任意の時間シフトできる使
い勝手の良いものを得ることができる利益がある。
According to the timer device of the present invention, it has a time measuring means, a timer time setting means for setting the timer time, and a detecting means for detecting the coincidence of the time measured by the time measuring means and the timer time set in the timer time setting means. In the timer device, shift time setting means for setting the shift time,
The time addition means for adding the shift time of the shift time setting means to the timer time of the timer time setting means is provided, and the addition output of the time addition means is newly set as the timer time of the timer time setting means. ,
There is an advantage that it is possible to obtain a convenient one that can shift the timer time by any time with a simple operation.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明タイマー装置の一実施例を示すブロツク
図、第2図は第1図の説明に供する流れ図、第3図は第
2図の機能を示すブロック図である。 (1)はチユーナ、(9)はマイクロコンピユータ、(10)はキ
ーマトリツクス装置、(11)は計時部、(12)は表示装置、
(13)は電源リレー制御部、(14)はアウトレツトである。
FIG. 1 is a block diagram showing an embodiment of the timer device of the present invention, FIG. 2 is a flow chart for explaining FIG. 1, and FIG. 3 is a block diagram showing the function of FIG. (1) is a tuner, (9) is a microcomputer, (10) is a key matrix device, (11) is a timekeeping unit, (12) is a display device,
(13) is a power relay control unit, and (14) is an outlet.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】計時手段と、 タイマー時刻として実行開始時刻や実行終了時刻が入力
可能になされるとともに、入力された上記タイマー時刻
をタイマーメモリに設定するタイマー時刻設定手段と、 上記計時手段の計時時刻及び上記タイマーメモリに設定
されたタイマー時刻の一致を検出する検出手段と、 シフト時間を設定するシフト時間設定手段と、 このシフト時間設定手段によって設定されたシフト時間
を上記タイマーメモリに設定されているタイマー時刻に
加算する時刻加算手段とを具え、 上記タイマー時刻設定手段は、上記シフト時間が設定さ
れた時に上記タイマーメモリにタイマー時刻が設定され
ているか否かを判断し、タイマー時刻が設定されていな
い場合はエラー処理を行い、タイマー時刻が設定されて
いる場合は上記時刻加算手段によって加算されたタイマ
ー時刻を新たな実行開始時刻又は実行終了時刻として上
記タイマーメモリに対して設定するようになされたこと
を特徴とするタイマー装置。
1. A timer means, a timer time setting means for inputting an execution start time and an execution end time as timer times, and a timer time setting means for setting the inputted timer time in a timer memory. The detection means for detecting the coincidence of the time and the timer time set in the timer memory, the shift time setting means for setting the shift time, and the shift time set by the shift time setting means are set in the timer memory. The timer time setting means determines whether or not the timer time is set in the timer memory when the shift time is set, and the timer time is set. If not, error processing is performed.If the timer time is set, the above time is added. Timer device, characterized in that is adapted to set for the timer memory as a new start time or execution end time of the timer time of the addition by means.
JP59229710A 1984-10-31 1984-10-31 Timer-device Expired - Lifetime JPH0660943B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59229710A JPH0660943B2 (en) 1984-10-31 1984-10-31 Timer-device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59229710A JPH0660943B2 (en) 1984-10-31 1984-10-31 Timer-device

Publications (2)

Publication Number Publication Date
JPS61108990A JPS61108990A (en) 1986-05-27
JPH0660943B2 true JPH0660943B2 (en) 1994-08-10

Family

ID=16896481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59229710A Expired - Lifetime JPH0660943B2 (en) 1984-10-31 1984-10-31 Timer-device

Country Status (1)

Country Link
JP (1) JPH0660943B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0615281Y2 (en) * 1986-06-17 1994-04-20 三洋電機株式会社 Timer setting device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5276070A (en) * 1975-12-22 1977-06-25 Seiko Epson Corp Electronic timepiece
JPS5567859A (en) * 1978-11-15 1980-05-22 Canon Inc Miniature electronic apparatus
JPS59111090A (en) * 1982-12-17 1984-06-27 Nec Corp Clock apparatus

Also Published As

Publication number Publication date
JPS61108990A (en) 1986-05-27

Similar Documents

Publication Publication Date Title
US4315332A (en) Electronic timepiece radio
EP0370797B1 (en) Radio receiver
US4403344A (en) Receiver having program reserving function
GB2118382A (en) Tuning apparatus of phase-locked loop type
US5241696A (en) Tuner with selective equalization of different program sources
JPS61108990A (en) Timer device
KR20000038176A (en) Automatic Radio Frequency Selection Method Using Satellite Position Measurement System
JPH0215405Y2 (en)
JPS6179386A (en) Catv terminal equipment
JPS6282390A (en) Timer device
JPH0354438Y2 (en)
JPH02172314A (en) Tuning system
JPH03292073A (en) Program reserving device for receiver
JPH01151828A (en) Broadcast receiver
JPS6128435Y2 (en)
JPH01157680A (en) Output frequency automatic selector for rf modulator
JPS597770Y2 (en) Tuning control method for frequency synthesizer receiver
JPH053171B2 (en)
EP0509175B1 (en) Preset tuner
EP0009617A1 (en) Circuit for controlling a receiving frequency and a channel display in a superheterodyne receiver
JPH0782097B2 (en) Electronic device with timer
JPH0352251B2 (en)
JPH0345799B2 (en)
JPS5516583A (en) Program reservation unit
JPS5951776B2 (en) receiving device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term