JPH0661143A - Ｓｉ基板上に低転位密度のＧａＡｓ層を形成する方法 - Google Patents
Ｓｉ基板上に低転位密度のＧａＡｓ層を形成する方法Info
- Publication number
- JPH0661143A JPH0661143A JP21056492A JP21056492A JPH0661143A JP H0661143 A JPH0661143 A JP H0661143A JP 21056492 A JP21056492 A JP 21056492A JP 21056492 A JP21056492 A JP 21056492A JP H0661143 A JPH0661143 A JP H0661143A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- gaas layer
- gaas
- dislocation density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000001816 cooling Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 abstract description 16
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 230000002040 relaxant effect Effects 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 Ｓｉ基板上に低転位密度のＧａＡｓ層を形成
すること。 【構成】 厚さ３００μｍのＳｉ基板１０上に、３μｍ
の厚さのＧａＡｓ層１２をＭＯＣＶＤ装置を用いた２段
階成長法によって、約７００℃の温度下で形成する（図
１の（Ａ））。次に、Ｓｉ基板１０の、ＧａＡｓ層１２
を形成した主表面の反対側の面である裏面に、熱膨張係
数がＳｉよりも大きな物質としてＷを３２０℃の温度下
でスパッタリングにより１５００オングストロ−ムの厚
さに堆積して、応力緩和層１６を形成する（図１の
（Ｂ））。次に、この応力緩和層１６を形成した構造物
に熱サイクルアニ−ルを行う。室温まで構造物を冷却し
た後、応力緩和層１６をエッチングにより取り除く（図
１の（Ｃ））。
すること。 【構成】 厚さ３００μｍのＳｉ基板１０上に、３μｍ
の厚さのＧａＡｓ層１２をＭＯＣＶＤ装置を用いた２段
階成長法によって、約７００℃の温度下で形成する（図
１の（Ａ））。次に、Ｓｉ基板１０の、ＧａＡｓ層１２
を形成した主表面の反対側の面である裏面に、熱膨張係
数がＳｉよりも大きな物質としてＷを３２０℃の温度下
でスパッタリングにより１５００オングストロ−ムの厚
さに堆積して、応力緩和層１６を形成する（図１の
（Ｂ））。次に、この応力緩和層１６を形成した構造物
に熱サイクルアニ−ルを行う。室温まで構造物を冷却し
た後、応力緩和層１６をエッチングにより取り除く（図
１の（Ｃ））。
Description
【０００１】
【産業上の利用分野】この発明は、Ｓｉ基板上に低転位
密度のＧａＡｓ層を形成する方法に関するものである。
密度のＧａＡｓ層を形成する方法に関するものである。
【０００２】
【従来の技術】Ｓｉ基板上に、ＧａＡｓ層を形成するこ
とができれば、大面積な基板が得られるだけでなく、Ｓ
ｉが有する特徴と、ＧａＡｓ層が有する特徴とを生かし
た有益な半導体装置の実現が期待できる。
とができれば、大面積な基板が得られるだけでなく、Ｓ
ｉが有する特徴と、ＧａＡｓ層が有する特徴とを生かし
た有益な半導体装置の実現が期待できる。
【０００３】しかし、ＧａＡｓの熱膨張率はＳｉの熱膨
張率よりも大きい。このため、Ｓｉ基板上にＧａＡｓ層
を成長させた場合、試料をＧａＡｓ層の形成温度から室
温に冷却する過程で、ＧａＡｓ層には強い引張り応力が
加わる。その結果、ＧａＡｓ層中に転位が発生してしま
う。文献１：「ジャパニ−ズ ジャ−ナル オブ アプ
ライド フィジックス（Jpn.J.Appl.Phys.）27,(10),L1
815(1988)」には、この転位が、３５０℃前後の温度以上
の温度で、応力を緩和するために発生することが記載さ
れている。
張率よりも大きい。このため、Ｓｉ基板上にＧａＡｓ層
を成長させた場合、試料をＧａＡｓ層の形成温度から室
温に冷却する過程で、ＧａＡｓ層には強い引張り応力が
加わる。その結果、ＧａＡｓ層中に転位が発生してしま
う。文献１：「ジャパニ−ズ ジャ−ナル オブ アプ
ライド フィジックス（Jpn.J.Appl.Phys.）27,(10),L1
815(1988)」には、この転位が、３５０℃前後の温度以上
の温度で、応力を緩和するために発生することが記載さ
れている。
【０００４】従来、ＧａＡｓ層中の転位密度を低減させ
る方法として、文献２：「アプライド フィジックス
レタ−ズ（Appl.Phys.Lett. ）56,(22),2225(1990)」 に
は、ＧａＡｓ層に対してアニ−ルを繰り返して転位密度
を低減させる方法が開示されている。
る方法として、文献２：「アプライド フィジックス
レタ−ズ（Appl.Phys.Lett. ）56,(22),2225(1990)」 に
は、ＧａＡｓ層に対してアニ−ルを繰り返して転位密度
を低減させる方法が開示されている。
【０００５】また、文献３：「アプライド フィジック
ス レタ−ズ（Appl.Phys.Lett. ）46,(3),294(1985)」
には、Ｓｉ基板１０上にＧａＡｓ層１２を形成する場
合、図３に示す様にＩｎＧａＡｓ／ＧａＡｓ等を用いた
歪超格子からなる緩衝層１４をＧａＡｓ層１２に挿入し
てＧａＡｓ層１２を成長させると、緩衝層１４上に成長
させたＧａＡｓ層１２ａ中の転位密度が低減しているこ
とが開示されている。
ス レタ−ズ（Appl.Phys.Lett. ）46,(3),294(1985)」
には、Ｓｉ基板１０上にＧａＡｓ層１２を形成する場
合、図３に示す様にＩｎＧａＡｓ／ＧａＡｓ等を用いた
歪超格子からなる緩衝層１４をＧａＡｓ層１２に挿入し
てＧａＡｓ層１２を成長させると、緩衝層１４上に成長
させたＧａＡｓ層１２ａ中の転位密度が低減しているこ
とが開示されている。
【０００６】
【発明が解決しようとする課題】しかしながら、ＧａＡ
ｓ層を上述した様にアニ−ル処理して転位密度を低減さ
せても、処理後の冷却過程でＧａＡｓ層中の転位密度が
増加すことるを防ぐことはできない。また、ＧａＡｓ層
に加わる応力を緩和する緩衝層を、Ｓｉ基板とＧａＡｓ
層との間若しくはＧａＡｓ層中に挿入せずに、Ｓｉ基板
上に直に形成したＧａＡｓ層中の転位密度を低減するの
は困難である。
ｓ層を上述した様にアニ−ル処理して転位密度を低減さ
せても、処理後の冷却過程でＧａＡｓ層中の転位密度が
増加すことるを防ぐことはできない。また、ＧａＡｓ層
に加わる応力を緩和する緩衝層を、Ｓｉ基板とＧａＡｓ
層との間若しくはＧａＡｓ層中に挿入せずに、Ｓｉ基板
上に直に形成したＧａＡｓ層中の転位密度を低減するの
は困難である。
【０００７】この発明の目的は、アニ−ル処理後の冷却
過程でＧａＡｓ層に加わる応力を緩和して、ＧａＡｓ層
中の転位密度の増加を防ぐことにより、Ｓｉ基板上に低
転位密度のＧａＡｓ層を形成することにある。
過程でＧａＡｓ層に加わる応力を緩和して、ＧａＡｓ層
中の転位密度の増加を防ぐことにより、Ｓｉ基板上に低
転位密度のＧａＡｓ層を形成することにある。
【０００８】
【課題を解決するための手段】この目的の達成を図るた
め、この発明のＳｉ基板上に低転位密度のＧａＡｓ層を
形成する方法によれば、Ｓｉ基板上に低転位密度のＧａ
Ａｓ層を形成するにあたり、Ｓｉ基板の主表面に直にＧ
ａＡｓ層を形成する工程と、その後、このＧａＡｓ層
上、または、Ｓｉ基板裏面に、応力緩和層を、ＧａＡｓ
層中に転位が発生しなくなる温度下で形成する工程と、
次に、この応力緩和層を形成した構造物に、熱サイクル
アニ−ルを行う工程と、次に、熱サイクルアニ−ルを行
ったこの構造物を冷却した後、この応力緩和層を除去し
てＳｉ基板上に低転位密度のＧａＡｓ層を形成する工程
とを含むことを特徴とする。
め、この発明のＳｉ基板上に低転位密度のＧａＡｓ層を
形成する方法によれば、Ｓｉ基板上に低転位密度のＧａ
Ａｓ層を形成するにあたり、Ｓｉ基板の主表面に直にＧ
ａＡｓ層を形成する工程と、その後、このＧａＡｓ層
上、または、Ｓｉ基板裏面に、応力緩和層を、ＧａＡｓ
層中に転位が発生しなくなる温度下で形成する工程と、
次に、この応力緩和層を形成した構造物に、熱サイクル
アニ−ルを行う工程と、次に、熱サイクルアニ−ルを行
ったこの構造物を冷却した後、この応力緩和層を除去し
てＳｉ基板上に低転位密度のＧａＡｓ層を形成する工程
とを含むことを特徴とする。
【０００９】また、この発明の実施にあたり、好ましく
は、応力緩和層を、熱膨張係数がＳｉよりも大きな物質
からなる層とし、この応力緩和層を、ＧａＡｓ層中に転
位を発生しなくなる温度下で形成するのが良い。
は、応力緩和層を、熱膨張係数がＳｉよりも大きな物質
からなる層とし、この応力緩和層を、ＧａＡｓ層中に転
位を発生しなくなる温度下で形成するのが良い。
【００１０】また、この発明の他の好適実施例によれ
ば、応力緩和層を、熱膨張係数がＧａＡｓよりも小さな
物質からなる層とし、この応力緩和層を、ＧａＡｓ層を
形成した温度と等しいか、その付近の温度で形成する温
度下で形成するのが良い。
ば、応力緩和層を、熱膨張係数がＧａＡｓよりも小さな
物質からなる層とし、この応力緩和層を、ＧａＡｓ層を
形成した温度と等しいか、その付近の温度で形成する温
度下で形成するのが良い。
【００１１】
【作用】この発明のＳｉ基板上へのＧａＡｓ層の形成方
法によれば、応力緩和層を、ＧａＡｓ層上、または、Ｓ
ｉ基板裏面に形成することにより、アニ−ル処理後の冷
却過程で、Ｓｉ基板からＧａＡｓ層に加わる引張り応力
を緩和することができる。その結果、冷却過程におい
て、ＧａＡｓ層中の転位密度の増加を防ぐことができ
る。
法によれば、応力緩和層を、ＧａＡｓ層上、または、Ｓ
ｉ基板裏面に形成することにより、アニ−ル処理後の冷
却過程で、Ｓｉ基板からＧａＡｓ層に加わる引張り応力
を緩和することができる。その結果、冷却過程におい
て、ＧａＡｓ層中の転位密度の増加を防ぐことができ
る。
【００１２】例えば、ＧａＡｓ層上に応力緩和層を形成
した場合は、冷却過程において、応力緩和層からＧａＡ
ｓ層に直接加わる応力と、Ｓｉ層からＧａＡｓ層に加わ
る引張り応力とが相殺して、ＧａＡｓ層に加わる引張り
応力が緩和される。
した場合は、冷却過程において、応力緩和層からＧａＡ
ｓ層に直接加わる応力と、Ｓｉ層からＧａＡｓ層に加わ
る引張り応力とが相殺して、ＧａＡｓ層に加わる引張り
応力が緩和される。
【００１３】また、Ｓｉ層の裏面に応力緩和層を形成し
た場合は、冷却過程において、応力緩和層からＳｉ層に
加わる応力によって、Ｓｉ層からＧａＡｓ層に加わる引
張り応力が緩和される。
た場合は、冷却過程において、応力緩和層からＳｉ層に
加わる応力によって、Ｓｉ層からＧａＡｓ層に加わる引
張り応力が緩和される。
【００１４】このように、ＧａＡｓ層に加わる引張り応
力を緩和することができるので、冷却過程でＧａＡｓ層
中に転位が新たに発生して転位密度が高くなることを防
ぐことができる。この結果、Ｓｉ基板上に低転位密度の
ＧａＡｓ層を形成することができる。
力を緩和することができるので、冷却過程でＧａＡｓ層
中に転位が新たに発生して転位密度が高くなることを防
ぐことができる。この結果、Ｓｉ基板上に低転位密度の
ＧａＡｓ層を形成することができる。
【００１５】
【実施例】以下、図面を参照して、この発明のＳｉ基板
上へのＧａＡｓ層の形成方法の一実施例について説明す
る。尚、以下に参照する図は、この発明が理解できる程
度に各構成成分の大きさ、形状、及び配置関係を概略的
に示してあるにすぎない。従って、この発明はこの図示
例にのみ限定されるものでないことは明らかである。ま
た、以下に述べる実施例は、単なる好適例にすぎない。
従って、この発明はこの実施例にのみ限定されるもので
はない。
上へのＧａＡｓ層の形成方法の一実施例について説明す
る。尚、以下に参照する図は、この発明が理解できる程
度に各構成成分の大きさ、形状、及び配置関係を概略的
に示してあるにすぎない。従って、この発明はこの図示
例にのみ限定されるものでないことは明らかである。ま
た、以下に述べる実施例は、単なる好適例にすぎない。
従って、この発明はこの実施例にのみ限定されるもので
はない。
【００１６】先ず、この発明の第１の実施例について説
明する。図１の（Ａ）〜（Ｃ）は、この発明のＳｉ基板
上に低転位密度のＧａＡｓ層を形成する方法の一実施例
を示す工程図である。各図は、工程の主要段階で得られ
る構造体の断面図を概略的に示している。
明する。図１の（Ａ）〜（Ｃ）は、この発明のＳｉ基板
上に低転位密度のＧａＡｓ層を形成する方法の一実施例
を示す工程図である。各図は、工程の主要段階で得られ
る構造体の断面図を概略的に示している。
【００１７】先ず、厚さ３００μｍのＳｉ基板１０上
に、３μｍの厚さのＧａＡｓ層１２をＭＯＣＶＤ装置を
用いた２段階成長法によって、約７００℃の温度下で形
成する（図１の（Ａ））。
に、３μｍの厚さのＧａＡｓ層１２をＭＯＣＶＤ装置を
用いた２段階成長法によって、約７００℃の温度下で形
成する（図１の（Ａ））。
【００１８】次に、Ｓｉ基板１０の、ＧａＡｓ層１２を
形成した主表面の反対側の面である裏面に、熱膨張係数
がＳｉよりも大きな物質としてＷ（タングステン）をＧ
ａＡｓ層中に転位が発生しない温度下、従って、この場
合には、３２０℃の温度下でスパッタリングにより１５
００オングストロ−ムの厚さに堆積して、応力緩和層１
６を形成する（図１の（Ｂ））。
形成した主表面の反対側の面である裏面に、熱膨張係数
がＳｉよりも大きな物質としてＷ（タングステン）をＧ
ａＡｓ層中に転位が発生しない温度下、従って、この場
合には、３２０℃の温度下でスパッタリングにより１５
００オングストロ−ムの厚さに堆積して、応力緩和層１
６を形成する（図１の（Ｂ））。
【００１９】次に、この応力緩和層１６を形成した構造
物に熱サイクルアニ−ルを行う。アニ−ル処理は、Ａｓ
Ｈ3 雰囲気中で９００℃の温度で約３分間行う。この熱
サイクルアニ−ル処理により、ＧａＡｓ層１６中の転位
密度は減少する。
物に熱サイクルアニ−ルを行う。アニ−ル処理は、Ａｓ
Ｈ3 雰囲気中で９００℃の温度で約３分間行う。この熱
サイクルアニ−ル処理により、ＧａＡｓ層１６中の転位
密度は減少する。
【００２０】熱サイクルアニ−ル処理の後、この構造物
を室温まで冷却する。この冷却過程において、ＧａＡｓ
層１２に加わる引張り応力は、応力緩和層１６が無い場
合に比べて緩和される。
を室温まで冷却する。この冷却過程において、ＧａＡｓ
層１２に加わる引張り応力は、応力緩和層１６が無い場
合に比べて緩和される。
【００２１】室温まで構造物を冷却した後、応力緩和層
１６をプラズマエッチングにより取り除くことにより、
Ｓｉ基板上に形成した低転位密度のＧａＡｓ層１２ａを
得ることができる（図１の（Ｃ））。
１６をプラズマエッチングにより取り除くことにより、
Ｓｉ基板上に形成した低転位密度のＧａＡｓ層１２ａを
得ることができる（図１の（Ｃ））。
【００２２】次に、この発明の第２の実施例について説
明する。図２の（Ａ）〜（Ｃ）は、この発明のＳｉ基板
上に低転位密度のＧａＡｓ層を形成する方法の第２の実
施例を示す工程図である。各図は、工程の主要段階で得
られる構造体の断面図を概略的に示している。尚、図１
に示した構成成分と同一の構成成分については、同一の
符号を付して説明する。
明する。図２の（Ａ）〜（Ｃ）は、この発明のＳｉ基板
上に低転位密度のＧａＡｓ層を形成する方法の第２の実
施例を示す工程図である。各図は、工程の主要段階で得
られる構造体の断面図を概略的に示している。尚、図１
に示した構成成分と同一の構成成分については、同一の
符号を付して説明する。
【００２３】先ず、厚さ３００μｍのＳｉ基板１０上
に、３μｍの厚さのＧａＡｓ層１２をＭＯＣＶＤ装置を
用いた２段階成長法によって、約７００℃の温度下で形
成する（図２の（Ａ））。
に、３μｍの厚さのＧａＡｓ層１２をＭＯＣＶＤ装置を
用いた２段階成長法によって、約７００℃の温度下で形
成する（図２の（Ａ））。
【００２４】次に、ＧａＡｓ層１２上に、熱膨張係数が
Ｓｉよりも小さな物質としてＳｉＯ2 を３２０℃の温度
下で３０００オングストロ−ム堆積して、応力緩和層１
６ａを形成する（図２の（Ｂ））。この３２０℃の温度
下という条件は、既に説明した様にＧａＡｓ層中に転位
が発生しなくなる温度である。
Ｓｉよりも小さな物質としてＳｉＯ2 を３２０℃の温度
下で３０００オングストロ−ム堆積して、応力緩和層１
６ａを形成する（図２の（Ｂ））。この３２０℃の温度
下という条件は、既に説明した様にＧａＡｓ層中に転位
が発生しなくなる温度である。
【００２５】次に、この応力緩和層１６ａを形成した構
造物に熱サイクルアニ−ルを行う。アニ−ル処理は、Ａ
ｓＨ3 雰囲気中で９００℃の温度で約３分間行う。この
熱サイクルアニ−ル処理により、ＧａＡｓ層１２中の転
位密度は減少する。
造物に熱サイクルアニ−ルを行う。アニ−ル処理は、Ａ
ｓＨ3 雰囲気中で９００℃の温度で約３分間行う。この
熱サイクルアニ−ル処理により、ＧａＡｓ層１２中の転
位密度は減少する。
【００２６】熱サイクルアニ−ル処理の後、この構造物
を室温まで冷却する。この冷却過程において、Ｓｉ層１
０からＧａＡｓ層１２に加わる引張り応力は、応力緩和
層１６ａからＧａＡｓ層１２に加わる応力と相殺する。
この結果、ＧａＡｓ層１２に加わる引張り応力は、応力
緩和層１６ａが無い場合に比べて緩和される。
を室温まで冷却する。この冷却過程において、Ｓｉ層１
０からＧａＡｓ層１２に加わる引張り応力は、応力緩和
層１６ａからＧａＡｓ層１２に加わる応力と相殺する。
この結果、ＧａＡｓ層１２に加わる引張り応力は、応力
緩和層１６ａが無い場合に比べて緩和される。
【００２７】室温まで構造物を冷却した後、応力緩和層
１６ａをＨＦによるエッチングにより取り除くことによ
り、Ｓｉ基板１０上に形成した低転位密度のＧａＡｓ層
１２ａを得ることができる（図２の（Ｃ））。
１６ａをＨＦによるエッチングにより取り除くことによ
り、Ｓｉ基板１０上に形成した低転位密度のＧａＡｓ層
１２ａを得ることができる（図２の（Ｃ））。
【００２８】上述した実施例では、この発明を、特定の
材料を使用し、また、特定の条件で形成した例につき説
明したが、この発明は多くの変更および変形を行うこと
ができる。例えば、上述した実施例では、応力緩和層を
３２０℃の温度下で形成したが、この発明では、応力緩
和層を室温から３５０℃の温度下で形成するのが望まし
い。３５０℃以下の温度ではＧａＡｓ層中に転位が新た
に発生しないからである。また、上述した実施例では、
応力緩和層をＳｉおよびＷで形成したが、この発明で
は、熱膨張係数がＳｉよりも大きな物質若しくはＧａＡ
ｓよりも小さな物質で、応力緩和層を形成しても良い。
また、上述した実施例では、プラズマエッチングあるい
はＨＦによるエッチングによって応力緩和層を除去した
が、この発明では、研磨によって応力緩和層を除去して
も良い。
材料を使用し、また、特定の条件で形成した例につき説
明したが、この発明は多くの変更および変形を行うこと
ができる。例えば、上述した実施例では、応力緩和層を
３２０℃の温度下で形成したが、この発明では、応力緩
和層を室温から３５０℃の温度下で形成するのが望まし
い。３５０℃以下の温度ではＧａＡｓ層中に転位が新た
に発生しないからである。また、上述した実施例では、
応力緩和層をＳｉおよびＷで形成したが、この発明で
は、熱膨張係数がＳｉよりも大きな物質若しくはＧａＡ
ｓよりも小さな物質で、応力緩和層を形成しても良い。
また、上述した実施例では、プラズマエッチングあるい
はＨＦによるエッチングによって応力緩和層を除去した
が、この発明では、研磨によって応力緩和層を除去して
も良い。
【００２９】
【発明の効果】この発明のＳｉ基板上に低転位密度のＧ
ａＡｓ層を形成する方法によれば、応力緩和層を、Ｇａ
Ａｓ層上、または、Ｓｉ基板裏面に形成することによ
り、アニ−ル処理後の冷却過程で、Ｓｉ基板からＧａＡ
ｓ層に加わる引張り応力を緩和することができる。その
結果、冷却過程において、ＧａＡｓ層中の転位密度の増
加を防ぐことができるので、Ｓｉ基板上に低転位密度の
ＧａＡｓ層を形成することができる。
ａＡｓ層を形成する方法によれば、応力緩和層を、Ｇａ
Ａｓ層上、または、Ｓｉ基板裏面に形成することによ
り、アニ−ル処理後の冷却過程で、Ｓｉ基板からＧａＡ
ｓ層に加わる引張り応力を緩和することができる。その
結果、冷却過程において、ＧａＡｓ層中の転位密度の増
加を防ぐことができるので、Ｓｉ基板上に低転位密度の
ＧａＡｓ層を形成することができる。
【００３０】また、この発明の方法によれば、Ｓｉ基板
上に直に低転位密度のＧａＡｓ層を形成することができ
るので、例えば、太陽電池の様にＧａＡｓ層に対して垂
直方向に電流を流す場合に、歪超格子等の緩衝層の影響
を考慮しなくて済む。
上に直に低転位密度のＧａＡｓ層を形成することができ
るので、例えば、太陽電池の様にＧａＡｓ層に対して垂
直方向に電流を流す場合に、歪超格子等の緩衝層の影響
を考慮しなくて済む。
【図１】（Ａ）〜（Ｃ）は、この発明のＳｉ基板上にＧ
ａＡｓ層を形成する方法の説明に供する工程図である。
ａＡｓ層を形成する方法の説明に供する工程図である。
【図２】（Ａ）〜（Ｃ）は、この発明のＳｉ基板上にＧ
ａＡｓ層を形成する方法の説明に供する工程図である。
ａＡｓ層を形成する方法の説明に供する工程図である。
【図３】従来の技術の説明に供する構造図である。
１０：Ｓｉ層 １２：ＧａＡｓ層 １２ａ：ＧａＡｓ層 １４：緩衝層 １６：応力緩和層 １６ａ：応力緩和層
Claims (3)
- 【請求項１】 Ｓｉ基板上に低転位密度のＧａＡｓ層を
形成するにあたり、 Ｓｉ基板の主表面に直にＧａＡｓ層を形成する工程と、 その後、該ＧａＡｓ層上、または、前記Ｓｉ基板裏面
に、応力緩和層を、ＧａＡｓ層中に転位が発生しなくな
る温度下で形成する工程と、 該応力緩和層を形成した構造物に、熱サイクルアニ−ル
を行う工程と、 熱サイクルアニ−ルを行った該構造物を冷却した後、該
応力緩和層を除去する工程とを含むことを特徴とするＳ
ｉ基板上に低転位密度のＧａＡｓ層を形成する方法。 - 【請求項２】 請求項１に記載のＳｉ基板上に低転位密
度のＧａＡｓ層を形成する方法において、 該応力緩和層を、熱膨張係数がＳｉよりも大きな物質か
らなる層とし、 該応力緩和層を、前記ＧａＡｓ層中に転位を発生させな
い温度下で形成することを特徴とするＳｉ基板上に低転
位密度のＧａＡｓ層を形成する方法。 - 【請求項３】 請求項１に記載のＳｉ基板上に低転位密
度のＧａＡｓ層を形成する方法において、 該応力緩和層を、熱膨張係数がＧａＡｓよりも小さな物
質からなる層とし、 該応力緩和層を、前記ＧａＡｓ層中に転位を発生させな
い温度下で形成することを特徴とするＳｉ基板上に低転
位密度のＧａＡｓ層を形成する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21056492A JPH0661143A (ja) | 1992-08-07 | 1992-08-07 | Ｓｉ基板上に低転位密度のＧａＡｓ層を形成する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21056492A JPH0661143A (ja) | 1992-08-07 | 1992-08-07 | Ｓｉ基板上に低転位密度のＧａＡｓ層を形成する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661143A true JPH0661143A (ja) | 1994-03-04 |
Family
ID=16591412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21056492A Pending JPH0661143A (ja) | 1992-08-07 | 1992-08-07 | Ｓｉ基板上に低転位密度のＧａＡｓ層を形成する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661143A (ja) |
-
1992
- 1992-08-07 JP JP21056492A patent/JPH0661143A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4406995B2 (ja) | 半導体基板および半導体基板の製造方法 | |
| EP0331467B1 (en) | Method of forming semiconductor thin film | |
| US6537370B1 (en) | Process for obtaining a layer of single-crystal germanium on a substrate of single-crystal silicon, and products obtained | |
| JPH05283336A (ja) | 化合物半導体層の形成方法 | |
| JP4926077B2 (ja) | 溶融層を用いた歪み層の歪み緩和 | |
| JPH04198095A (ja) | 化合物半導体薄膜成長方法 | |
| JP2576766B2 (ja) | 半導体基板の製造方法 | |
| JPH0661143A (ja) | Ｓｉ基板上に低転位密度のＧａＡｓ層を形成する方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JP2742854B2 (ja) | 半導体薄膜の製造方法 | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| JP3078927B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JP2560601B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JPH05206026A (ja) | 半導体基板の形成方法 | |
| JP2790492B2 (ja) | 半導体薄膜の成長方法 | |
| JPH08264456A (ja) | 化合物半導体の結晶成長方法 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| KR950002178B1 (ko) | 실리콘기판상에 성장된 GaAs에피택셜층의 유기금속화학증착법에 의한 델타-도핑형성방법 | |
| JP3352196B2 (ja) | 貼り合わせ基板の製造方法及び半導体基体の製造方法 | |
| JPH05275328A (ja) | 半導体基板の形成方法 | |
| JPH0677129A (ja) | 半導体薄膜の製造方法 | |
| JPH04202097A (ja) | 半導体基体及びその製造方法 | |
| JPH03253021A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH0551295A (ja) | 化合物半導体基板の製造方法 | |
| JPH06140326A (ja) | 化合物半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981020 |