JPH0661753A - 高効率化低障害電力増幅器 - Google Patents

Abstract

(57)【要約】 【目的】ＡＢ級電力増幅器とＤ級電力増幅器を組合せた
ハイブリットＤ級電力増幅器において、雑音防止のため
Ｄ級増幅器に接続されるＬＣフィルタの高周波減衰特性
の向上に起因する電力効率の低下を改善する。 【構成】従来のハイブリットＤ級増幅器のＤ級増幅系に
電圧補正回路が挿入される。この回路は、入力信号の変
化速度に応じて検出信号を発生する速度検出部と、この
検出信号の値からＤ級増幅部出力に発生する歪電圧を推
定し、この歪電圧による出力電圧不足を補うようにＡＢ
級増幅器終段への供給電圧を動的に増加させる電圧変更
部とを備えている。高減衰形ＬＣフィルタを備えたＤ級
増幅器の出力にはリンギング歪電圧等が発生するが、こ
の歪電圧が増大したときのみ前記電圧補正回路によりＡ
Ｂ級増幅器に供給する電圧を増加させてこの歪を排除
し、ＡＢ級増幅器で発生する電力損失を節減して時間平
均した電力効率を改善する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、輻射雑音電波による障
害を与えることなしに音声等の電気信号電力を高効率増
幅する電力増幅器に関する。

【０００２】

【従来の技術】音声信号や低周波制御信号等の電力を高
い電力効率（または電源効率）で増幅する増幅器として
特許公開公報昭和５６年第１１４４０７号、同昭和５６
年第１６２５１５号等によるハイブリットＤ級増幅器が
知られている。この増幅器は、入力信号を低歪率で増幅
するＡＢ級増幅系と、入力信号の整流波の電力を高効率
に増幅し出力を前記ＡＢ級増幅系に供給するＤ級増幅系
から構成されている。そのＡＢ級増幅系終段トランジス
タ群の電力損失を少なく出来れば、ＡＢ級増幅器と同程
度に低い歪率でＤ級増幅器に準ずる高い電力効率が得ら
れる。この電力損失は、主として活性状態にある終段ト
ランジスタ群の陽極・陰極間電圧と負荷電流との積に比
例するため、この電圧を低く保つことが要求される。

【０００３】しかし、終段トランジスタ群を活性化する
ためには、バイポーラ形トランジスタの場合、各々に最
低０．２Ｖ程度のコレクタ・エミッタ間電圧を必要とす
る。また、Ｄ級増幅系からの供給電圧に歪電圧が含まれ
る場合には、活性化電圧が不足するため、前記最低電圧
に歪電圧を加算した値に相当する電圧を前もって終段ト
ランジスタ群に印加しておき活性状態を維持させる必要
がある。この電圧は、エミッタ保護抵抗を用いない通常
の場合、Ｄ級増幅系からの電力供給電圧とＡＢ級増幅系
出力信号電圧との差電圧に一致する。よって、この電圧
を、以下、終段差電圧と記する。従来のハイブリットＤ
級増幅器は、終段差電圧がＤ級増幅系で発生する歪電圧
の最大値に対処できるような一定値に定められていた。
したがって、歪電圧の最大値が増幅器の電力効率に大き
く影響した。

【０００４】一方、ハイブリットＤ級増幅器のＤ級増幅
部は、入力信号の整流波で高周波パルスの幅を変調し、
その二値信号をトランジスタで高効率に増幅し、低域通
過型ＬＣフィルタで高周波パルス成分を除去して増幅出
力を得ている。このフィルタから漏洩するパルス波は雑
音電磁波として周囲の受信装置や周辺回路に多大な障害
を与えるため、前記ＬＣフィルタの通過周波数帯域の下
降、または、遮断特性の改善等により高周波パルス減衰
量を増加させることが強く要求されている。

【０００５】

【発明が解決しようとする課題】しかし、上記低障害化
処置は、Ｄ級増幅部出力信号の高域周波成分を減衰させ
信号遅延時間歪も増加させる結果、Ｄ級増幅した整流波
に含まれるリンギング等による波形歪を大幅に増加させ
る。この歪電圧をＡＢ級増幅部で排除するためには前記
終段差電圧の増加が必要になり、増幅器の電力効率が著
しく低下する。従来のハイブリットＤ級増幅器は、終段
差電圧がＤ級増幅系で発生する最大歪電圧に対処できる
ような大きな値に固定されている結果、電力効率が最大
歪電圧により制限された。一方、ＬＣフィルタの高周波
減衰量を増加させる目的で変調パルス波の周波数を上昇
させた場合に於ても、パルス電力増幅の際の電力損失が
増加するため、電力効率の低下を避け得なかった。これ
らの理由により、低障害化対策を施したハイブリットＤ
級増幅器では、増幅器本来の高い電力効率を実現するこ
とが困難であった。本発明の目的は、上記の問題点を解
決し、低電波障害性と高電力効率を兼ね備えた低歪率電
力増幅器を提供する点にある。

【０００６】

【課題を解決するための手段】Ｄ級増幅部で発生する上
記歪電圧は、入力信号の変化速度が大きな場合、即ち、
増幅周波数帯高域成分の振幅が大きな信号が入力された
場合に増大する性質がある。したがって、歪電圧が小さ
い通常時には終段差電圧を微少な値に維持し、歪電圧が
増大する場合にのみ終段差電圧を増大させれば、最大歪
電圧による電力効率の制限を免れ、時間平均した電力効
率を向上させることが出来る。本発明による装置は、こ
れを実行することを目的として、従来の標準的なハイブ
リットＤ級増幅回路に加えて、入力信号の変化速度を検
出する速度検出要素と、その検出信号に応じてＡＢ級増
幅部の終段差電圧を変更する電圧変更要素とを備えてい
る。

【０００７】

【作用】速度検出要素は、入力信号の変化速度を分析し
て入力信号の変化速度に対応する速度検出信号を発生す
る。電圧変更要素は、前記速度検出信号の大きさからＤ
級増幅系出力電圧に発生する歪電圧を推定し、この歪電
圧による供給電圧不足を補うようにＡＢ級増幅部終段ト
ランジスタ群に印加する終段差電圧を増加させる。この
結果、入力信号の変化速度、即ち、高域周波成分の振幅
に応じて変化するＤ級増幅系出力の歪電圧に対応して、
終段差電圧が必要最小限にあるようにダイナミカルに制
御される。この場合、電力効率は、入力信号の変化速度
に応じて大きく変動する。

【０００８】

【実施例】次に本発明を具体例を用いて説明する。図２
は、本発明を応用したブリッジ形ハイブリットＤ級増幅
器の回路構成を示す。入力端子１１から入力された音声
信号は二分され、一方がＡＢ級増幅系に入力される。入
力信号は、位相利得調整回路１において、Ｄ級増幅系と
ＡＢ級増幅系の信号遅れ時間（約４ｕｓ）および増幅度
（２０ｄＢ）の各々がほぼ等しくなるように調整され
る。次に、演算増幅器による一般的な半波整流回路から
成る負半波分離回路４により電圧極性が反転された負半
波が抽出される。また、正半波分離回路２に於て、反転
負半波信号と入力信号との和から正半波が抽出される。
正半波信号は、ＡＢ級増幅器３により電力増幅され、
０．３Ｖ正側に偏移されて正半波出力端子１２に出力さ
れる。入力信号が低周波正弦波１５の場合の波形を図３
の１７に示す。一方、電圧極性が反転された負半波信号
は、他のＡＢ級増幅器５により電力増幅され、同図１８
に示すように０．３Ｖ正側に偏移されて負半波出力端子
１３に出力される。負荷１４の端子電圧は正・負各半波
出力電圧の差となり、同図１５に示す入力正弦波と同じ
波形の正弦波が再生される。

【０００９】ＡＢ級増幅器３、５の終段部トランジスタ
群の結線の様子を図４に示す。入力端１１の入力信号電
圧が正極性のとき、正半波信号が端子３Ｄに入力され、
トランジスタ３Ａにより電流増幅されて出力端子１２に
出力される。このとき、他の出力端子１３の電圧は、最
低活性化電圧０．３Ｖにある。Ｄ級増幅系出力端１０か
らの供給電流は、終段トランジスタ３Ａ、負荷１４、終
段トランジスタ５Ｂを通り接地点に流れる。このとき、
トランジスタ３Ａのコレクタ・エミッタ間電圧０．５Ｖ
とトランジスタ５Ｂのエミッタ・コレクタ間電圧０．３
Ｖの和は、端子１０の供給電圧（波形１９）と負荷１４
の端子間電圧（波形１５）の差に相当する終段差電圧
０．８Ｖと一致する。入力端１１の入力信号電圧が負極
性のとき、反転した負半波信号が端子５Ｄに入力され、
トランジスタ５Ａにより電流増幅されて出力端子１３に
出力される。このとき、他の出力端子１２の電圧は０．
３Ｖに保たれる。両ＡＢ級増幅器の終段トランジスタ
は、０．８Ｖの終段差電圧により活性化されＡＢ級類似
の増幅動作をする。この結果、端子１０からの供給信号
電圧に含まれる０．２Ｖ程度以下の歪電圧は終段トラン
ジスタ群に吸収される。このトランジスタ群は、端子１
０からＤ級増幅信号電力を供給され入力信号を増幅する
ＡＢ級増幅部に相当する。

【００１０】図２の入力端子１１から入力された音声信
号の他方は、Ｄ級増幅系統に入力される。信号は、演算
増幅器を用いた一般的な全波整流回路６に加えられ、入
力信号の絶対値に相当する全波整流信号に変換される。
この信号は、電圧補正回路７において終段差電圧の補正
信号が加算されてからＤ級電力増幅部８に入力され電力
増幅される。電圧補正回路７は後に説明する。図５に、
Ｄ級増幅部８の構成を示す。入力端８Ｆからの入力信号
は、振幅０．５Ｖの三角波発生器８Ｅと比較器８Ａから
成るパルス幅変調器に導かれ、１ＭＨｚ、振幅６Ｖのパ
ルス幅変調波に変換される。この二値信号をスイッチン
グ動作をする電界効果トランジスタ８Ｂにより電力増幅
し、６０ｋＨｚに遮断周波数を持つ低域通過形無極２次
ＬＣフィルタ８Ｃにより高周波成分を除去し増幅信号波
を抽出する。この形式のＬＣフィルタは、信号の位相遅
れ角が１８０度以内にあるため、負帰還ループ内に含め
得る。したがって、フィルタ出力端からＤ級増幅部入力
端に２０ｄＢの負帰還を施し、負荷１４の変動による出
力電圧の変化を抑える。この結果、終段差電圧が微少な
値に正確に制御され、負荷変動による電力効率の変化が
防止される。増幅器に流れる直流電力は、３０Ｖの直流
電源８Ｄから供給する。

【００１１】Ｄ級増幅部は金属遮蔽箱に挿入され、各部
から直接輻射される電磁波が遮断される。その増幅出力
は、前記箱内に配置された雑音防止用のＬＣフィルタ９
を介して出力端子１０に出力される。従来の装置は、Ｄ
級増幅部出力端から漏洩する高周波パルス電力が大き
く、周囲にある受信機等の電子機器に多大の雑音電波障
害を与えた。本装置では、フィルタ９によりこの障害の
発生を防止する。このフィルタは、図６に示す帯域阻止
形有極ＬＣフィルタの回路構成を持ち、Ｄ級増幅部変調
パルス周波数の整数倍の周波数に相当する１ＭＨｚ（９
Ａ、９Ｂ）、２ＭＨｚ（９Ｃ）、 ３ＭＨｚ（９Ｄ）に
減衰極が配置されている。これにより、フィルタの入力
電圧に残留している３０ｍＶ程度の高周波パルス成分
が、フィルタ出力端では２００μＶ程度に減衰する。こ
の結果、出力端１０から漏洩する高周波雑音の電力が著
しく減少し、障害発生が防止される。Ｄ級増幅部の他の
各端子から高周波電力が漏洩する場合は、必要に応じて
これらにも挿入する。また、Ｄ級増幅部の負帰還信号用
に独立した低域通過形フィルタを設ける場合には、フィ
ルタ８Ｃとフィルタ９を一体とし低域通過形有極ＬＣフ
ィルタとして構成することも出来る。

【００１２】雑音防止フィルタ９を挿入して高周波減衰
量を増加させると、変化速度の大きな信号が入力された
とき、Ｄ級増幅系出力端１０の増幅整流波には信号遅延
時間の乱れによるリンギングが発生し波形歪が増大す
る。その一例を図３の１９Ｂに示す。この歪は、フィル
タ９を省略し、これに代えてフィルタ８Ｃを４次以上と
して減衰特性を急峻にした場合にも発生する。本装置で
は、入力信号が大振幅正弦波の場合、４ｋＨｚ程度以上
の信号周波数で出力端１０の電圧にこの歪が発生する。
歪は、信号変化速度が最大となる出力の零電圧の近傍、
特に、立上がり部分に偏在する。最大時の歪電圧をＡＢ
級終段部で排除するためには４Ｖ程度の終段差電圧が必
要となり、終段差電圧を一定とすると電力効率は７０％
程度に低下する。従来のハイブリットＤ級増幅器は、終
段差電圧が一定に維持されるため、この程度以上の平均
電力効率を得ることが困難であった。本装置では、電圧
補正回路７により終段差電圧を歪電圧に応じて刻々と変
化させ平均電力効率を向上させる。

【００１３】次に、電圧補正回路７について説明する。
図１にその回路例を示す。全波整流回路６からの入力波
整流電圧が端子７Ａに印加されたとき、端子電流の一方
は、抵抗、ダイオードから成る直線性補償回路７Ｂを介
して電流信号加算回路７Ｃに流れる。回路７Ｂは、低出
力電圧時と高出力電圧時にＤ級増幅部で発生する非直線
歪を減少させる作用を持つ。抵抗７Ｕは、最低終段差電
圧０．８Ｖの発生に必要な一定電流を入力波整流信号に
加算する。端子電流の他方は、２０ｕｓの検出時定数を
持つキャパシタ７Ｈ、抵抗７Ｊの回路に流れ、端子７Ａ
の電圧の微分値に準じて変化速度に相当する交流電圧を
抵抗７Ｊの両端に発生する。この電圧より入力信号の立
上がり部に相当する正電流をダイオード７Ｋにより抽出
蓄電し、増幅器７Ｍで増幅して速度検出信号として出力
する。蓄電キャパシタ７Ｌの電荷は、１００ｕｓの放電
時定数で放電させる。速度検出信号は、入力信号の約４
ｋＨｚ以上の高域周波成分の周波数と振幅に応じて大き
く変化する。検出時定数は、Ｄ級増幅部出力のリンギン
グ歪電圧が急増し始める信号周波数に応じて増減する。
一方、放電時定数は、両増幅系間の遅れ時間誤差に応じ
て増減する。回路７Ｅは、入力信号の変化速度を検出す
る速度検出要素に相当する。速度検出源として、入力端
子１１の信号を用いてもよい。

【００１４】速度検出信号は、補正信号発生回路７Ｄに
於て補正信号に変換される。補正信号は、抵抗７Ｎから
出力される成分と、抵抗７Ｐから出力される成分から成
る。前者は、補正信号を速度検出信号に比例して増加さ
せる。後者は、キャパシタ７Ｌの作用により速度検出信
号の電圧変化が減少する１０ｋＨｚ以上の周波数領域
で、リンギング電圧が偏在する出力の零電圧近傍の補正
信号を動的に増加させる。これを発生させる演算増幅器
７Ｑの正相入力端には速度検出信号が入力され、その逆
相入力端には整流信号が入力される。その演算出力は、
入力波整流信号瞬時値に比例した電圧を速度検出信号か
ら減算したものとなる。ダイオード７Ｔは、演算出力を
正極性に制限する。また、ダイオード７Ｓは、速度検出
信号と整流信号の双方の電圧に応じて減算量を２段階に
切換える作用を持つ。図７は、その入出力関係を示す。
整流波信号Ｖ７Ａが零の近傍では演算出力Ｖ７Ｑの変化
を大きくし、途中から変化を緩やかにする。２０Ａは速
度検出信号が小さな場合を示し、２０Ｃは同信号の大き
な場合を示す。補正信号の大きさは、Ｄ級部歪電圧に応
じて抵抗７Ｐ、７Ｎで調整する。減算量を１段階で済ま
す場合は、速度検出信号を抵抗７Ｆによる低電圧側補償
開始設定電圧に加算してもよく、演算増幅器７Ｑを省き
回路を簡略化できる。回路７Ｄで発生される補正信号
は、Ｄ級増幅信号に含まれる歪電圧の推定値に対応す
る。

【００１５】各電流信号は加算回路７Ｃで加算され、電
圧信号に変換され端子７Ｗに出力される。補正信号発生
回路７Ｄおよび加算回路７Ｃは、速度検出信号に応じて
ＡＢ級増幅部への印加電圧を変更する電圧変更要素の前
段に相当する。その出力を後段のＤ級増幅部８で電力増
幅しＡＢ級増幅部３、５の終段に供給することにより終
段差電圧が変更される。本回路では、入力波整流信号に
補正信号を重畳させることにより間接的に終段差電圧を
制御している。したがって、Ｄ級増幅部は、入力波整流
信号の増幅作用と電圧変更要素の作用を兼ねている。し
かし、これを分離し、前記補正信号を独立した電力増幅
器により増幅し、その出力をＡＢ級増幅部の終段に供給
して終段差電圧を変化させるように変更してもよい。

【００１６】以上の電圧補正回路７の作用により、通常
多く遭遇する入力信号が小さい場合、または、信号の４
ｋＨｚ程度以上の高域周波成分が小さい場合には、本装
置の終段差電圧が最低値０．８Ｖになる。この場合、９
０％程度の高い電力効率が得られる。入力信号に４ｋＨ
ｚ程度以上の大振幅の高域周波成分が含まれ信号変化速
度が上昇した場合にはＤ級増幅系の歪電圧が増加する
が、これに応じて終段差電圧も上昇させるため、終段ト
ランジスタ群の活性が維持され歪が排除される。このと
きの電力効率は終段差電圧の動的制御により８０％程度
に低下するが、音声信号等ではこの状態の継続時間が短
く発生頻度も低いため、時間平均した電力効率は最低終
段差電圧の場合に近い値となる。以上、正電圧Ｄ級増幅
出力系によるフルブリッジ形ハイブリットＤ級増幅器へ
の応用例について説明したが、本発明は本例に限定され
るものではなく、負電圧Ｄ級増幅出力系でも同様であ
り、引例の公報等に示された正・負極性各Ｄ級増幅出力
系を持つハーフブリッジ形やＢＴＬ接続フルブリッジ形
等、Ｄ級増幅器とＡＢ級増幅器を組合せた総てのハイブ
リットＤ級増幅器に適用し得る。また、正または負のみ
の単極性制御信号電圧等を増幅する単極性信号増幅用ハ
イブリットＤ級増幅器等にも同様に適用できる。

【００１７】

【発明の効果】以上説明のように、本発明を応用したハ
イブリットＤ級増幅器は、ＡＢ級終段トランジスタ群へ
の印加電圧が入力信号の変化速度に応じて動的に変化す
る。この結果、Ｄ級増幅系で発生する歪電圧が入力信号
に応じて大きく変化しても、これによるＡＢ級終段部の
電力損失の発生を最小限に抑制することが出来る。一部
の制御信号や一般の音声信号のように変化速度が低い状
態にある時間比率が大きな信号の電力増幅に本装置を用
いると、従来の増幅器に比べ時間平均電力効率が著しく
改善される。この結果、消費電力が削減される効果が得
られるばかりでなく、装置発熱量が減少し放熱装置が小
型化されるため、装置の小型軽量化が促進される効果も
得られる。

【００１８】特に、本発明を電波雑音障害を防止するた
めの高性能ＬＣフィルタ装置を付加した低障害形ハイブ
リットＤ級増幅器に応用すると、従来の装置では到達し
得なかった９０％程度の高い平均電力効率を持つ装置が
得られ、この種の増幅器の応用範囲が格段に広げられる
効果がある。また、上記雑音防止フィルタを具備しない
ハイブリットＤ級増幅器に本発明を応用した場合に於て
も、電力効率を大きく低下させることなしに終段トラン
ジスタ群印加電圧を動的に増加させ得る結果、増幅周波
数帯高域の信号に対するＡＢ級増幅系とＤ級増幅系間の
遅延補正時間誤差、利得誤差等に対する許容度を増加で
きる効果が得られる。これにより、増幅器の調整が簡略
化され増幅器部品に要求される精度も低減されるため、
増幅装置各部の半導体モノリシックＩＣ化が容易にな
り、装置製造費用を著しく節減できる利点も得られる。

【図面の簡単な説明】

【図１】 本発明を応用した電圧補正回路の回路図

【図２】 図１の回路を用いたブリッジ形ハイブリット
Ｄ級増幅器の構成図

【図３】 図２の増幅器各部の電圧波形の例

【図４】 図２の増幅器のＡＢ級増幅系終段部の詳細図

【図５】 図２の増幅器のＤ級増幅部の概略図

【図６】 図２の雑音防止用ＬＣフィルタの回路図

【図７】 図１の回路内部の補正信号発生回路の演算特
性を示す図

【符号の説明】

（７Ｂ）は、直線性補償回路 （７Ｃ）は、電流加算回路 （７Ｄ）は、補正信号発生回路 （７Ｅ）は、速度検出回路 （１４）は、負荷スピーカ （１７）は、正半波出力電圧 （１８）は、負半波出力電圧 （１９）は、Ｄ級増幅部出力電圧 （１９Ｂ）は、歪の生じた場合の電圧

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力信号の整流波を増幅するＤ級増幅部
   と、該増幅器の増幅電力を供給され前記入力信号を増幅
   するＡＢ級増幅部とを備えた装置に於て、 入力信号の変化速度に応じて速度検出信号を発生する速
   度検出要素と、該速度検出信号に応じて前記ＡＢ級増幅
   部へ供給する電力の電圧を変更する電圧変更要素とを備
   えることを特徴とする信号電力増幅装置
2. 【請求項２】 Ｄ級増幅部内で用いる変調パルス波の基
   本周波数の整数倍の周波数の近傍に減衰極周波数を持つ
   有極形ＬＣフィルタ装置を備えることを特徴とする請求
   項１記載の装置