JPH0662200A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH0662200A JPH0662200A JP4212473A JP21247392A JPH0662200A JP H0662200 A JPH0662200 A JP H0662200A JP 4212473 A JP4212473 A JP 4212473A JP 21247392 A JP21247392 A JP 21247392A JP H0662200 A JPH0662200 A JP H0662200A
- Authority
- JP
- Japan
- Prior art keywords
- data
- video signal
- memory
- input
- decompressor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】
【目的】 入力されてくるディジタル映像信号に任意の
圧縮比のデータ圧縮を施すことでメモリを削減した遅延
器を実現した映像信号処理装置を提供する。 【構成】 任意の圧縮比のデータ圧縮をかけるためにデ
ータ圧縮器１０１にディジタル映像信号を入力する。デ
ータ圧縮を施したデータに遅延を与えるためメモリ１０
２に入力する。メモリ１０２から出力されたデータは、
圧縮を施す前のデータに戻すためにデータ伸長器１０３
に入力する。データ伸長器１０３から出力されたデータ
は、入力されたディジタル映像信号に戻され実質的な遅
延が行われる。また、データ圧縮器１０１、メモリ１０
２および、データ伸長器１０３は、制御装置１０４によ
ってコントロールされる。
圧縮比のデータ圧縮を施すことでメモリを削減した遅延
器を実現した映像信号処理装置を提供する。 【構成】 任意の圧縮比のデータ圧縮をかけるためにデ
ータ圧縮器１０１にディジタル映像信号を入力する。デ
ータ圧縮を施したデータに遅延を与えるためメモリ１０
２に入力する。メモリ１０２から出力されたデータは、
圧縮を施す前のデータに戻すためにデータ伸長器１０３
に入力する。データ伸長器１０３から出力されたデータ
は、入力されたディジタル映像信号に戻され実質的な遅
延が行われる。また、データ圧縮器１０１、メモリ１０
２および、データ伸長器１０３は、制御装置１０４によ
ってコントロールされる。
Description
【０００１】
【産業上の利用分野】本発明は、メモリを用いて、ディ
ジタル映像信号を遅延させるための映像信号処理装置に
関するものである。
ジタル映像信号を遅延させるための映像信号処理装置に
関するものである。
【０００２】
【従来の技術】近年、ＬＳＩの高速化およびメモリの大
容量化にともなってリアルタイムで処理する映像信号処
理装置が使用されるようになってきた。
容量化にともなってリアルタイムで処理する映像信号処
理装置が使用されるようになってきた。
【０００３】以下に従来の映像信号処理装置について説
明する。図２は、従来の映像信号処理装置の構成図であ
り、２０１は、ディジタル映像信号を遅延させるための
メモリであり、２０２は、メモリを動作させるための制
御装置である。
明する。図２は、従来の映像信号処理装置の構成図であ
り、２０１は、ディジタル映像信号を遅延させるための
メモリであり、２０２は、メモリを動作させるための制
御装置である。
【０００４】以上のように構成された映像信号処理装置
について、以下その動作を説明する。
について、以下その動作を説明する。
【０００５】まず、２０１のメモリに入力させるための
ディジタル映像信号を入力する。２０１のメモリは、入
力映像信号の量子化ビットと遅延段数の積のビット数を
用意し、２０２の制御装置によって２０１のメモリを制
御し、所望の映像信号の遅延時間を実現する。すなわ
ち、ディジタル映像信号の遅延時間は、メモリの遅延段
数とデータの転送を行うクロックの周期で決定する。
ディジタル映像信号を入力する。２０１のメモリは、入
力映像信号の量子化ビットと遅延段数の積のビット数を
用意し、２０２の制御装置によって２０１のメモリを制
御し、所望の映像信号の遅延時間を実現する。すなわ
ち、ディジタル映像信号の遅延時間は、メモリの遅延段
数とデータの転送を行うクロックの周期で決定する。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、ディジタル映像信号を遅延させるために
は入力映像信号の量子化ビット数と遅延段数の積のメモ
リ容量が必要になり、遅延時間や映像信号の量子化ビッ
ト数を多くとると必然的に大容量のメモリが必要になっ
てきてしまう。また、半導体にオンチップしていこうと
しても大容量のメモリは、コスト的にも大きな障害にな
り、メモリのライブラリー化という面でもあらゆる場合
が考えられ、すべてをカバーするにはとても多くの作業
が発生するという問題があった。
来の構成では、ディジタル映像信号を遅延させるために
は入力映像信号の量子化ビット数と遅延段数の積のメモ
リ容量が必要になり、遅延時間や映像信号の量子化ビッ
ト数を多くとると必然的に大容量のメモリが必要になっ
てきてしまう。また、半導体にオンチップしていこうと
しても大容量のメモリは、コスト的にも大きな障害にな
り、メモリのライブラリー化という面でもあらゆる場合
が考えられ、すべてをカバーするにはとても多くの作業
が発生するという問題があった。
【０００７】本発明は、上記従来の問題点を解決するも
ので、映像信号の遅延を行うメモリを節約でき、また、
メモリの入力の前段にデータ圧縮器を設けることで任意
の圧縮比を設定することで単一のメモリで任意の遅延時
間を設定することが出来る。
ので、映像信号の遅延を行うメモリを節約でき、また、
メモリの入力の前段にデータ圧縮器を設けることで任意
の圧縮比を設定することで単一のメモリで任意の遅延時
間を設定することが出来る。
【０００８】
【課題を解決するための手段】この課題を解決するため
に本発明の映像信号処理装置は、遅延用のメモリの前段
にデータ圧縮器を設け、後段には、前段で圧縮したデー
タを完全にもとに戻すデータ伸長器を設ける構成を有し
ている。
に本発明の映像信号処理装置は、遅延用のメモリの前段
にデータ圧縮器を設け、後段には、前段で圧縮したデー
タを完全にもとに戻すデータ伸長器を設ける構成を有し
ている。
【０００９】
【作用】この構成によって、データ圧縮器で映像信号の
データ数を削減し、メモリを通過させるためメモリの容
量を低減でき、また、データ圧縮とデータ伸長を同じ回
路系にもつことによって任意のデータ圧縮、伸長の比を
実現し易いため、メモリのライブラリー化をせずに任意
の映像信号の遅延時間を得ることが出来る。
データ数を削減し、メモリを通過させるためメモリの容
量を低減でき、また、データ圧縮とデータ伸長を同じ回
路系にもつことによって任意のデータ圧縮、伸長の比を
実現し易いため、メモリのライブラリー化をせずに任意
の映像信号の遅延時間を得ることが出来る。
【００１０】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１１】図１は、本発明の一実施例における映像信
号処理装置の構成図を示すものである。図１において１
０１は、データ圧縮器であり、１０２は、データの遅延
を行うためのメモリであり、１０３は、データ伸長器で
あり、１０４は、データ圧縮、伸長およびメモリ制御を
行うための制御装置である。
号処理装置の構成図を示すものである。図１において１
０１は、データ圧縮器であり、１０２は、データの遅延
を行うためのメモリであり、１０３は、データ伸長器で
あり、１０４は、データ圧縮、伸長およびメモリ制御を
行うための制御装置である。
【００１２】以上のように構成された、本発明の本実施
例の映像信号処理装置について以下その動作について説
明する。
例の映像信号処理装置について以下その動作について説
明する。
【００１３】まず、ディジタル映像信号を１０１のデー
タ圧縮器に入力する。データ圧縮器では、１０４の制御
装置によって設定された圧縮比に従って入力された映像
信号データを圧縮していく。データ圧縮が施されたデー
タは、１０４の制御装置によって、１０２のメモリに書
き込まれる。また、１０４の制御装置によって１０２の
メモリの遅延段数を任意に設定しておき、順次読み出し
を行っていく。１０２のメモリより読み出されたデータ
は、１０３のデータ伸長器に入力され、１０１のデータ
圧縮器に設定された圧縮比の逆のアルゴリズムによって
１０３のデータ伸長器でデータ伸長を行い、入力された
映像信号に戻す。
タ圧縮器に入力する。データ圧縮器では、１０４の制御
装置によって設定された圧縮比に従って入力された映像
信号データを圧縮していく。データ圧縮が施されたデー
タは、１０４の制御装置によって、１０２のメモリに書
き込まれる。また、１０４の制御装置によって１０２の
メモリの遅延段数を任意に設定しておき、順次読み出し
を行っていく。１０２のメモリより読み出されたデータ
は、１０３のデータ伸長器に入力され、１０１のデータ
圧縮器に設定された圧縮比の逆のアルゴリズムによって
１０３のデータ伸長器でデータ伸長を行い、入力された
映像信号に戻す。
【００１４】
【発明の効果】本発明は、映像信号の遅延を行うメモリ
の前後にデータ圧縮器とデータ伸長器を設け、メモリで
の遅延段数、データ圧縮及び伸長の比率を制御装置で管
理することによって任意の映像信号の遅延時間を設定す
ることができ、また、単一のメモリ容量でもデータ圧縮
及び伸長の比率を設定することで任意の遅延時間を設定
する事が出来る優れた映像信号処理装置を実現できる。
の前後にデータ圧縮器とデータ伸長器を設け、メモリで
の遅延段数、データ圧縮及び伸長の比率を制御装置で管
理することによって任意の映像信号の遅延時間を設定す
ることができ、また、単一のメモリ容量でもデータ圧縮
及び伸長の比率を設定することで任意の遅延時間を設定
する事が出来る優れた映像信号処理装置を実現できる。
【図１】本発明の一実施例における映像信号処理装置の
構成図
構成図
【図２】従来の映像信号処理装置の構成図
１０１ データ圧縮器 １０２ メモリ １０３ データ伸長器 １０４ 制御装置 ２０１ メモリ ２０２ 制御装置
Claims (1)
- 【請求項１】任意に設定された遅延段数によって映像信
号の遅延を行うメモリと、前記メモリを制御する制御装
置からなる映像信号処理装置において、前記メモリの入
力端子の前段にデータ圧縮器を、前記メモリの出力端子
の後段にデータ伸長器を備え、前記データ圧縮器に入力
された映像信号は、前記データ圧縮器でデータ圧縮さ
れ、前記メモリに入力された前記圧縮された映像信号
は、前記制御装置により設定された遅延段数によって遅
延され、前記データ伸長器に入力された前記遅延された
圧縮映像信号は、前記データ伸長器でもとのデータに戻
されることを特徴とする映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4212473A JPH0662200A (ja) | 1992-08-10 | 1992-08-10 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4212473A JPH0662200A (ja) | 1992-08-10 | 1992-08-10 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0662200A true JPH0662200A (ja) | 1994-03-04 |
Family
ID=16623231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4212473A Pending JPH0662200A (ja) | 1992-08-10 | 1992-08-10 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0662200A (ja) |
-
1992
- 1992-08-10 JP JP4212473A patent/JPH0662200A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000312327A (ja) | 画像処理装置 | |
| JP2000066948A (ja) | 圧縮データ入出力機能付メモリｌｓｉ | |
| US7103702B2 (en) | Memory device | |
| JPH0662200A (ja) | 映像信号処理装置 | |
| JP2880961B2 (ja) | データバッファリング装置及びその制御方法 | |
| JP7481167B2 (ja) | 圧縮データの解凍システム及びメモリシステム並びにデータ解凍方法 | |
| JPH10304356A (ja) | 並列画像圧縮処理装置 | |
| JPH05204747A (ja) | 半導体メモリコントローラ | |
| JP2862121B2 (ja) | 画像処理回路 | |
| KR0170216B1 (ko) | 신호처리장치 및 그 방법 | |
| JP2795100B2 (ja) | 画像圧縮回路並びに画像伸長回路 | |
| JPS62243075A (ja) | 画像デ−タ転送装置 | |
| JP2707481B2 (ja) | 画像処理装置 | |
| JP3019351U (ja) | コンピュータ用外部記憶装置 | |
| JPH0779353A (ja) | 画像圧縮伸長装置 | |
| JP2000011540A (ja) | 圧縮機構付磁気テープ制御装置 | |
| JP3052952B2 (ja) | デ―タ検索装置 | |
| JP3138693B2 (ja) | データ圧縮回路 | |
| JP3002203U (ja) | 信号処理装置 | |
| JP2002159006A (ja) | 演算補助回路 | |
| JPH0452923A (ja) | データ入出力システム | |
| JPH06303439A (ja) | イメージデータ処理装置 | |
| JPH07191822A (ja) | データ記憶装置及びデータシステム | |
| JPH05103213A (ja) | 画像データ処理装置 | |
| JPH0286267A (ja) | 半導体メモリ |