JPH066398A - 復調装置 - Google Patents

Abstract

(57)【要約】 【目的】復調装置を簡易な構成で提供することにより、
ディジタル部の小形化・低消費電力化を図る。 【構成】入力信号のシンボルレートより高いレートのク
ロックを発生するクロック発生手段と、このクロック発
生手段からのクロックに同期して前記入力信号をサンプ
リングする第１のサンプリング手段と、この第１のサン
プリング手段からの出力信号を一シンボル分遅延させる
第１の遅延手段と、前記クロック発生手段からののクロ
ックに同期して、前記第１の遅延手段からの出力信号を
サンプリングする第２のサンプリング手段と、この第２
のサンプリング手段からの出力信号を入力信号の中間周
波数の１／４周期時間分遅延させる第２の遅延手段と、
前記入力信号と前記第１の遅延手段からの出力信号との
位相差情報を出力する第１の位相比較手段と、前記入力
信号と前記第２の遅延手段からの出力信号との位相差情
報を出力する第２の位相比較手段とを具備する復調装
置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、π／４シフトＱＰＳＫ
変調方式を前提とするデジタル移動通信の復調装置に関
する。

【０００２】

【従来の技術】現在、携帯電話や自動車電話等のディジ
タル移動通信では、π／４シフトＱＰＳＫ変調方式が米
国や日本において標準化されている。π／４シフトＱＰ
ＳＫの復調方式では遅延検波が検波感度、耐フェージン
グ特性、ＬＳＩ実現性の点から優れた方式である。

【０００３】ここでπ／４シフトＱＰＳＫの復調方式に
用いられるベースバンド遅延検波装置の構成を図１２に
示す。周波数ｆ0 の変調信号は直交復調部１２１により
直交成分に分離されて、ローパスフィルタ１２２により
高調波成分を除去される。そしてＡＤ変換部１２３でデ
ジタル信号に変換され、以下多ビットのデジタル信号に
より処理が行なわれる。

【０００４】デジタル信号処理部はデジタルルートロー
ルオフフィルタ１２４、ベースバンド遅延検波部１２５
から構成され、ベースバンド遅延検波部は複数のデジタ
ル乗算器、デジタル加算器、遅延器等の組み合わせによ
り構成されている。しかし、これらの多ビットのデジタ
ル信号処理を行なう回路は回路規模が膨大であるため小
型化に不向きであり、低消費電力化等の点からも問題で
あった。

【０００５】

【発明が解決しようとする課題】本発明は、π／４シフ
トＱＰＳＫ信号の復調方式のベースバンド遅延検波装置
におけるＡＤ変換部、デジタルルートロールオフフィル
タ、デジタル信号処理部等が、復調装置の小形化・低消
費電力化の大きな障害となっていることに鑑みてなされ
たものである。

【０００６】本発明は、リミッタ出力信号の零クロス点
より搬送波の位相差情報を直接検出する遅延検波方式に
おいて、前記復調処理を１ビットで実現する構成を提案
することにより、ディジタル部の小形化・低消費電力化
が可能な復調装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、入力信号のシ
ンボルレートより高いレートのクロックを発生するクロ
ック発生手段と、このクロック発生手段からのクロック
に同期して前記入力信号をサンプリングする第１のサン
プリング手段と、この第１のサンプリング手段からの出
力信号を一シンボル分遅延させる第１の遅延手段と、前
記クロック発生手段からのクロックに同期して、前記第
１の遅延手段からの出力信号をサンプリングする第２の
サンプリング手段と、この第２のサンプリング手段から
の出力信号を入力信号の中間周波数の１／４周期時間分
遅延させる第２の遅延手段と、前記入力信号と前記第１
の遅延手段からの出力信号との位相差情報を出力する第
１の位相比較手段と、前記入力信号と前記第２の遅延手
段からの出力信号との位相差情報を出力する第２の位相
比較手段とを具備する復調装置を提供する。

【０００８】

【作用】本発明においては、入力信号のシンボルレート
よりも高速のクロックで動作するサンプリング手段によ
りサンプリングされた入力信号と、１シンボル分遅れた
入力信号との位相差に対応した論理値を求めることによ
り、復調データ１を得ることができる。また前記サンプ
リングされた入力信号を中間周波数の１／４周期分遅延
させた信号と、入力信号との位相差に対応した論理値を
求めることにより、復調データ２を得ることができる。
これら２つの復調データにより、復調データに対応した
π／４シフトＱＰＳＫ信号を得ることが可能となる。

【０００９】

【実施例】以下、図面に従って本発明を説明する。図１
は本発明の復調装置の基本構成を示す図である。

【００１０】π／４シフトＱＰＳＫの変調信号はリミッ
タ前段で符号間干渉成分が取り除かれ、リミッタを通過
したπ／４シフトＱＰＳＫ信号の零クロス点（位相）を
１シンボル区間観察することにより遅延検波が可能であ
る。このときリミッタを通過した信号は１ビットである
から、ＡＤコンバータを設けることなく、デジタル信号
処理が可能となる。

【００１１】図１において、第１のサンプリング手段１
は入力信号のシンボルレートより十分高速のクロックレ
ートで動作するものであり、１シンボル区間の入力に対
して複数個の信号が高速にサンプリングされる。第１の
サンプリング信号の出力は、入力信号との差動検波を行
なうため、第１の遅延手段２により入力信号の一シンボ
ル分ＴS 遅延される。そして第１の位相比較手段３で
は、入力信号と第１の遅延手段からの出力との位相差を
検出することにより復調データ１が出力される。

【００１２】また第１の遅延手段からの出力は第２のサ
ンプリング手段４により、入力信号のシンボルレートよ
り十分高速のクロックレートで、サンプリングされる。
特にこの図１に示した例では、クロック生成手段７によ
り入力信号のシンボルレートよりも高速のクロックを発
生させているので、このクロックを用いて第１、第２の
サンプリング手段を動作させる。第２のサンプリング手
段の出力は、第２の遅延手段により中間周波数ｆ0 の１
／４周期分１／（４・ｆ0 ）遅延された後、第２の位相
比較手段６で入力信号との位相差を検出される。この位
相差情報は復調データ２として出力される。図２は本発
明の復調装置の具体的な構成例を示す図である。

【００１３】第１のサンプリング手段及び第１の遅延手
段を第１のシフトレジスタ２１で構成し、第２のサンプ
リング手段及び第２の遅延手段を第２のシフトレジスタ
２２で構成する。これらのシフトレジスタはシンボルレ
ートより十分速いクロックレートで動作するものとす
る。

【００１４】ここで第１のシフトレジスタは１シンボル
遅延器として動作させるために、入力信号と出力信号と
の遅延時間関係により、フリップフロップの段数、動作
速度等を決定する。たとえば１シンボル遅延器はシフト
レジスタの段数とシンボルレートで規格化されたクロッ
クレートを等しくするよう構成する。

【００１５】また第２のシフトレジスタは９０°移相器
として動作させるよう、フリップフロップの段数、動作
速度等を決定する。特に９０°移相器と１シンボル遅延
器が同一のクロックレートで動作するフリップフロップ
で構成されている場合には、ＴS ／（４ｆ0 ）、ただし
ＴS ：１シンボル遅延、ｆ0 ：中間周波数 遅延するように遅延量を決定すれば良い。

【００１６】このように構成すると、第１のシフトレジ
スタ２１と第２のシフトレジスタ２２との出力信号の移
相差は中間周波数の１／４周期時間分の移相差を有す
る。したがって各々のタイミングでリミッタを通過した
π／４シフトＱＰＳＫ信号を検出することにより、移相
差情報を検出することが可能となる。

【００１７】第１の位相比較手段、第２の位相比較手段
はそれぞれ単一のフリップフロップ２３、２４で構成さ
れる。フリップフロップ２３、２４のＤ端子にはリミッ
タを通過したπ／４シフトＱＰＳＫ信号を入力する。こ
こでフリップフロップの位相比較特性を図３に示す。

【００１８】（ａ）にはサンプリングされる信号と基準
クロックとの位相関係を示す。サンプリング信号と基準
クロックのデューティが同じであるとすれば、フリップ
フロップ端子Ｄの入力信号が端子Ｃｐ（クロック）に比
べて進んでいる場合、端子Ｑの出力は１となり、また遅
れている場合、端子Ｑの出力は０となる。（図中（ｂ）
参照）

【００１９】図５にはπ／４シフトＱＰＳＫ信号の送信
データと差動位相値の関係を示す。差動位相の大きさが
π／４、３π／４、−π／４、−３π／４のとき、それ
ぞれ（０、０）、（０、１）、（１、０）、（１、１）
に対応する。

【００２０】π／４シフトＱＰＳＫ信号復調する場合、
フリッぷフロップの位相比較特性から、９０°の位相差
をもつ基準信号を２つのフリップフロップのクロック入
力とすれば、Ｉチャネルデータ、Ｑチャネルデータに対
応する１または０のデータを出力することにより、復調
動作を行なうことができる。すなわち、本発明ではリミ
ッタを通過したπ／４シフトＱＰＳＫ信号と、２つの遅
延器を通過した信号とを入力し、主にフリップフロップ
で構成した位相比較手段により復調を行なうものであ
る。

【００２１】次にπ／４シフトＱＰＳＫの復調動作を説
明する。図２におけるフリップフロップ２３の端子Ｃｐ
はシンボルレートより高速にサンプリングし、１シンボ
ル遅延したπ／４シフトＱＰＳＫ信号を入力とする。フ
リップフロップ２３は端子Ｃｐ入力（クロック）の立ち
上がりのタイミングで信号を出力する。クロック位相を
基準とする入力信号の位相をΔφとすれば、フリップフ
ロップ２３の位相比較特性（図４参照）から、 である。

【００２２】一方図２のフリップフロップ２４の入力端
子Ｃｐに、フリップフロップ２４のクロックに対して９
０°位相差を有する信号を入力する。フリップフロップ
２４はクロックの立ち下がりのタイミングで信号を出力
する。フリップフロップ２４の位相比較特性（図４参
照）から、 である。

【００２３】すなわち、フリップフロップ２３、２４の
出力を各々Ｉデ−タ、Ｑデ−タとすれば、π／４、３π
／４、−π／４、−３π／４のとき、それぞれ（０、
０）、（０、１）、９１、０）、（１、１）となるの
で、図４に示した位相差と送信データとの関係に一致す
る。ここで図２に示す実施例における、信号伝達のタイ
ムチャートを図６に示す。

【００２４】本発明の復調装置の入力信号周波数はシン
ボルレートのＮ倍であり、リミッタ出力である。したが
って１シンボル区間ＴS と入力信号周波数ｆ0 との間に
はＴS ＝Ｎ・ｆ0 なる関係がある。図２に示すシフトレ
ジスタ２１、２２はシンボルレートのＮ×Ｍ（Ｍは整
数）倍の高いレートで動作する。

【００２５】良好な検波感度を実現するためには、Ｎ、
Ｍは大きい程よいと考えられるが、ＬＳＩで実現する場
合には、消費電流とのトレードオフにより決定する必要
がある。計算機シミュレーションによれば、白色雑音下
でＢＥＲ＝１０の−２乗，１０の−４乗で必要な検波感
度を維持するためには、Ｎ＝８、Ｍ＝３２が必要であ
る。図６のＡは、図２のフリップフロップ２３、２４の
入力信号波形で、リミッティングした中間周波信号であ
る。図６のＢは、図２のシフトレジスタ２１の出力波形
であり、波形Ａに対して一シンボル時間遅延した信号で
ある。図６のＣは、図２のシフトレジスタ２２の出力波
形であり、波形Ｂに対して中間周波数のπ／２位相時間
遅れた信号である。図６のＤは、図２のフリップフロッ
プ２３のサンプリングクロックのタイミングであり、波
形Ｂの立ち上がりのタイミングに同期する。図６のＥ
は、図２のフリップフロップ２４のサンプリングクロッ
クのタイミングであり、波形Ｃの立ち下がりのタイミン
グに同期する。図６のＦ、Ｇは、搬送波Ａをそれぞれク
ロックＤ並びにＥでサンプリングするためのフリップフ
ロップ２５、２６のそれぞれの出力波形である。図２の
フリップフロップ２５、２６はシンボルレートのタイミ
ングで復調データを出力する。

【００２６】図６の波形Ｂを基準とした波形Ａの位相が
変調成分（Δφ）であり、本実施例では−３π／４であ
る。π／４シフトＱＰＳＫのマッピングより、位相差が
−３π／４のとき送信デ−タは（１，１）であり、本実
施例の出力結果Ｆ、Ｇに一致することがわかる。

【００２７】次に本発明による第２の復調装置の構成例
を図７に示す。これは一シンボル遅延器１０１と９０度
移相器１０２を構成するシフトレジスタの出力パルス信
号の立ち上がりと立ち下がりの双方のタイミングでリミ
ッタ１００の出力信号をサンプリングする方式である。
これは図２に示す実施例と比較して、一シンボル当りの
サンプリング数を見掛上増やすことができるため、必要
な検波感度を維持するための中間周波数が低くすること
が可能となる。計算機シミュレーションによれば、Ｎ＝
４、Ｍ＝３２で十分である。

【００２８】図７のマルチプレクサ１０７、１０８は本
発明の多重化回路の構成例である。この多重化回路の機
能は、２つのフリップフロップの出力を各々のクロック
のタイミングに同期して切り換えることである。

【００２９】図７のフリップフロップ１０３は同一信号
の立ち上がりのタイミングでデータを出力し、フリッフ
ロップ１０４は同一信号の立ち下がりのタイミングでデ
ータを出力する。マルチプレクサ１０７はクロックのタ
イミングで出力データを切り換える。同様にマルチプレ
クサ１０８は、フリップフロップ１０５、１０６からの
データをクロックにより切り換えて出力する。

【００３０】ここでマルチプレクサ１０７、１０８のク
ロックを復調装置内で生成することもできる。すなわ
ち、リミッタ出力信号のデューティ比がほぼ１：１あれ
ば、１シンボル遅延器１０１の出力と９０°移相器１０
２の出力とから排他的論理和（ＥＸＯＲ）をとることに
より、フリップフロップ１０３、１０４のクロックに同
期したタイミングを生成できるので、このクロックをマ
ルチプレクサ１０７に入力することにより、フリップフ
ロップ１０３、１０４からのデータを切り換えて出力す
ることが可能となる。

【００３１】さらに、本発明による第３の復調装置の構
成例を図８に示す。この実施例は、本発明においてリミ
ッタを通過したπ／４シフトＱＰＳＫ信号のタイミング
を用いて、一シンボル遅延器並びに９０度移相器のそれ
ぞれの出力信号をサンプリングした場合の構成例であ
る。この構成例では、図２の第１の遅延手段、第２の遅
延手段の出力信号を位相比較器の入力とし、π／４シフ
トＱＰＳＫ信号を位相比較器のクロックとする。

【００３２】具体的には図７に示した構成例に加えて、
図８中に点線で囲った部分を追加したものである。そし
てフリップフロップ１１０３、１１０４、１１０５、１
１０６のそれぞれの出力を用いて位相差検出を行なうこ
とにより、復調データ１を生成できる。同様にフリップ
フロップ１１０７、１１０８、１１０９、１１１０の出
力を用いて位相差検出を行なうことにより、復調データ
２を生成できる。すなわち、本構成例の８つの出力信号
は、一シンボル遅延器の出力をサンプリングするフリッ
プフロップと、９０度移相器の出力をサンプリングする
フリップフロップとで各々多重処理することにより、復
調データを生成することができる。

【００３３】ここで、リミッタを通過したπ／４シフト
ＱＰＳＫ信号と、１シンボル遅延器を構成するシフトレ
ジスタ１１０１の出力信号、および９０°移相器を構成
するシフトレジスタ１１０２の出力信号との関係を図９
に示す。すなわち、シフトレジスタ１１０１、１１０２
の出力波形を基準として、入力信号の位相差情報がそれ
ぞれ−π／４、−３π／４、π／４、３π／４である場
合のリミッタ出力波形との位相関係は図に示す通りであ
る。

【００３４】また図８において点線で囲まれた部分のフ
リップフロップ１１０４、１１０６、１１０８、１１１
０の位相比較特性を図１０に示す。ここで用いられるフ
リップフロップはクロックとして入力されるパルスの立
ち上がりのタイミングで出力を切り換える点で、図５に
示したフリップフロップの位相比較特性とは異なる。そ
して見かけ上、図７の位相比較特性の符号を反転したも
のが図３の位相比較特性に一致することが判る。

【００３５】すなわちこの構成例では、１シンボル遅延
器出力を入力とするフリップフロップの出力信号の位相
を反転することにより、位相差情報を図４に示したπ／
４シフトＱＰＳＫ信号に対応させることが可能となる。
最後に、本発明の復調装置をより一般化して示すと、図
１１に示すような構成になる。

【００３６】変調信号はアナログ信号であり、このアナ
ログ信号は２値化手段８により１、０のデジタル信号に
成形される。２値化手段には通常リミッタが用いられ
る。リミッタ前段にはルートロールオフフィルタを用い
ることも可能である。

【００３７】２値化された入力信号は第１のサンプリン
グ手段１により高速にサンプリングされる。サンプリン
グデータは第１の遅延手段２に入力され、この入力デー
タの入力クロックに同期したデータを一定時間遅延させ
た後に出力することから、第２の遅延手段からの遅延デ
ータの出力タイミングはクロック生成回路のクロックと
等しい。そこで第２のサンプリング手段を省略すること
により、第１の遅延手段の出力を第２の遅延手段に入力
して本発明を構成しても良い。特に、第１の遅延手段と
第２の遅延手段とを直結すると、図中点線で図示するよ
うに、１つの遅延手段として構成することが可能となる
ので、システム構成を簡略化することができる。

【００３８】また第１の位相比較手段３からの復調デー
タ１と第２の位相比較手段６からの復調データ２とは、
第２の遅延手段５の遅延時間だけ出力タイミングがずれ
るため、復調データ１の出力タイミングを第２の遅延手
段の遅延時間だけ遅らせて出力するように、第３の遅延
手段９を挿入して構成することも可能である。こうすれ
ば２つの復調データの出力タイミングを合わせることが
できる。

【００３９】このように、本発明によれば符号間干渉成
分を取り除いたπ／４シフトＱＰＳＫリミッタ出力信号
の零クロス点から、一シンボル前の信号との位相差成分
を抽出することにより遅延検波を実現することが可能で
ある。しかも検波回路は１ビットのデジタル処理回路で
構成できるので、簡易なＬＳＩ構成で実現可能であり、
復調装置の小形化・低消費電力化に適する。

【００４０】

【発明の効果】本発明の復調装置ではＡＤ変換手段が不
要であり、シフトレジスタ並びにフロップフロップ等簡
易な構成で復調装置が実現可能であり、１ビットのディ
ジタル処理で実現可能であることからディジタル部の小
形化・低消費電力化を図ることができる。

【図面の簡単な説明】

【図１】 本発明の復調装置の基本構成を示す図。

【図２】 本発明の復調装置の具体的構成を示す図。

【図３】 フリップフロップの位相比較特性を示す図。

【図４】 π／４シフトＱＰＳＫ信号のマッピングの状
態を示す図。

【図５】 フリップフロップの位相比較特性を示す図。

【図６】 図２に示す復調装置における信号チャートを
示す図。

【図７】 本発明の復調装置の別の構成を示す図。

【図８】 本発明の復調装置の別の構成を示す図。

【図９】 図８に示す復調装置におけるリミッタ出力と
遅延器出力との関係を示す図。

【図１０】 フリップフロップの位相比較特性を示す
図。

【図１１】 本発明の復調装置の別の構成を示す図。

【図１２】 従来のベースバンド遅延検波装置を示す
図。

【符号の説明】

１…第１のサンプリング手段 ２…第１の遅延手段 ３…第１の位相比較手段 ４…第２のサンプリング手段 ５…第２の遅延手段 ６…第２の位相比較手段 ７…クロック発生手段

Claims (3)

【特許請求の範囲】
1. 【請求項１】入力信号のシンボルレートより高いレート
   のクロックを発生するクロック発生手段と、このクロッ
   ク発生手段からのクロックに同期して前記入力信号をサ
   ンプリングする第１のサンプリング手段と、この第１の
   サンプリング手段からの出力信号を一シンボル分遅延さ
   せる第１の遅延手段と、前記クロック発生手段からのク
   ロックに同期して、前記第１の遅延手段からの出力信号
   をサンプリングする第２のサンプリング手段と、この第
   ２のサンプリング手段からの出力信号を入力信号の中間
   周波数の１／４周期時間分遅延させる第２の遅延手段
   と、前記入力信号と前記第１の遅延手段からの出力信号
   との位相差情報を出力する第１の位相比較手段と、前記
   入力信号と前記第２の遅延手段からの出力信号との位相
   差情報を出力する第２の位相比較手段とを具備する復調
   装置。
2. 【請求項２】前記第１、第２の位相比較手段は１ビット
   の出力信号を出力することを特徴とする請求項１記載の
   復調装置。
3. 【請求項３】前記第１、第２の遅延手段出力並びに前記
   リミッタ出力のうち一方を入力とし、片方をクロック入
   力とする１個以上４個以下のフリップフロップと、同一
   信号をクロック入力とする前記フリップフロップのう
   ち、一方の出力信号を入力とし前記入力信号の符号を反
   転して出力する符号反転回路と、前記符号反転回路出力
   信号並びに前記符号反転回路を通過しないフリップフロ
   ップ出力を入力とし、時間軸で多重化して出力する多重
   化回路とを具備する請求項１記載の復調装置。