JPH0664122B2 - オンチップトランジスタしきい値電圧モニタおよびその使用方法 - Google Patents
オンチップトランジスタしきい値電圧モニタおよびその使用方法Info
- Publication number
- JPH0664122B2 JPH0664122B2 JP59054122A JP5412284A JPH0664122B2 JP H0664122 B2 JPH0664122 B2 JP H0664122B2 JP 59054122 A JP59054122 A JP 59054122A JP 5412284 A JP5412284 A JP 5412284A JP H0664122 B2 JPH0664122 B2 JP H0664122B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- transistor
- current
- coupled
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000012360 testing method Methods 0.000 claims description 102
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一般的には集積回路チップ検査に関するもので
あり、更に具体的に云うと、集積回路に関係した電圧を
選択的に検査（テスト）するＡ／Ｄ変換器を有する集積
回路としてのオンチップトランジスタしきい値電圧モニ
タおよびその使用方法に関する。
あり、更に具体的に云うと、集積回路に関係した電圧を
選択的に検査（テスト）するＡ／Ｄ変換器を有する集積
回路としてのオンチップトランジスタしきい値電圧モニ
タおよびその使用方法に関する。
集積回路内には典型的には、容易にアクセスできない数
多くの電圧、即ち集積回路に関連した比較器トリップ点
およびトランジスタしきい値電圧などの多数の電圧があ
る。このような電圧を測定することは、もしもその集積
回路がパッケージ封止されている場合には容易には行え
ない。更に、そのような電圧測定を行う場合には、その
測定精度は外部測定に伴う寄生キャパシタンス分の影響
から生ずるローディング（負荷）効果（loading effec
t）により悪影響をうける。集積回路の動作性能（opera
bility）を検査する一般的な方法は、トランジスタしき
い値電圧を測定することである。残念ながら、集積回路
の製造において本来固有のプロセス変動がトランジスタ
のしきい値電圧を著しく変化させて、特に回路がアナロ
グ回路である場合には、その回路の動作性能にきわめて
大きな影響を与える。しきい値電圧が小さいトランジス
タでは典型的には、高温ではソース電極からドレイン電
極へ流れる過剰なもれ電流が発生する。更に、しきい値
電圧が大きいトランジスタにおいても、またいろいろな
問題点の原因となる。例えば、コンデンサおよび従来の
伝送ゲートを用いている集積回路においては、しきい値
電圧の大きいトランジスタを有する伝送ゲートに関連し
た大きな“オン”インピーダンスの結果として、充電の
問題が存在する。しきい値電圧はシリコンが異なると異
なるのみでなく、１枚のシリコンウエーハ内でもその場
所によって異なることがある。室温におけるテストプロ
ーブ段階において、極端な温度で不良品となるであろう
集積回路を、高価な試験設備における何時間もの温度サ
イクリング試験後にではなくむしろ室温で早期に検出で
きることは勿論望ましいことである。しきい値電圧のプ
ロセス制御測定は手動で行ってもよい。しかし、費用有
効性の立場から、実際上は、シリコンウエーハの僅か数
枚の無作為に選ばれたサンプルが手動で測定されるだけ
であるから、その結果えられるデータはきわめて不正確
なものになるかもしれない。更に、１人の人間が多数の
シリコンウエーハの完全なプローブテストを行うことは
実行不可能なので、典型的な場合には、シリコンウエー
ハの一部分のみにおけるデバイスの僅かなサンプルから
のみデータが得られる。この結果、シリコンウエーハ全
体にわたる、しきい値電圧変動、特に端縁（エッジ）の
周囲のしきい値電圧変動の存在および変動量は通常は不
明である。
多くの電圧、即ち集積回路に関連した比較器トリップ点
およびトランジスタしきい値電圧などの多数の電圧があ
る。このような電圧を測定することは、もしもその集積
回路がパッケージ封止されている場合には容易には行え
ない。更に、そのような電圧測定を行う場合には、その
測定精度は外部測定に伴う寄生キャパシタンス分の影響
から生ずるローディング（負荷）効果（loading effec
t）により悪影響をうける。集積回路の動作性能（opera
bility）を検査する一般的な方法は、トランジスタしき
い値電圧を測定することである。残念ながら、集積回路
の製造において本来固有のプロセス変動がトランジスタ
のしきい値電圧を著しく変化させて、特に回路がアナロ
グ回路である場合には、その回路の動作性能にきわめて
大きな影響を与える。しきい値電圧が小さいトランジス
タでは典型的には、高温ではソース電極からドレイン電
極へ流れる過剰なもれ電流が発生する。更に、しきい値
電圧が大きいトランジスタにおいても、またいろいろな
問題点の原因となる。例えば、コンデンサおよび従来の
伝送ゲートを用いている集積回路においては、しきい値
電圧の大きいトランジスタを有する伝送ゲートに関連し
た大きな“オン”インピーダンスの結果として、充電の
問題が存在する。しきい値電圧はシリコンが異なると異
なるのみでなく、１枚のシリコンウエーハ内でもその場
所によって異なることがある。室温におけるテストプロ
ーブ段階において、極端な温度で不良品となるであろう
集積回路を、高価な試験設備における何時間もの温度サ
イクリング試験後にではなくむしろ室温で早期に検出で
きることは勿論望ましいことである。しきい値電圧のプ
ロセス制御測定は手動で行ってもよい。しかし、費用有
効性の立場から、実際上は、シリコンウエーハの僅か数
枚の無作為に選ばれたサンプルが手動で測定されるだけ
であるから、その結果えられるデータはきわめて不正確
なものになるかもしれない。更に、１人の人間が多数の
シリコンウエーハの完全なプローブテストを行うことは
実行不可能なので、典型的な場合には、シリコンウエー
ハの一部分のみにおけるデバイスの僅かなサンプルから
のみデータが得られる。この結果、シリコンウエーハ全
体にわたる、しきい値電圧変動、特に端縁（エッジ）の
周囲のしきい値電圧変動の存在および変動量は通常は不
明である。
従って、本発明の目的は、改良されたオンチップトラン
ジスタしきい値電圧モニタおよびその使用方法を提供す
ることである。
ジスタしきい値電圧モニタおよびその使用方法を提供す
ることである。
本発明のもう１つの目的は、集積回路の所定電圧を測定
する改良されたオンチップトランジスタしきい値電圧モ
ニタおよびその使用方法を提供することである。
する改良されたオンチップトランジスタしきい値電圧モ
ニタおよびその使用方法を提供することである。
本発明の更にもう１つの目的は、集積回路における所定
のトランジスタのしきい値電圧を速やかに精度良く測定
できるようにするオンチップトランジスタしきい値電圧
モニタおよびその使用方法を提供することである。
のトランジスタのしきい値電圧を速やかに精度良く測定
できるようにするオンチップトランジスタしきい値電圧
モニタおよびその使用方法を提供することである。
上述した、およびその他の目的を達成するために、多重
化入力端子を具えたＡ／Ｄ変換器を有する集積回路の１
つの形が提供されている。しきい値電圧が測定される所
定のトランジスタが集積回路内に選択的に配置されてい
る。これらの所定のトランジスタはＡ／Ｄ変換器の多重
化入力端子に選択的に結合されている。このＡ／Ｄ変換
器は特定のドレイン電流レベルにおいて所定のトランジ
スタのゲート−ソース間電圧を選択的に測定し、トラン
ジスタのしきい値電圧を計算するのに用いられる。この
Ａ／Ｄ変換器はまた集積回路内の他の点に結合して、外
部装置を用いずに内部電圧を測定することもできる。
化入力端子を具えたＡ／Ｄ変換器を有する集積回路の１
つの形が提供されている。しきい値電圧が測定される所
定のトランジスタが集積回路内に選択的に配置されてい
る。これらの所定のトランジスタはＡ／Ｄ変換器の多重
化入力端子に選択的に結合されている。このＡ／Ｄ変換
器は特定のドレイン電流レベルにおいて所定のトランジ
スタのゲート−ソース間電圧を選択的に測定し、トラン
ジスタのしきい値電圧を計算するのに用いられる。この
Ａ／Ｄ変換器はまた集積回路内の他の点に結合して、外
部装置を用いずに内部電圧を測定することもできる。
本発明の構成は以下に示す通りである。即ち、オンチッ
プトランジスタしきい値電圧モニタの使用方法であっ
て、 テスト用トランジスタ（12,20）を集積化配置させた集
積回路を提供するステップと、 前記テスト用トランジスタをダイオードとして構成する
ステップと、 第１の電流を前記テスト用トランジスタに流して前記テ
スト用トランジスタ両端に第１のテスト用電圧を発生さ
せるステップと、 前記集積回路内で他の電圧がアナログ形式からデジタル
形式に変換されていない時、前記テスト用トランジスタ
の前記第１のテスト用電圧をアナログ形式からデジタル
形式に変換するために選択的に利用される時分割入力端
子を有するＡ／Ｄ変換器（14）を供給するステップと、 前記第１のテスト用電圧を第１のデジタルテスト値に選
択的に変換するステップと、 前記第１の電流とは大きさの異なる第２の電流を前記テ
スト用トランジスタに流して前記テスト用トランジスタ
に第２のテスト用電圧を発生するステップと、 前記第２のテスト用電圧を前記Ａ／Ｄ変換器の前記時分
割入力端子に結合させ、更に前記集積回路の他の電圧が
アナログ形式からデジタル形式へ変換されていない時、
前記第２のテスト用電圧を第２のデジタルテスト値に選
択的に変換するステップとからなり、 前記第１のデジタルテスト値と前記第２のデジタルテス
ト値が前記テスト用トランジスタのしきい値電圧を発生
するのに利用されうることを特徴とするオンチップトラ
ンジスタしきい値電圧モニタの使用方法としての構成を
有する。
プトランジスタしきい値電圧モニタの使用方法であっ
て、 テスト用トランジスタ（12,20）を集積化配置させた集
積回路を提供するステップと、 前記テスト用トランジスタをダイオードとして構成する
ステップと、 第１の電流を前記テスト用トランジスタに流して前記テ
スト用トランジスタ両端に第１のテスト用電圧を発生さ
せるステップと、 前記集積回路内で他の電圧がアナログ形式からデジタル
形式に変換されていない時、前記テスト用トランジスタ
の前記第１のテスト用電圧をアナログ形式からデジタル
形式に変換するために選択的に利用される時分割入力端
子を有するＡ／Ｄ変換器（14）を供給するステップと、 前記第１のテスト用電圧を第１のデジタルテスト値に選
択的に変換するステップと、 前記第１の電流とは大きさの異なる第２の電流を前記テ
スト用トランジスタに流して前記テスト用トランジスタ
に第２のテスト用電圧を発生するステップと、 前記第２のテスト用電圧を前記Ａ／Ｄ変換器の前記時分
割入力端子に結合させ、更に前記集積回路の他の電圧が
アナログ形式からデジタル形式へ変換されていない時、
前記第２のテスト用電圧を第２のデジタルテスト値に選
択的に変換するステップとからなり、 前記第１のデジタルテスト値と前記第２のデジタルテス
ト値が前記テスト用トランジスタのしきい値電圧を発生
するのに利用されうることを特徴とするオンチップトラ
ンジスタしきい値電圧モニタの使用方法としての構成を
有する。
或いはまた、オンチップトランジスタしきい値電圧モニ
タであって、 電力供給端子に結合された第１の電流電極と制御電極
と、及び第２の電流電極とを有し、第１の電流を発生す
る第１導電型の第１のトランジスタ（21）と、 前記電力供給端子に結合された第１の電流電極と制御電
極と、及び第２の電流電極とを有し、第２の電流を発生
する第１の導電型の第２のトランジスタ（22）と、 前記第１及び第２のトランジスタの制御電極に結合さ
れ、前記第１及び第２の電流を制御する制御手段（23,2
4,27,28）と、 前記電力供給端子に結合された第１の電流電極と、とも
に接続されて前記制御手段に結合される制御電極と第２
の電流電極とを有する第１の導電型の第３のトランジス
タ（25）と、また、 前記第３のトランジスタの第２の電流電極に結合された
第１端子、及び、基準端子に結合された第２端子とを有
する抵抗（26）とから構成される、前記第１及び第２電
流を調整するバイアス発生手段と、 前記第１の電流と第１及び第２の電流との組み合わせ電
流を連続的に流すことにより、第１及び第２のテスト用
電圧を連続的に発生し、第１電流電極に接続され、か
つ、前記第１及び第２のトランジスタの前記第２の電流
電極に結合される制御電極と、前記基準端子に結合され
る第２の電流電極とを有する第２導電型のテスト用トラ
ンジスタ（20）と、更に、 前記テスト用トランジスタの前記第１の電流電極に選択
的に結合される入力を有し、前記第１及び前記第２のテ
スト用電圧を各々のデジタル値に変換することと他の信
号をデジタル形式に変換することとの間で時分割される
Ａ／Ｄ変換器（14）とから構成され、 前記第１及び前記第２のテスト用電圧をデジタルテスト
用信号に変換後、前記デジタルテスト用信号は前記テス
ト用トランジスタのしきい値電圧を発生するのに利用さ
れうることを特徴とするオンチップトランジスタしきい
値電圧モニタとしての構成を有する。
タであって、 電力供給端子に結合された第１の電流電極と制御電極
と、及び第２の電流電極とを有し、第１の電流を発生す
る第１導電型の第１のトランジスタ（21）と、 前記電力供給端子に結合された第１の電流電極と制御電
極と、及び第２の電流電極とを有し、第２の電流を発生
する第１の導電型の第２のトランジスタ（22）と、 前記第１及び第２のトランジスタの制御電極に結合さ
れ、前記第１及び第２の電流を制御する制御手段（23,2
4,27,28）と、 前記電力供給端子に結合された第１の電流電極と、とも
に接続されて前記制御手段に結合される制御電極と第２
の電流電極とを有する第１の導電型の第３のトランジス
タ（25）と、また、 前記第３のトランジスタの第２の電流電極に結合された
第１端子、及び、基準端子に結合された第２端子とを有
する抵抗（26）とから構成される、前記第１及び第２電
流を調整するバイアス発生手段と、 前記第１の電流と第１及び第２の電流との組み合わせ電
流を連続的に流すことにより、第１及び第２のテスト用
電圧を連続的に発生し、第１電流電極に接続され、か
つ、前記第１及び第２のトランジスタの前記第２の電流
電極に結合される制御電極と、前記基準端子に結合され
る第２の電流電極とを有する第２導電型のテスト用トラ
ンジスタ（20）と、更に、 前記テスト用トランジスタの前記第１の電流電極に選択
的に結合される入力を有し、前記第１及び前記第２のテ
スト用電圧を各々のデジタル値に変換することと他の信
号をデジタル形式に変換することとの間で時分割される
Ａ／Ｄ変換器（14）とから構成され、 前記第１及び前記第２のテスト用電圧をデジタルテスト
用信号に変換後、前記デジタルテスト用信号は前記テス
ト用トランジスタのしきい値電圧を発生するのに利用さ
れうることを特徴とするオンチップトランジスタしきい
値電圧モニタとしての構成を有する。
Ａ／Ｄ変換器を有する集積回路に対してオンチップしき
い値電圧モニタが提供されている。１つの形式において
は、複数のダイオード接続されたテスト用トランジスタ
のしきい値電圧が集積回路ダイチップ上のそのトランジ
スタを選択的に位置決めすることによってモニタされ
る。各々のテストトランジスタに対して、制御手段に応
答して電流源手段が選択的に結合され所定の電流量をそ
れぞれに流す。制御手段に応答してＡ／Ｄ変換器がテス
ト用トランジスタに対して選択的に結合され、テスト用
トランジスタ両端の電圧を測定する。このデータから、
しきい値電圧の精度の良い近似値が測定される。外部か
ら容易には測定することのできない他の電圧はオンチッ
プＡ／Ｄコンバータに結合されて容易に精度良く測定す
ることができる。
い値電圧モニタが提供されている。１つの形式において
は、複数のダイオード接続されたテスト用トランジスタ
のしきい値電圧が集積回路ダイチップ上のそのトランジ
スタを選択的に位置決めすることによってモニタされ
る。各々のテストトランジスタに対して、制御手段に応
答して電流源手段が選択的に結合され所定の電流量をそ
れぞれに流す。制御手段に応答してＡ／Ｄ変換器がテス
ト用トランジスタに対して選択的に結合され、テスト用
トランジスタ両端の電圧を測定する。このデータから、
しきい値電圧の精度の良い近似値が測定される。外部か
ら容易には測定することのできない他の電圧はオンチッ
プＡ／Ｄコンバータに結合されて容易に精度良く測定す
ることができる。
第１図には一般に電流源11、Ｎチャネルテスト用トラン
ジスタ12、制御装置13およびＡ／Ｄ変換器14からなるオ
ンチップしきい値電圧モニタ10のブロック構成図が図示
されている。特定のＮチャネル及びＰチャネルMOSトラ
ンジスタが示されているが、オンチップしきい値電圧モ
ニタ10はプロセス技術を完全に逆にすること（例えばＰ
チャネルをＮチャネルとする）によって、又は他のタイ
プのトランジスタを用いることによって実行しうること
は明らかである。
ジスタ12、制御装置13およびＡ／Ｄ変換器14からなるオ
ンチップしきい値電圧モニタ10のブロック構成図が図示
されている。特定のＮチャネル及びＰチャネルMOSトラ
ンジスタが示されているが、オンチップしきい値電圧モ
ニタ10はプロセス技術を完全に逆にすること（例えばＰ
チャネルをＮチャネルとする）によって、又は他のタイ
プのトランジスタを用いることによって実行しうること
は明らかである。
第１図を参照すると、Ｎチャネルテスト用トランジスタ
12はドレイン電極とゲート電極を有し、これらの電極は
共通に接続されて電流源11に結合されている。Ｎチャネ
ルテスト用トランジスタ12のソース電極は接地電位に結
合されている。電流源11は２つの制御可能な電流源15及
び16を含み、これらの電流源は電源電圧ＶDDに結合され
ている電源端子とＮチャネルテスト用トランジスタ12の
ドレイン電極の間に結合されている。電流源15及び16は
制御装置13によって供給される制御信号にそれぞれ応答
して、所定の電流Ｉ及び3Iをそれぞれ供給してＮチャネ
ルテスト用トランジスタ12を試験する。スイッチ17はＮ
チャネルテスト用トランジスタ12のドレイン電極に結合
した第１端子及びＡ／Ｄ変換器14の入力に結合した第２
端子を有する。スイッチ17は制御装置13によって供給さ
れる制御信号Ｃに応答して、Ｎチャネルテスト用トラン
ジスタ12のしきい値電圧Ａ／Ｄ変換器14に結合させる。
12はドレイン電極とゲート電極を有し、これらの電極は
共通に接続されて電流源11に結合されている。Ｎチャネ
ルテスト用トランジスタ12のソース電極は接地電位に結
合されている。電流源11は２つの制御可能な電流源15及
び16を含み、これらの電流源は電源電圧ＶDDに結合され
ている電源端子とＮチャネルテスト用トランジスタ12の
ドレイン電極の間に結合されている。電流源15及び16は
制御装置13によって供給される制御信号にそれぞれ応答
して、所定の電流Ｉ及び3Iをそれぞれ供給してＮチャネ
ルテスト用トランジスタ12を試験する。スイッチ17はＮ
チャネルテスト用トランジスタ12のドレイン電極に結合
した第１端子及びＡ／Ｄ変換器14の入力に結合した第２
端子を有する。スイッチ17は制御装置13によって供給さ
れる制御信号Ｃに応答して、Ｎチャネルテスト用トラン
ジスタ12のしきい値電圧Ａ／Ｄ変換器14に結合させる。
動作上は、本発明は第３図に示してある制御信号のタイ
ミング波形を参照することによって容易に理解される。
最初に電流源15が制御信号Ａによって導通状態にされ、
電流源15は所定電流ＩがＮチャネルテスト用トランジス
タ12を通って流れるようにする。同時に、Ｎチャネルテ
スト用トランジスタ12のゲート−ソース間電圧（ＶGS）
は制御信号Ｃによって導通状態にされているスイッチ17
を介してＡ／Ｄ変換器14に結合される。所定の時間が経
過すると、制御信号Ｂもまた電流源16を導通状態にす
る。電流源16は電流Ｉの値のほぼ３倍の電流を供給する
ので、ほぼ4Iの総電流がＮチャネルテスト用トランジス
タ12を流れるようになる。同時に、Ｎチャネルテスト用
トランジスタ12のゲート−ソース間電圧（ＶGS）はスイ
ッチ17を介してＡ／Ｄ変換器14に結合されたままになっ
ている。
ミング波形を参照することによって容易に理解される。
最初に電流源15が制御信号Ａによって導通状態にされ、
電流源15は所定電流ＩがＮチャネルテスト用トランジス
タ12を通って流れるようにする。同時に、Ｎチャネルテ
スト用トランジスタ12のゲート−ソース間電圧（ＶGS）
は制御信号Ｃによって導通状態にされているスイッチ17
を介してＡ／Ｄ変換器14に結合される。所定の時間が経
過すると、制御信号Ｂもまた電流源16を導通状態にす
る。電流源16は電流Ｉの値のほぼ３倍の電流を供給する
ので、ほぼ4Iの総電流がＮチャネルテスト用トランジス
タ12を流れるようになる。同時に、Ｎチャネルテスト用
トランジスタ12のゲート−ソース間電圧（ＶGS）はスイ
ッチ17を介してＡ／Ｄ変換器14に結合されたままになっ
ている。
Ｎチャネルテスト用トランジスタ12が電流Ｉ及び4Iを導
通しつつある間に、Ｎチャネルテスト用トランジスタ12
のゲート−ソース間電圧ＶGSを２回測定することによっ
て、Ｎチャネルテスト用トランジスタ12のしきい値電圧
は正確に概算される。第４図に示してあるのは、トラン
ジスタのドレイン−ソース間電流ＩDSとＶGSとの関係の
従来の伝達特性である。R.S.C.コボルド著（ジョンウィ
リ−アンドサンズ社1970年発行240−245頁）“電界効果
トランジスタの理論と応用”に示されているように、ト
ランジスタの飽和領域におけるしきい値電圧及びドレイ
ン電流は下記の式によって表される。
通しつつある間に、Ｎチャネルテスト用トランジスタ12
のゲート−ソース間電圧ＶGSを２回測定することによっ
て、Ｎチャネルテスト用トランジスタ12のしきい値電圧
は正確に概算される。第４図に示してあるのは、トラン
ジスタのドレイン−ソース間電流ＩDSとＶGSとの関係の
従来の伝達特性である。R.S.C.コボルド著（ジョンウィ
リ−アンドサンズ社1970年発行240−245頁）“電界効果
トランジスタの理論と応用”に示されているように、ト
ランジスタの飽和領域におけるしきい値電圧及びドレイ
ン電流は下記の式によって表される。
ＩDSAT＝（Ｕ）（ＣＯ）［Ｚ／Ｌ］（１／２）［ＶGS−
ＶTO］２ 但し、Ｕ＝電子移動度 ＣＯ＝酸化物キャパシタンス Ｚ＝チャネル幅 Ｌ＝チャネル長 ＶTO＝伝達曲線の２点から外挿された無電流時のしきい
値電圧 である。
ＶTO］２ 但し、Ｕ＝電子移動度 ＣＯ＝酸化物キャパシタンス Ｚ＝チャネル幅 Ｌ＝チャネル長 ＶTO＝伝達曲線の２点から外挿された無電流時のしきい
値電圧 である。
従って、飽和ドレイン電流は下記のようになる。
ＩDSAT＝Ｋ（ＶGS−ＶTO）２ 但し、Ｋは定数である。
零電流におけるしきい値電圧は、この式を用い、ドレイ
ン電流の２つの値を任意に選択し、その結果得られるゲ
ート−ソース間電圧（ＶGS）を測定することによって見
出すことができる。これは本質的に第１図及び第２図の
回路が行うことである。第４図のドレイン飽和電流曲線
上の任意の２点を選択すればよい。ドレイン電流の両方
の値におけるゲート−ソース間電圧（ＶGS）を測定する
ことによって、零電流におけるしきい値電圧は数学的に
容易に解かれる。この計算はドレイン電流の一方の値を
ドレイン電流のもう一方の値の４倍となるように選ぶこ
とによって大いに簡単にすることができる。これを行う
と、しきい値電圧は ＶTO＝Ｉにおける２（ＶGS）−4IにおけるＶGSであるこ
とが容易に証明できる。
ン電流の２つの値を任意に選択し、その結果得られるゲ
ート−ソース間電圧（ＶGS）を測定することによって見
出すことができる。これは本質的に第１図及び第２図の
回路が行うことである。第４図のドレイン飽和電流曲線
上の任意の２点を選択すればよい。ドレイン電流の両方
の値におけるゲート−ソース間電圧（ＶGS）を測定する
ことによって、零電流におけるしきい値電圧は数学的に
容易に解かれる。この計算はドレイン電流の一方の値を
ドレイン電流のもう一方の値の４倍となるように選ぶこ
とによって大いに簡単にすることができる。これを行う
と、しきい値電圧は ＶTO＝Ｉにおける２（ＶGS）−4IにおけるＶGSであるこ
とが容易に証明できる。
従って、第４図に示してある２つの選択した値を通る外
挿された線からしきい値電圧の厳密な近似計算が行われ
る。Ｎチャネルテスト用トランジスタ12が4I及びＩの電
流を導通しつつある場合にはＮチャネルテスト用トラン
ジスタ12のゲート−ソース間電圧（ＶGS）の２つの値は
Ａ／Ｄ変換器14へ出力される。外部論理（図示されてい
ない）はこれら２つのデジタル出力を容易に外挿してＮ
チャネルテスト用トランジスタ12の正確な零電流しきい
値電圧を与える。
挿された線からしきい値電圧の厳密な近似計算が行われ
る。Ｎチャネルテスト用トランジスタ12が4I及びＩの電
流を導通しつつある場合にはＮチャネルテスト用トラン
ジスタ12のゲート−ソース間電圧（ＶGS）の２つの値は
Ａ／Ｄ変換器14へ出力される。外部論理（図示されてい
ない）はこれら２つのデジタル出力を容易に外挿してＮ
チャネルテスト用トランジスタ12の正確な零電流しきい
値電圧を与える。
シリコンウエーハのロットのすべてのダイのしきい値電
圧試験を行うため、Ｎチャネルテスト用トランジスタ12
のようなテスト用トランジスタがすべての集積回路に具
えられている。本発明はＡ／Ｄ変換器を含む集積回路に
とって特に便利である。従って、集積回路の大きさを少
し大きくするだけですべての回路の容易な動作試験を行
うことができる。オンチップトランジスタしきい値電圧
モニタ10はしきい値電圧の感度のために高温及び低温で
故障する可能性のある電子回路を室温でスクリーンする
時間があまりかからない方法を提供し、またすでにカプ
セル（encapsulant）にカプセル封入されパッケージ化
された集積回路を用いて動作性の試験が行えるようにす
る。
圧試験を行うため、Ｎチャネルテスト用トランジスタ12
のようなテスト用トランジスタがすべての集積回路に具
えられている。本発明はＡ／Ｄ変換器を含む集積回路に
とって特に便利である。従って、集積回路の大きさを少
し大きくするだけですべての回路の容易な動作試験を行
うことができる。オンチップトランジスタしきい値電圧
モニタ10はしきい値電圧の感度のために高温及び低温で
故障する可能性のある電子回路を室温でスクリーンする
時間があまりかからない方法を提供し、またすでにカプ
セル（encapsulant）にカプセル封入されパッケージ化
された集積回路を用いて動作性の試験が行えるようにす
る。
第２図にはオンチップトランジスタしきい値電圧モニタ
10の好ましい実施例の概略図が示されている。Ｎチャネ
ルテスト用トランジスタ20は、ゲート電極及びドレイン
電極を接続させソース電極を接地端子に結合させる。Ｐ
チャネルトランジスタ21は、ドレイン電極をＮチャネル
テスト用トランジスタ20のドレイン電極に結合させ、ソ
ース電極を電源電圧ＶDDを受けとるため電源端子に結合
させ、１つのゲート電極を具える。Ｐチャネルトランジ
スタ22は、ドレイン電極をＮチャネルテスト用トランジ
スタ20のドレイン電極に結合させ、ソース電極を電源電
圧ＶDDを受けとるため電源端子に結合させ、１つのゲー
ト電極を有する。Ｐチャネルトランジスタ23は、ソース
電極を電源電圧ＶDDを受けとるため電源端子に結合さ
せ、ゲート電極を制御信号Ｂに結合させ、ドレイン電極
をＰチャネルトランジスタ22のゲート電極に結合させ
る。Ｐチャネルトランジスタ24は電源電圧ＶDDを受けと
るため電源端子に結合したソース電極、制御信号Ａに結
合したゲート電極及びＰチャネルトランジスタ21のゲー
ト電極に結合したドレイン電極を有する。Ｐチャネルト
ランジスタ25は電源電圧ＶDDを受けとるため、電源端子
に結合したソース電極、及びそのドレイン電極に接続さ
れたゲート電極を有する。抵抗26はＰチャネルトランジ
スタ25のドレイン電極に結合した第１端子及び接地して
いる第２端子を有する。スイッチ27はＰチャネルトラン
ジスタ25のゲート電極に結合した第１端子、Ｐチャネル
トランジスタ24のドレイン電極とＰチャネルトランジス
タ21のゲート電極に結合した第２端子及び制御信号Ａに
結合した制御端子を有する。スイッチ28はスイッチ27の
第２端子に結合した第１端子、Ｐチャネルトランジスタ
23のドレイン電極とＰチャネルトランジスタ22のゲート
電極に結合した第２端子及び制御信号Ｂに結合した制御
電極を有する。スイッチ29はＮチャネルテスト用トラン
ジスタ20のドレイン電極に結合した第１端子、制御信号
Ｃに結合した制御電極及びＡ／Ｄ変換器30の入力端子に
結合した第２端子を有する。Ａ／Ｄ変換器30はＩ及び4I
の電流でドライブされると出力端子において試験トラン
ジスタ20のＶGSを与える。制御信号Ａ、Ｂ及びＣは第１
図に示したのと同じ方法で制御装置13によって再び与え
られる。動作すると、Ｐチャネルトランジスタ21及び22
はそれぞれ約Ｉ及び3Iの電流をＮチャネルテスト用トラ
ンジスタ20に与える電流源となる。Ｐチャネルトランジ
スタ23及び24及びスイッチ27及び28はＮチャネルテスト
用トランジスタ20に電流Ｉ及び3Iを選択的に供給するた
めの制御手段として機能する。Ｐチャネルトランジスタ
25及び抵抗26は抵抗26を介してバイアス電流ＩBIASを設
定することによってＰバイアス（Ｐ−bias）発生器とし
て機能する。このバイアス電流は電流源トランジスタ21
及び22によってミラー効果によって反映して（mirro
r）、バイアス電流ＩBIASに比例する電流Ｉ及び3Iを設
定する。スイッチ29はＮチャネルテスト用トランジスタ
20がＩ及び4Iの電流を導通する場合にはＮチャネルテス
ト用トランジスタ20のゲート−ソース間電圧（ＶGS）を
Ａ／Ｄ変換器30に選択的に結合させる。次にＮチャネル
テスト用トランジスタ20のゲート−ソース間電圧
（ＶGS）は上述した外挿法を用いて外部論理（図示され
ていない）によって見出される。
10の好ましい実施例の概略図が示されている。Ｎチャネ
ルテスト用トランジスタ20は、ゲート電極及びドレイン
電極を接続させソース電極を接地端子に結合させる。Ｐ
チャネルトランジスタ21は、ドレイン電極をＮチャネル
テスト用トランジスタ20のドレイン電極に結合させ、ソ
ース電極を電源電圧ＶDDを受けとるため電源端子に結合
させ、１つのゲート電極を具える。Ｐチャネルトランジ
スタ22は、ドレイン電極をＮチャネルテスト用トランジ
スタ20のドレイン電極に結合させ、ソース電極を電源電
圧ＶDDを受けとるため電源端子に結合させ、１つのゲー
ト電極を有する。Ｐチャネルトランジスタ23は、ソース
電極を電源電圧ＶDDを受けとるため電源端子に結合さ
せ、ゲート電極を制御信号Ｂに結合させ、ドレイン電極
をＰチャネルトランジスタ22のゲート電極に結合させ
る。Ｐチャネルトランジスタ24は電源電圧ＶDDを受けと
るため電源端子に結合したソース電極、制御信号Ａに結
合したゲート電極及びＰチャネルトランジスタ21のゲー
ト電極に結合したドレイン電極を有する。Ｐチャネルト
ランジスタ25は電源電圧ＶDDを受けとるため、電源端子
に結合したソース電極、及びそのドレイン電極に接続さ
れたゲート電極を有する。抵抗26はＰチャネルトランジ
スタ25のドレイン電極に結合した第１端子及び接地して
いる第２端子を有する。スイッチ27はＰチャネルトラン
ジスタ25のゲート電極に結合した第１端子、Ｐチャネル
トランジスタ24のドレイン電極とＰチャネルトランジス
タ21のゲート電極に結合した第２端子及び制御信号Ａに
結合した制御端子を有する。スイッチ28はスイッチ27の
第２端子に結合した第１端子、Ｐチャネルトランジスタ
23のドレイン電極とＰチャネルトランジスタ22のゲート
電極に結合した第２端子及び制御信号Ｂに結合した制御
電極を有する。スイッチ29はＮチャネルテスト用トラン
ジスタ20のドレイン電極に結合した第１端子、制御信号
Ｃに結合した制御電極及びＡ／Ｄ変換器30の入力端子に
結合した第２端子を有する。Ａ／Ｄ変換器30はＩ及び4I
の電流でドライブされると出力端子において試験トラン
ジスタ20のＶGSを与える。制御信号Ａ、Ｂ及びＣは第１
図に示したのと同じ方法で制御装置13によって再び与え
られる。動作すると、Ｐチャネルトランジスタ21及び22
はそれぞれ約Ｉ及び3Iの電流をＮチャネルテスト用トラ
ンジスタ20に与える電流源となる。Ｐチャネルトランジ
スタ23及び24及びスイッチ27及び28はＮチャネルテスト
用トランジスタ20に電流Ｉ及び3Iを選択的に供給するた
めの制御手段として機能する。Ｐチャネルトランジスタ
25及び抵抗26は抵抗26を介してバイアス電流ＩBIASを設
定することによってＰバイアス（Ｐ−bias）発生器とし
て機能する。このバイアス電流は電流源トランジスタ21
及び22によってミラー効果によって反映して（mirro
r）、バイアス電流ＩBIASに比例する電流Ｉ及び3Iを設
定する。スイッチ29はＮチャネルテスト用トランジスタ
20がＩ及び4Iの電流を導通する場合にはＮチャネルテス
ト用トランジスタ20のゲート−ソース間電圧（ＶGS）を
Ａ／Ｄ変換器30に選択的に結合させる。次にＮチャネル
テスト用トランジスタ20のゲート−ソース間電圧
（ＶGS）は上述した外挿法を用いて外部論理（図示され
ていない）によって見出される。
好ましい形式においては、スイッチ17、27、28及び29
は、第３図の制御信号によって従来の方法でクロックさ
れるCMOS伝送ゲートである。従って、これらのスイッチ
はその制御端子に印加されたクロック信号が高状態にあ
る場合には導通するように作られている。また好ましい
形においては、Ｎチャネルテスト用トランジスタ20のソ
ース電極はその基板に結合されている。本発明はソース
電極と基板を接続せずに実施できるが、Ｎチャネルテス
ト用トランジスタ20及び同じように接続されている集積
回路内の他のトランジスタのしきい値電圧はこの方法に
よって下げられる。従って、Ｎチャネルテスト用トラン
ジスタ20を導通させるにはより低い電圧が必要であり、
このことは一般に集積回路のより高い電圧動作を可能に
する。上記の説明により、ウエーハプローブテスト段階
においてあらゆる集積回路の迅速かつ効果的な動作性能
試験を可能にするしきい値電圧モニタが提供されている
ことが明らかになったはずである。シリコンウエーハ全
体のしきい値電圧を容易に検出できるように試験方法を
実行できる。シリコンウエーハ全体のしきい値電圧の変
動を追跡し、その変動と生産歩留り量とを相関させる能
力は集積回路の技術設計を向上させるであろう。
は、第３図の制御信号によって従来の方法でクロックさ
れるCMOS伝送ゲートである。従って、これらのスイッチ
はその制御端子に印加されたクロック信号が高状態にあ
る場合には導通するように作られている。また好ましい
形においては、Ｎチャネルテスト用トランジスタ20のソ
ース電極はその基板に結合されている。本発明はソース
電極と基板を接続せずに実施できるが、Ｎチャネルテス
ト用トランジスタ20及び同じように接続されている集積
回路内の他のトランジスタのしきい値電圧はこの方法に
よって下げられる。従って、Ｎチャネルテスト用トラン
ジスタ20を導通させるにはより低い電圧が必要であり、
このことは一般に集積回路のより高い電圧動作を可能に
する。上記の説明により、ウエーハプローブテスト段階
においてあらゆる集積回路の迅速かつ効果的な動作性能
試験を可能にするしきい値電圧モニタが提供されている
ことが明らかになったはずである。シリコンウエーハ全
体のしきい値電圧を容易に検出できるように試験方法を
実行できる。シリコンウエーハ全体のしきい値電圧の変
動を追跡し、その変動と生産歩留り量とを相関させる能
力は集積回路の技術設計を向上させるであろう。
本発明の１つの形式はオンボードＡ／Ｄ変換器を有する
集積回路に関連したトランジスタのしきい値電圧を測定
することを含むが、集積回路に関連したその他の電圧も
容易に測定される。例えば、回路に関連した電圧トリッ
プ点は、トリップ点を発生させるのに用いられる抵抗分
圧器をＡ／Ｄ変換器に選択的に結合させることによって
容易に測定される。また、集積回路が演算増幅器を有す
る場合には、その演算増幅器のオフセット電圧は、演算
増幅器を単位利得構成に構成し、オフセット電圧をＡ／
Ｄ変換器に選択的に結合することによって容易に測定さ
れる。従って、集積回路に関連したいかなる電圧もオン
ボードＡ／Ｄ変換器によって容易に測定されることが明
らかである。
集積回路に関連したトランジスタのしきい値電圧を測定
することを含むが、集積回路に関連したその他の電圧も
容易に測定される。例えば、回路に関連した電圧トリッ
プ点は、トリップ点を発生させるのに用いられる抵抗分
圧器をＡ／Ｄ変換器に選択的に結合させることによって
容易に測定される。また、集積回路が演算増幅器を有す
る場合には、その演算増幅器のオフセット電圧は、演算
増幅器を単位利得構成に構成し、オフセット電圧をＡ／
Ｄ変換器に選択的に結合することによって容易に測定さ
れる。従って、集積回路に関連したいかなる電圧もオン
ボードＡ／Ｄ変換器によって容易に測定されることが明
らかである。
第１図は本発明の好ましい実施例としてのオンチップト
ランジスタしきい値電圧モニタのブロック構成図を示
す。 第２図は第１図のオンチップトランジスタしきい値電圧
モニタの模式的回路構成図を示す。 第３図は第１図及び第２図のしきい値電圧モニタに関連
したタイミング信号を波形図で示す。 第４図は従来のトランジスタの伝達特性図を示す。 10…オンチップトランジスタしきい値電圧モニタ 11…電流源 12、20…Ｎチャネルテスト用トランジスタ 13…制御装置 14、30…Ａ／Ｄ変換器 15、16…制御可能な電流源 17、27、28、29…スイッチ 21、22、23、24、25…Ｐチャネルトランジスタ 26…抵抗 ＶDD…電源電圧 Ａ、Ｂ、Ｃ…制御信号 ＩBIAS…バイアス電流
ランジスタしきい値電圧モニタのブロック構成図を示
す。 第２図は第１図のオンチップトランジスタしきい値電圧
モニタの模式的回路構成図を示す。 第３図は第１図及び第２図のしきい値電圧モニタに関連
したタイミング信号を波形図で示す。 第４図は従来のトランジスタの伝達特性図を示す。 10…オンチップトランジスタしきい値電圧モニタ 11…電流源 12、20…Ｎチャネルテスト用トランジスタ 13…制御装置 14、30…Ａ／Ｄ変換器 15、16…制御可能な電流源 17、27、28、29…スイッチ 21、22、23、24、25…Ｐチャネルトランジスタ 26…抵抗 ＶDD…電源電圧 Ａ、Ｂ、Ｃ…制御信号 ＩBIAS…バイアス電流
Claims (2)
- 【請求項１】オンチップトランジスタしきい値電圧モニ
タの使用方法であって、 テスト用トランジスタを集積化配置させた集積回路を提
供するステップと、 前記テスト用トランジスタをダイオードとして構成する
ステップと、 第１の電流を前記テスト用トランジスタに流して前記テ
スト用トランジスタ両端に第１のテスト用電圧を発生さ
せるステップと、 前記集積回路内で他の電圧がアナログ形式からデジタル
形式に変換されていない時、前記テスト用トランジスタ
の前記第１のテスト用電圧をアナログ形式からデジタル
形式に変換するために選択的に利用される時分割入力端
子を有するＡ／Ｄ変換器を供給するステップと、 前記第１のテスト用電圧を第１のデジタルテスト値に選
択的に変換するステップと、 前記第１の電流とは大きさの異なる第２の電流を前記テ
スト用トランジスタに流して前記テスト用トランジスタ
に第２のテスト用電圧を発生するステップと、 前記第２のテスト用電圧を前記Ａ／Ｄ変換器の前記時分
割入力端子に結合させ、更に前記集積回路の他の電圧が
アナログ形式からデジタル形式へ変換されていない時、
前記第２のテスト用電圧を第２のデジタルテスト値に選
択的に変換するステップとからなり、 前記第１のデジタルテスト値と前記第２のデジタルテス
ト値が前記テスト用トランジスタのしきい値電圧を発生
するのに利用されうることを特徴とするオンチップトラ
ンジスタしきい値電圧モニタの使用方法。 - 【請求項２】オンチップトランジスタしきい値電圧モニ
タであって、 電力供給端子に結合された第１の電流電極と制御電極
と、及び第２の電流電極とを有し、第１の電流を発生す
る第１導電型の第１のトランジスタと、 前記電力供給端子に結合された第１の電流電極と制御電
極と、及び第２の電流電極とを有し、第２の電流を発生
する第１の導電型の第２のトランジスタと、 前記第１及び第２のトランジスタの制御電極に結合さ
れ、前記第１及び第２の電流を制御する制御手段と、 前記電力供給端子に結合された第１の電流電極と、とも
に接続されて前記制御手段に結合される制御電極と第２
の電流電極とを有する第１の導電型の第３のトランジス
タと、また、 前記第３のトランジスタの第２の電流電極に結合された
第１端子、及び、基準端子に結合された第２端子とを有
する抵抗とから構成される、前記第１及び第２電流を調
整するバイアス発生手段と、 前記第１の電流と第１及び第２の電流との組み合わせ電
流を連続的に流すことにより、第１及び第２のテスト用
電圧を連続的に発生し、第１電流電極に接続され、か
つ、前記第１及び第２のトランジスタの前記第２の電流
電極に結合される制御電極と、前記基準端子に結合され
る第２の電流電極とを有する第２導電型のテスト用トラ
ンジスタと、更に、 前記テスト用トランジスタの前記第１の電流電極に選択
的に結合される入力を有し、前記第１及び前記第２のテ
スト用電圧を各々のデジタル値に変換することと他の信
号をデジタル形式に変換することとの間で時分割される
Ａ／Ｄ変換器とから構成され、 前記第１及び前記第２のテスト用電圧をデジタルテスト
用信号に変換後、前記デジタルテスト用信号は前記テス
ト用トランジスタのしきい値電圧を発生するのに利用さ
れうることを特徴とするオンチップトランジスタしきい
値電圧モニタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/480,166 US4528505A (en) | 1983-03-29 | 1983-03-29 | On chip voltage monitor and method for using same |
| US480166 | 1983-03-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59182535A JPS59182535A (ja) | 1984-10-17 |
| JPH0664122B2 true JPH0664122B2 (ja) | 1994-08-22 |
Family
ID=23906911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59054122A Expired - Lifetime JPH0664122B2 (ja) | 1983-03-29 | 1984-03-21 | オンチップトランジスタしきい値電圧モニタおよびその使用方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4528505A (ja) |
| JP (1) | JPH0664122B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0281552A1 (en) * | 1986-09-17 | 1988-09-14 | THE GENERAL ELECTRIC COMPANY, p.l.c. | Integrated circuits |
| US4841232A (en) * | 1988-04-29 | 1989-06-20 | International Business Machines Corporation | Method and apparatus for testing three state drivers |
| US5498972A (en) * | 1990-08-15 | 1996-03-12 | Telefonaktiebolaget Lm Ericsson | Device for monitoring the supply voltage on integrated circuits |
| DE19946495C2 (de) * | 1999-09-28 | 2002-10-24 | Infineon Technologies Ag | Verfahren zur Verringerung der Anzahl der Pads auf einem Halbleiterchip |
| US6226200B1 (en) | 1999-11-17 | 2001-05-01 | Motorola Inc. | In-circuit memory array bit cell threshold voltage distribution measurement |
| US6853259B2 (en) * | 2001-08-15 | 2005-02-08 | Gallitzin Allegheny Llc | Ring oscillator dynamic adjustments for auto calibration |
| US6566900B2 (en) * | 2001-09-27 | 2003-05-20 | Sun Microsystems, Inc. | Integrated on-chip process, temperature, and voltage sensor module |
| US7321482B2 (en) | 2004-03-19 | 2008-01-22 | Hewlett-Packard Development Company, L.P. | Sub-circuit voltage manipulation |
| US20050268186A1 (en) * | 2004-05-06 | 2005-12-01 | Wei-Jung Chen | Semiconductor wafer with test circuit and manufacturing method |
| CN101163979B (zh) * | 2005-04-19 | 2011-08-31 | Nxp股份有限公司 | 具有内部电源域的测试准备集成电路及其测试方法 |
| WO2007108102A1 (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Limited | 半導体装置、および半導体素子選択方法 |
| JP5381455B2 (ja) * | 2009-07-24 | 2014-01-08 | 凸版印刷株式会社 | 半導体評価回路 |
| GB2503839B (en) | 2009-07-28 | 2014-03-05 | Skyworks Solutions Inc | Process, voltage, and temperature sensor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3070786A (en) * | 1958-08-21 | 1962-12-25 | Thompson Ramo Wooldridge Inc | Drift compensating circuits |
| JPS5150579A (ja) * | 1974-10-30 | 1976-05-04 | Fujitsu Ltd | Denkaikokagatahandotaisochino shikiichidenatsuno sokuteihoho |
| JPS5766368A (en) * | 1980-10-09 | 1982-04-22 | Nec Corp | Thermal resistance measuring device |
| JPS58123474A (ja) * | 1982-01-20 | 1983-07-22 | Nec Corp | トランジスタしきい電圧測定回路 |
-
1983
- 1983-03-29 US US06/480,166 patent/US4528505A/en not_active Expired - Lifetime
-
1984
- 1984-03-21 JP JP59054122A patent/JPH0664122B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4528505A (en) | 1985-07-09 |
| JPS59182535A (ja) | 1984-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392293A (en) | Built-in current sensor for IDDQ testing | |
| US7449908B2 (en) | Process monitor for monitoring an integrated circuit chip | |
| US8183910B2 (en) | Circuit and method for a digital process monitor | |
| US8935117B2 (en) | Circuit and method for measuring voltage | |
| US8862426B2 (en) | Method and test system for fast determination of parameter variation statistics | |
| JPH0664122B2 (ja) | オンチップトランジスタしきい値電圧モニタおよびその使用方法 | |
| CN106199366A (zh) | 一种功率mos器件在线测温的方法 | |
| US10481204B2 (en) | Methods and systems to measure a signal on an integrated circuit die | |
| US20040113682A1 (en) | Threshold voltage extraction circuit | |
| Giusi et al. | Automatic measurement system for the DC and low-f noise characterization of FETs at wafer level | |
| CA2194956C (en) | Capacitive measuring device with mosfet | |
| JP3164060B2 (ja) | 閾値測定機能を備える半導体集積回路 | |
| IE53108B1 (en) | Integrated semiconductor device including a bias voltage generator | |
| JPH08213437A (ja) | 半導体集積回路装置 | |
| JP2003149286A (ja) | Ｍｏｓ型電界効果トランジスタの特性測定方法 | |
| US20220057447A1 (en) | Semiconductor device for detecting characteristics of semiconductor element and operating method thereof | |
| US20070030013A1 (en) | Noise measurement semiconductor apparatus | |
| JP2665054B2 (ja) | 半導体集積回路 | |
| JP2968642B2 (ja) | 集積回路装置 | |
| Siskos et al. | A simple built-in current sensor for current monitoring in mixed-signal circuits | |
| JP2881825B2 (ja) | テスト回路 | |
| US20250306080A1 (en) | System for determining transistor operating characteristics | |
| JPH11304877A (ja) | 電圧印加電流測定回路 | |
| EP3343310A1 (en) | On-chip voltage generation circuit | |
| JPH0254546A (ja) | 半導体集積回路 |