JPH0664207A - プリンタ用電源及びプリンタ - Google Patents
プリンタ用電源及びプリンタInfo
- Publication number
- JPH0664207A JPH0664207A JP4904893A JP4904893A JPH0664207A JP H0664207 A JPH0664207 A JP H0664207A JP 4904893 A JP4904893 A JP 4904893A JP 4904893 A JP4904893 A JP 4904893A JP H0664207 A JPH0664207 A JP H0664207A
- Authority
- JP
- Japan
- Prior art keywords
- printer
- power supply
- supply unit
- thermal head
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 印字量の増加による電源電圧の低下を電源内
部のみで補正し安定した電圧を負荷に印加して均一な濃
度の印字結果が得られる電源を提供することである。 【構成】 プリンタに電力を供給する電源ユニット(15)
と、電源ユニット(15)及びプリンタとを結合する導線と
を備えたプリンタ用電源であって、電源ユニットは該電
源ユニットからプリンタへ印加される電圧の低下を補償
する補償回路(4,5,R3,R4,R5 ）を含み、補償回路(4,5,R
3,R4,R5 ）はプリンタへ供給される負荷電流に応じて電
圧低下を補償するように構成されていることを特徴とす
る。
部のみで補正し安定した電圧を負荷に印加して均一な濃
度の印字結果が得られる電源を提供することである。 【構成】 プリンタに電力を供給する電源ユニット(15)
と、電源ユニット(15)及びプリンタとを結合する導線と
を備えたプリンタ用電源であって、電源ユニットは該電
源ユニットからプリンタへ印加される電圧の低下を補償
する補償回路(4,5,R3,R4,R5 ）を含み、補償回路(4,5,R
3,R4,R5 ）はプリンタへ供給される負荷電流に応じて電
圧低下を補償するように構成されていることを特徴とす
る。
Description
【０００１】
【産業上の利用分野】プリンタ用電源に係り、詳細には
サ−マルプリンタ用の電源に係る。
サ−マルプリンタ用の電源に係る。
【０００２】
【従来の技術】一般的なプリンタ用の電源を図１５に示
す。
す。
【０００３】１はトランス、２はブリッジ、Ｃ１、Ｃ２
はコンデンサ、３は PNPトランジスタ、４は差動アン
プ、該差動アンプ４の＋入力端子にはＶREF = ２Ｖが与
えられている。Ｒ1 は９k Ωの抵抗体、Ｒ2 は１k Ωの
抵抗体である。
はコンデンサ、３は PNPトランジスタ、４は差動アン
プ、該差動アンプ４の＋入力端子にはＶREF = ２Ｖが与
えられている。Ｒ1 は９k Ωの抵抗体、Ｒ2 は１k Ωの
抵抗体である。
【０００４】ここで端子ＶG が０として端子電圧（ＶH
−ＶG ）が２０Ｖより高くなると、差動アンプ４の出力
電流Ｉが小さくなり、トランジスタ３の負荷への供給電
流が小さくなり、結局端子電圧（ＶH −ＶG ）の電圧は
２０Ｖにおちつくこととなる。つまり、（ＶH −ＶG ）
＝（Ｒ1 ＋Ｒ2 ）ＶREF ／Ｒ2 となるように設計されて
いる。
−ＶG ）が２０Ｖより高くなると、差動アンプ４の出力
電流Ｉが小さくなり、トランジスタ３の負荷への供給電
流が小さくなり、結局端子電圧（ＶH −ＶG ）の電圧は
２０Ｖにおちつくこととなる。つまり、（ＶH −ＶG ）
＝（Ｒ1 ＋Ｒ2 ）ＶREF ／Ｒ2 となるように設計されて
いる。
【０００５】
【発明が解決しようとする課題】前述の一般的な電源に
おいては、印字量の増加に応じて電源の出力電圧が低下
し、これに起因して印字における濃度差が発生してい
た。
おいては、印字量の増加に応じて電源の出力電圧が低下
し、これに起因して印字における濃度差が発生してい
た。
【０００６】また、電源の出力電圧の低下に起因する印
字における濃度差をなくすために分割印字を行うと一般
的なプリンタにおいては、応答スピ−ドが遅く分割印字
のスピ−ドについていけず結局印字に関して濃度差が発
生していた。例えば、サ−マルヘッドの抵抗素子数が２
５６０素子で１素子の抵抗が平均２０００Ωとしサ−マ
ルヘッドの電源電圧を２０Ｖとすると、サ−マルヘッド
の電源電流は最大２５．６Ａの能力が必要となる。この
ような電源は非常に高価であり２分割で印字すると最大
１２．８Ａの電流能力ですみ電源のコストは安くコンパ
クトになる。しかし、２分割で印字した場合電源電圧の
応答速度が数百μ秒であり分割印字の速度についていけ
ず奇数ブロックと偶数ブロックにおいて印字の濃度差を
生じてしまう。
字における濃度差をなくすために分割印字を行うと一般
的なプリンタにおいては、応答スピ−ドが遅く分割印字
のスピ−ドについていけず結局印字に関して濃度差が発
生していた。例えば、サ−マルヘッドの抵抗素子数が２
５６０素子で１素子の抵抗が平均２０００Ωとしサ−マ
ルヘッドの電源電圧を２０Ｖとすると、サ−マルヘッド
の電源電流は最大２５．６Ａの能力が必要となる。この
ような電源は非常に高価であり２分割で印字すると最大
１２．８Ａの電流能力ですみ電源のコストは安くコンパ
クトになる。しかし、２分割で印字した場合電源電圧の
応答速度が数百μ秒であり分割印字の速度についていけ
ず奇数ブロックと偶数ブロックにおいて印字の濃度差を
生じてしまう。
【０００７】本発明の目的は、印字量の増加による電源
電圧の低下を電源内部のみで補正し安定した電圧を負荷
に印加して均一な濃度の印字結果が得られる電源を提供
することであり、更に他の目的は分割印字において印字
の濃度差を生じにくいサ−マルヘッドを備えたプリンタ
を提供することにある。
電圧の低下を電源内部のみで補正し安定した電圧を負荷
に印加して均一な濃度の印字結果が得られる電源を提供
することであり、更に他の目的は分割印字において印字
の濃度差を生じにくいサ−マルヘッドを備えたプリンタ
を提供することにある。
【０００８】
【課題を解決するための手段】プリンタ用電源において
は、プリンタに電力を供給する電源ユニットと、電源ユ
ニット及びプリンタとを結合する導線とを備えたプリン
タ用電源であって、電源ユニットは該電源ユニットから
プリンタへ印加される電圧の低下を補償する補償回路を
含み、補償回路はプリンタへ供給される負荷電流に応
じ、電源内部のみでその電流を検知し、電圧低下を補償
するように構成されていることを特徴とする。
は、プリンタに電力を供給する電源ユニットと、電源ユ
ニット及びプリンタとを結合する導線とを備えたプリン
タ用電源であって、電源ユニットは該電源ユニットから
プリンタへ印加される電圧の低下を補償する補償回路を
含み、補償回路はプリンタへ供給される負荷電流に応
じ、電源内部のみでその電流を検知し、電圧低下を補償
するように構成されていることを特徴とする。
【０００９】プリンタにおいては、プリンタ用電源から
供給される電力を受け取るようにプリンタ用電源と接続
された一対の接続点を備えた分割印字用のサ−マルヘッ
ドと、一対の接続点に接続されており分割印字を行うと
きに分割される各ブロックの印字総数が相違しても一対
の接続点間の電位差を所定の値に維持するように構成さ
れたコンデンサとを含むことを特徴とする。
供給される電力を受け取るようにプリンタ用電源と接続
された一対の接続点を備えた分割印字用のサ−マルヘッ
ドと、一対の接続点に接続されており分割印字を行うと
きに分割される各ブロックの印字総数が相違しても一対
の接続点間の電位差を所定の値に維持するように構成さ
れたコンデンサとを含むことを特徴とする。
【００１０】
【作用】補償回路はプリンタへ供給される負荷電流に応
じ、電源内部のみでその電流を検知し、電圧低下を補償
するように構成されているため、印字量の増加による電
源電圧の低下を電源ユニットのみで補正して安定した電
圧をプリンタへに印加することができ、本発明の電源を
プリンタに使用することによって均一な濃度の印字が得
ることができるものである。
じ、電源内部のみでその電流を検知し、電圧低下を補償
するように構成されているため、印字量の増加による電
源電圧の低下を電源ユニットのみで補正して安定した電
圧をプリンタへに印加することができ、本発明の電源を
プリンタに使用することによって均一な濃度の印字が得
ることができるものである。
【００１１】また、コンデンサは一対の接続点に接続さ
れており分割印字を行うときに分割される各ブロックの
印字総数が相違しても一対の接続点間の電位差を所定の
値に維持するように構成されているので、各分割ブロッ
クにおいて印字の濃度差が生ずることを阻止し得る。
れており分割印字を行うときに分割される各ブロックの
印字総数が相違しても一対の接続点間の電位差を所定の
値に維持するように構成されているので、各分割ブロッ
クにおいて印字の濃度差が生ずることを阻止し得る。
【００１２】
【実施例】図３に素子数ｎのサ−マルヘッドのブロック
図を示す。
図を示す。
【００１３】ＤF 1 、ＤF 2 ……ＤF n はＤ−フリップ
フロップ、ＬA 1 、ＬA 2 ……ＬA n はラッチ、Ｇ1 、
Ｇ2 ……Ｇn はゲ−ト、ＴR 1 、ＴR 2 …ＴR n はトラ
ンジスタ、ＲTH1 、ＲTH2 ……ＲTHn は抵抗体、ＶTHは
サ−マルヘッドの電源、ＧＮＤTH、ＤＧはＦサ−マルヘ
ッドのグランド、ＤＡＴＡはシフトレジスタを構成する
ＤF 1 、ＤF 2 ……ＤF n の最初のフリップフロップＤ
F 1 のデ−タ入力、ＴCKはクロック、ＴL はシフトレジ
スタを構成するＤF 1 、ＤF 2 ……ＤF nの出力を一斉
にラッチするＬA 1 、ＬA 2 ……ＬA n のラッチ用クロ
ック、ＳＴＲＢはラッチ群であるＬA 1 、ＬA 2 ……Ｌ
A n の出力をドライバトランジスタＴR 1 、ＴR 2 ……
ＴR n を伝達するためのＳＴＲＢ信号、ＳＴＲＢが
“１”の期間、ラッチ群であるＬA 1 、ＬA 2 ……ＬA
n の中で出力が“１”相当する抵抗体が通電されて発熱
し受像紙に記録される。
フロップ、ＬA 1 、ＬA 2 ……ＬA n はラッチ、Ｇ1 、
Ｇ2 ……Ｇn はゲ−ト、ＴR 1 、ＴR 2 …ＴR n はトラ
ンジスタ、ＲTH1 、ＲTH2 ……ＲTHn は抵抗体、ＶTHは
サ−マルヘッドの電源、ＧＮＤTH、ＤＧはＦサ−マルヘ
ッドのグランド、ＤＡＴＡはシフトレジスタを構成する
ＤF 1 、ＤF 2 ……ＤF n の最初のフリップフロップＤ
F 1 のデ−タ入力、ＴCKはクロック、ＴL はシフトレジ
スタを構成するＤF 1 、ＤF 2 ……ＤF nの出力を一斉
にラッチするＬA 1 、ＬA 2 ……ＬA n のラッチ用クロ
ック、ＳＴＲＢはラッチ群であるＬA 1 、ＬA 2 ……Ｌ
A n の出力をドライバトランジスタＴR 1 、ＴR 2 ……
ＴR n を伝達するためのＳＴＲＢ信号、ＳＴＲＢが
“１”の期間、ラッチ群であるＬA 1 、ＬA 2 ……ＬA
n の中で出力が“１”相当する抵抗体が通電されて発熱
し受像紙に記録される。
【００１４】図４はプリンタ部の１例を示す。
【００１５】同図において、１０はサ−マルヘッド、１
１は受像紙、１２はプラテンロ−ラ、１３は使用前のイ
ンクリボン、１４は使用後のインクリボンである。
１は受像紙、１２はプラテンロ−ラ、１３は使用前のイ
ンクリボン、１４は使用後のインクリボンである。
【００１６】図５はプリンタの制御部１９、サ−マルヘ
ッド１０及び電源ユニット１５を示す。
ッド１０及び電源ユニット１５を示す。
【００１７】電源ユニット１５の電源部１６はサ−マル
ヘッド用の電源を示し、その出力はＶH 、グランドはＶ
G である。ＶH 、ＶG ともに電源ユニットの中で基板パ
タ−ン及び導線を介して電源ユニット１５の出力部のコ
ネクタ１７へ接続されている。
ヘッド用の電源を示し、その出力はＶH 、グランドはＶ
G である。ＶH 、ＶG ともに電源ユニットの中で基板パ
タ−ン及び導線を介して電源ユニット１５の出力部のコ
ネクタ１７へ接続されている。
【００１８】このコネクタ１７のそれぞれの接続点２
０、２１における電圧がＶH1、ＶG1である。接続点２
０、２１とサ−マルヘッドの入力用コネクタ１８の接続
点２２、２３とは導線を介して夫々接続されている。そ
こでの接続点２２、２３の電圧がＶH2、ＶG2である。
０、２１における電圧がＶH1、ＶG1である。接続点２
０、２１とサ−マルヘッドの入力用コネクタ１８の接続
点２２、２３とは導線を介して夫々接続されている。そ
こでの接続点２２、２３の電圧がＶH2、ＶG2である。
【００１９】電源部１６から接続点２０までの抵抗値を
ｒH1、電源部１６から接続点２１までの抵抗値をｒG1、
接続点２０から接続点２２までの抵抗値をｒH2、接続点
２１から接続点２３までの抵抗値をｒG2とすると、通常
ｒH1＝ｒG1であり、これをｒ1 とし、さらに通常ｒH2＝
ｒG2であり、これをｒ2 とする。
ｒH1、電源部１６から接続点２１までの抵抗値をｒG1、
接続点２０から接続点２２までの抵抗値をｒH2、接続点
２１から接続点２３までの抵抗値をｒG2とすると、通常
ｒH1＝ｒG1であり、これをｒ1 とし、さらに通常ｒH2＝
ｒG2であり、これをｒ2 とする。
【００２０】サ−マルヘッド１０の抵抗体ＲTH2 ……Ｒ
THn を流れる電流の総計をＩTHとすると、（ＶH −ＶG
）−（ＶH2−ＶG2）＝２（ｒ1+ｒ2)ＩTHの関係があ
る。
THn を流れる電流の総計をＩTHとすると、（ＶH −ＶG
）−（ＶH2−ＶG2）＝２（ｒ1+ｒ2)ＩTHの関係があ
る。
【００２１】すべての抵抗体に通電されたときのＩTHを
ＩTHMAX とする。
ＩTHMAX とする。
【００２２】図７(a) は（ＶH −ＶG ）＝２０Ｖのとき
の（ＶH2−ＶG2）の値が、時間t0より2t0 の間は全抵抗
体の1/4 が通電し、時間3t0 より4t0 の間は全抵抗体の
1/2が通電し、時間5t0 より6t0 の間は全抵抗体の3/4
が通電し、時間7t0 より8t0の間は全抵抗体の全てが通
電したときの夫々の変化を示している。ここでＶmaxは
２( ｒ1 ＋ｒ2)・ＩTHである。
の（ＶH2−ＶG2）の値が、時間t0より2t0 の間は全抵抗
体の1/4 が通電し、時間3t0 より4t0 の間は全抵抗体の
1/2が通電し、時間5t0 より6t0 の間は全抵抗体の3/4
が通電し、時間7t0 より8t0の間は全抵抗体の全てが通
電したときの夫々の変化を示している。ここでＶmaxは
２( ｒ1 ＋ｒ2)・ＩTHである。
【００２３】図１は本発明のサ−マルプリンタ用電源の
実施例を示す。
実施例を示す。
【００２４】５は差動増幅器、Ｃ１、Ｃ２はコンデン
サ、Ｒ1 〜Ｒ5 は抵抗体、ＶH 、ＶGは出力端子の電
圧、ＶG1は差動増幅器５に印加される電圧、ＶREF は差
動増幅器４の＋入力に入力される電圧（２Ｖ）を示す。
サ、Ｒ1 〜Ｒ5 は抵抗体、ＶH 、ＶGは出力端子の電
圧、ＶG1は差動増幅器５に印加される電圧、ＶREF は差
動増幅器４の＋入力に入力される電圧（２Ｖ）を示す。
【００２５】この場合、端子電圧（ＶH −ＶG ）は次式
で示される。
で示される。
【００２６】（ＶH −ＶG ）＝（Ｒ1 ・Ｒ2 ＋Ｒ2 ・Ｒ
3 ＋Ｒ3 ・Ｒ1 ）ＶREF / Ｒ2 ・Ｒ3＋Ｒ1 ・Ｒ5 ・ＶG
1/ Ｒ3 ・Ｒ4 となる。
3 ＋Ｒ3 ・Ｒ1 ）ＶREF / Ｒ2 ・Ｒ3＋Ｒ1 ・Ｒ5 ・ＶG
1/ Ｒ3 ・Ｒ4 となる。
【００２７】ここで、Ｒ1 ＝９k Ω、Ｒ2 ＝Ｒ3 ＝２k
Ω、ＶREF ＝２Ｖとすると、ＶH −ＶG ＝２０Ｖ＋４．
５Ｒ5 ・ＶG1/ Ｒ4 となる。ここでＶG1＝ＩTH・ｒ１で
ある。
Ω、ＶREF ＝２Ｖとすると、ＶH −ＶG ＝２０Ｖ＋４．
５Ｒ5 ・ＶG1/ Ｒ4 となる。ここでＶG1＝ＩTH・ｒ１で
ある。
【００２８】４．５Ｒ5 ・ＶG1/ Ｒ4 ＝２（ｒ1 ＋ｒ2
）ＩTHになるように回路を設定すれば、（ＶH2−ＶG
2）はいかなるＩTHに対して常に２０Ｖ一定となる。
）ＩTHになるように回路を設定すれば、（ＶH2−ＶG
2）はいかなるＩTHに対して常に２０Ｖ一定となる。
【００２９】すなわち、４．５Ｒ5 （ＩTH・ｒ1 ）／Ｒ
4 ＝２（ｒ1 ＋ｒ2 ）ＩTHとなるように、換言すればＲ
5 とＲ4 との比が２（ｒ1 ＋ｒ2 ）／４．５ｒ1 となる
ようにＲ5 、Ｒ4 を設定すればいかなるＩTHに対しても
安定したサ−マルヘッド電源を供給することができる。
4 ＝２（ｒ1 ＋ｒ2 ）ＩTHとなるように、換言すればＲ
5 とＲ4 との比が２（ｒ1 ＋ｒ2 ）／４．５ｒ1 となる
ようにＲ5 、Ｒ4 を設定すればいかなるＩTHに対しても
安定したサ−マルヘッド電源を供給することができる。
【００３０】上記の説明ではサ−マルヘッド内部での電
圧ドロップは０として説明されているが０でなくてもＲ
4 、Ｒ5 の比率を適切に選択することにより調整可能で
ある。
圧ドロップは０として説明されているが０でなくてもＲ
4 、Ｒ5 の比率を適切に選択することにより調整可能で
ある。
【００３１】図２は本発明のサ−マルプリンタ用電源の
他の実施例を示す。
他の実施例を示す。
【００３２】６は差動増幅器であって、ゲイン−１の反
転アンプとして使用されている。ＡＳＷはＴCLAMP が
“１”のとき“ＯＮ”するアナログスイッチ、Ｃ3 は直
流カット用コンデンサ、ＴCLAMP は図７(b) に示される
ようにサ−マルヘッドが印字しないタイミングの間に
“１”となる。つまり、図２の他の実施例ではＶG1では
なく、ＶH1よりフィ−ドバックした電圧を補正すること
を示している。
転アンプとして使用されている。ＡＳＷはＴCLAMP が
“１”のとき“ＯＮ”するアナログスイッチ、Ｃ3 は直
流カット用コンデンサ、ＴCLAMP は図７(b) に示される
ようにサ−マルヘッドが印字しないタイミングの間に
“１”となる。つまり、図２の他の実施例ではＶG1では
なく、ＶH1よりフィ−ドバックした電圧を補正すること
を示している。
【００３３】図８は６４回路分を１つのＩＣ上に集積し
たドライバ−ＩＣを説明する図である。前述のごとく、
ＳＴＲＢが１種類の場合抵抗数ｎ＝２５６０とすればサ
−マルヘッド用の電源は最大２５．６Ａの能力を必要と
する。
たドライバ−ＩＣを説明する図である。前述のごとく、
ＳＴＲＢが１種類の場合抵抗数ｎ＝２５６０とすればサ
−マルヘッド用の電源は最大２５．６Ａの能力を必要と
する。
【００３４】図９は本発明のコンデンサを備えたサ−マ
ルヘッドの実施例を示す図である。ここでＳＴＲＢはＳ
ＴＲＢＡとＳＴＲＢＢに分けられＩＣ1 、ＩＣ3 、・・
・ＩＣ63にはＳＴＲＢＡが、ＩＣ2 、ＩＣ4 、・・・Ｉ
Ｃ64にはＳＴＲＢＢが接続されている。ここでＧＮＤは
図３のＧＮＤTHとＤＧを総称したものである。
ルヘッドの実施例を示す図である。ここでＳＴＲＢはＳ
ＴＲＢＡとＳＴＲＢＢに分けられＩＣ1 、ＩＣ3 、・・
・ＩＣ63にはＳＴＲＢＡが、ＩＣ2 、ＩＣ4 、・・・Ｉ
Ｃ64にはＳＴＲＢＢが接続されている。ここでＧＮＤは
図３のＧＮＤTHとＤＧを総称したものである。
【００３５】図１１は図３のサ−マルヘッドにおいて全
素子に通電する（黒ベタ印字）のときのＶH2−ＶG2の変
化を示す図である。
素子に通電する（黒ベタ印字）のときのＶH2−ＶG2の変
化を示す図である。
【００３６】図１１において、Ｎ−１ラインまでは印字
がなく、Ｎライン目から黒ベタ印字が開始され、Ｎ＋
１、Ｎ＋２目と続く場合である。Ｎライン目でＳＴＲＢ
＝“１”になると、２５．６Ａの電流ＩTHが流れ始める
からＶH2−ＶG2はその瞬間図５において２５．６×（ｒ
H1＋ｒG1＋ｒH2＋ｒG2) Ｖの電圧が低下し図１において
差動アンプ４、５が反応しだす数百μ秒（仮に２００μ
秒とする）間に少しずつ更に電圧が低下しその後反応し
徐々にＣ2 コンデンサに電圧をチャ−ジして結局ＶH2−
ＶG2を２０Ｖにもどすように上げていく。そしてこの電
源は少し２０Ｖをオ−バ−したところで再び下がり始
め、結局更に数百μ秒（仮にこの時間をＳＴＲＢ＝
“１”になってから６００μ秒とする）経てからＶH2−
ＶG2は２０Ｖに安定する。
がなく、Ｎライン目から黒ベタ印字が開始され、Ｎ＋
１、Ｎ＋２目と続く場合である。Ｎライン目でＳＴＲＢ
＝“１”になると、２５．６Ａの電流ＩTHが流れ始める
からＶH2−ＶG2はその瞬間図５において２５．６×（ｒ
H1＋ｒG1＋ｒH2＋ｒG2) Ｖの電圧が低下し図１において
差動アンプ４、５が反応しだす数百μ秒（仮に２００μ
秒とする）間に少しずつ更に電圧が低下しその後反応し
徐々にＣ2 コンデンサに電圧をチャ−ジして結局ＶH2−
ＶG2を２０Ｖにもどすように上げていく。そしてこの電
源は少し２０Ｖをオ−バ−したところで再び下がり始
め、結局更に数百μ秒（仮にこの時間をＳＴＲＢ＝
“１”になってから６００μ秒とする）経てからＶH2−
ＶG2は２０Ｖに安定する。
【００３７】ここで、ＳＴＲＢ＝“０”となると急にＩ
TH＝“０”となるのでＶH2−ＶG2は２５．６×（ｒH1＋
ｒG1＋ｒH2＋ｒG2) Ｖ分電圧がアップする。次にＮ＋１
ライン目でＳＴＲＢ＝“１”となるとまたＶH2−ＶG2は
２５．６×（ｒH1＋ｒG1＋ｒH2＋ｒG2) Ｖ分電圧が急に
下がりそれから図１における差動アンプ４、５が反応を
開始するまで少し下がり反応を開始すると２０Ｖにもど
そうとして更に少しオ−バ−シュ−トし約２０Ｖに落着
く。Ｎ＋２ライン目はＮ＋１ライン目と同様である。
TH＝“０”となるのでＶH2−ＶG2は２５．６×（ｒH1＋
ｒG1＋ｒH2＋ｒG2) Ｖ分電圧がアップする。次にＮ＋１
ライン目でＳＴＲＢ＝“１”となるとまたＶH2−ＶG2は
２５．６×（ｒH1＋ｒG1＋ｒH2＋ｒG2) Ｖ分電圧が急に
下がりそれから図１における差動アンプ４、５が反応を
開始するまで少し下がり反応を開始すると２０Ｖにもど
そうとして更に少しオ−バ−シュ−トし約２０Ｖに落着
く。Ｎ＋２ライン目はＮ＋１ライン目と同様である。
【００３８】図６は本発明のサ−マルプリンタの実施例
を示す図、図１２は図６においてコンデンサがない場合
で更にＳＴＲＢＡ、ＳＴＲＢＢを１ライン中１回ずつ
“オン”させるときに全サ−マル素子を“オン”すると
きのＶH2−ＶG2の変化を示す図である。
を示す図、図１２は図６においてコンデンサがない場合
で更にＳＴＲＢＡ、ＳＴＲＢＢを１ライン中１回ずつ
“オン”させるときに全サ−マル素子を“オン”すると
きのＶH2−ＶG2の変化を示す図である。
【００３９】図１２において、ＳＴＲＢＡ、ＳＴＲＢＢ
の期間のＶH2−ＶG2の平均はほぼ同一で同一濃度が記録
され問題はない。
の期間のＶH2−ＶG2の平均はほぼ同一で同一濃度が記録
され問題はない。
【００４０】図１３は図６においてコンデンサがない場
合で更にＳＴＲＢＡ、ＳＴＲＢＢを１ライン中１回ずつ
“オン”させるときに奇数ブロック（ＩＣ1 、ＩＣ3 ・
・・ＩＣ63) 中４素子のみ“オン”、偶数ブロック（Ｉ
Ｃ2 、ＩＣ4 ・・・ＩＣ64)の全素子“オン”の場合の
ＶH2−ＶG2の変化を示す図、図１４は図１３のＶH2−Ｖ
G2における印字状態を説明する図である。
合で更にＳＴＲＢＡ、ＳＴＲＢＢを１ライン中１回ずつ
“オン”させるときに奇数ブロック（ＩＣ1 、ＩＣ3 ・
・・ＩＣ63) 中４素子のみ“オン”、偶数ブロック（Ｉ
Ｃ2 、ＩＣ4 ・・・ＩＣ64)の全素子“オン”の場合の
ＶH2−ＶG2の変化を示す図、図１４は図１３のＶH2−Ｖ
G2における印字状態を説明する図である。
【００４１】図１３においてＮ＋１ライン目のＳＴＲＢ
Ａ＝“１”の期間は負荷電流が非常に小さいため図１の
コンデンサＣ２に補正電圧（１２．８×（ｒH1＋ｒG1＋
ｒH2＋ｒG2) Ｖが余計にチャ−ジされたままとなりＳＴ
ＲＢＢ＝“１”の期間のＶH2−ＶG2よりＳＴＲＢＡ＝
“１”の期間のＶH2−ＶG2の方が高く図１４の印字結果
となる。つまり奇数ブロックの４素子に相当する部位３
０（６１−６４素子、１８９−１９２素子、・・・２４
０３−２４９６素子）が濃く、偶数ブロック部３１（６
５−１２８素子、１９３−２５６素子、・・・２４９７
−２５６０素子）が薄くなる。なお、一般的にはサ−マ
ルヘッド内部に電流オン、オフ時のスパイク電圧を軽減
するために１００μＦ程度のコンデンサが内部に設けら
れているのみである。図６においては、サ−マルヘッド
内あるいはサ−マルヘッドの近傍にある容量以上のコン
デンサを設け、更に１ライン中４回以上のＳＴＲＢＡと
ＳＴＲＢＢを切り換えることにより図１４に示される不
具合を解消せんとするものである。
Ａ＝“１”の期間は負荷電流が非常に小さいため図１の
コンデンサＣ２に補正電圧（１２．８×（ｒH1＋ｒG1＋
ｒH2＋ｒG2) Ｖが余計にチャ−ジされたままとなりＳＴ
ＲＢＢ＝“１”の期間のＶH2−ＶG2よりＳＴＲＢＡ＝
“１”の期間のＶH2−ＶG2の方が高く図１４の印字結果
となる。つまり奇数ブロックの４素子に相当する部位３
０（６１−６４素子、１８９−１９２素子、・・・２４
０３−２４９６素子）が濃く、偶数ブロック部３１（６
５−１２８素子、１９３−２５６素子、・・・２４９７
−２５６０素子）が薄くなる。なお、一般的にはサ−マ
ルヘッド内部に電流オン、オフ時のスパイク電圧を軽減
するために１００μＦ程度のコンデンサが内部に設けら
れているのみである。図６においては、サ−マルヘッド
内あるいはサ−マルヘッドの近傍にある容量以上のコン
デンサを設け、更に１ライン中４回以上のＳＴＲＢＡと
ＳＴＲＢＢを切り換えることにより図１４に示される不
具合を解消せんとするものである。
【００４２】図６に示されるコンデンサの容量Ｃは次の
ように定められる。すなわち、電源電圧の変化に対する
応答時間をＴ（仮に６００μ秒）とすると、Ｃ×（ｒH1
＋ｒG1＋ｒH2＋ｒG2) ≦Ｔで表される。ここでＴ＝６０
０μ秒、ｒH1＋ｒG1＋ｒH2＋ｒG2＝５０ｍΩとすると、
Ｃ＝１２０００μＦとなる。この理由はＣを余り大きく
すると結局パルス状の負荷電流ＩTHに対する電流応答を
遅くするからである。さらにＳＴＲＢＡまたはＳＴＲＢ
Ｂの時間をｔとしＶH2−ＶG2の変動を仮に０．１Ｖ以下
としたい場合Ｃ×０．１(V) ≧ＩMAX ×ｔの式が成立す
る。ここでｔの時間は電源の応答時間より十分に短くこ
の期間は電源からの補充なしにＣのみでサ−マルヘッド
への電流を供給するとした場合その期間に電圧低下が
０．１Ｖであるという条件のもとにこの式が成立する。
ここでｔは次のように最小し急かんみが選択される。す
なわち、図８においてＴR1、ＴR2・・・ＴRnのオン、オ
フ時間は約１００ｎ秒でありｔはその５０倍、例えばｔ
＝１０μ秒とすると、Ｃ≧（１２．８×１０×１０-6)/
０．１＝１２８×１０-5＝１２８０μＦとなる。本実施
例ではＣ＝２２００μＦとしている。
ように定められる。すなわち、電源電圧の変化に対する
応答時間をＴ（仮に６００μ秒）とすると、Ｃ×（ｒH1
＋ｒG1＋ｒH2＋ｒG2) ≦Ｔで表される。ここでＴ＝６０
０μ秒、ｒH1＋ｒG1＋ｒH2＋ｒG2＝５０ｍΩとすると、
Ｃ＝１２０００μＦとなる。この理由はＣを余り大きく
すると結局パルス状の負荷電流ＩTHに対する電流応答を
遅くするからである。さらにＳＴＲＢＡまたはＳＴＲＢ
Ｂの時間をｔとしＶH2−ＶG2の変動を仮に０．１Ｖ以下
としたい場合Ｃ×０．１(V) ≧ＩMAX ×ｔの式が成立す
る。ここでｔの時間は電源の応答時間より十分に短くこ
の期間は電源からの補充なしにＣのみでサ−マルヘッド
への電流を供給するとした場合その期間に電圧低下が
０．１Ｖであるという条件のもとにこの式が成立する。
ここでｔは次のように最小し急かんみが選択される。す
なわち、図８においてＴR1、ＴR2・・・ＴRnのオン、オ
フ時間は約１００ｎ秒でありｔはその５０倍、例えばｔ
＝１０μ秒とすると、Ｃ≧（１２．８×１０×１０-6)/
０．１＝１２８×１０-5＝１２８０μＦとなる。本実施
例ではＣ＝２２００μＦとしている。
【００４３】図１０はサ−マルヘッドの全素子に通電す
る（黒ベタ印字）のときのＶH2−ＶG2の変化を示す図で
ある。
る（黒ベタ印字）のときのＶH2−ＶG2の変化を示す図で
ある。
【００４４】図６のＣ＝０、すなわちコンデンサがない
ときはＳＴＲＢＡとＳＴＲＢＢのＶH2−ＶG2には差があ
るがＣ＝２２００μＦのときはＩTHも平均的な電流とな
り（パルス電流ではなく）結局ＶH2−ＶG2もほぼ２０Ｖ
で安定し均一な濃度の印字結果を得ることができる。
ときはＳＴＲＢＡとＳＴＲＢＢのＶH2−ＶG2には差があ
るがＣ＝２２００μＦのときはＩTHも平均的な電流とな
り（パルス電流ではなく）結局ＶH2−ＶG2もほぼ２０Ｖ
で安定し均一な濃度の印字結果を得ることができる。
【００４５】
【発明の効果】補償回路はプリンタへ供給される負荷電
流に応じ、電源内部のみでその電流を検知し、電圧低下
を補償するように構成されているので、印字量の増加に
よる電源電圧の低下を電源ユニットのみで補正して安定
した電圧をプリンタに印加することができる。更に本発
明の電源をプリンタに使用することによって均一な濃度
の印字が得ることができる。
流に応じ、電源内部のみでその電流を検知し、電圧低下
を補償するように構成されているので、印字量の増加に
よる電源電圧の低下を電源ユニットのみで補正して安定
した電圧をプリンタに印加することができる。更に本発
明の電源をプリンタに使用することによって均一な濃度
の印字が得ることができる。
【図１】本発明のサ−マルプリンタ用電源の実施例を示
す図である。
す図である。
【図２】本発明のサ−マルプリンタ用電源の他の実施例
を示す図である。
を示す図である。
【図３】サ−マルヘッドのブロック図である。
【図４】プリンタ部の１例を示す図である。
【図５】電源ユニット、サ−マルヘッド、制御部を示す
図である。
図である。
【図６】図６は本発明のサ−マルプリンタの実施例を示
す図である。
す図である。
【図７】サ−マルヘッドの抵抗体への通電状態による電
圧の変化を説明する図である。
圧の変化を説明する図である。
【図８】６４回路分を１つのＩＣ上に集積したドライバ
−ＩＣを説明する図である。
−ＩＣを説明する図である。
【図９】本発明のコンデンサを備えたサ−マルヘッドの
実施例を示す図である。
実施例を示す図である。
【図１０】図１０はサ−マルヘッドの全素子に通電する
（黒ベタ印字）のときのＶH2−ＶG2の変化を示す図であ
る。
（黒ベタ印字）のときのＶH2−ＶG2の変化を示す図であ
る。
【図１１】図３のサ−マルヘッドにおいて全素子に通電
する（黒ベタ印字）のときのＶH2−ＶG2の変化を示す図
である。
する（黒ベタ印字）のときのＶH2−ＶG2の変化を示す図
である。
【図１２】図１２は図６においてコンデンサがない場合
で更にＳＴＲＢＡ、ＳＴＲＢＢを１ライン中１回ずつ
“オン”させるときに全サ−マル素子を“オン”すると
きのＶH2−ＶG2の変化を示す図である。
で更にＳＴＲＢＡ、ＳＴＲＢＢを１ライン中１回ずつ
“オン”させるときに全サ−マル素子を“オン”すると
きのＶH2−ＶG2の変化を示す図である。
【図１３】図６においてコンデンサがない場合で更にＳ
ＴＲＢＡ、ＳＴＲＢＢを１ライン中１回ずつ“オン”さ
せるときに奇数ブロック中４素子のみ“オン”、偶数ブ
ロックの全素子“オン”の場合のＶH2−ＶG2の変化を示
す図である。
ＴＲＢＡ、ＳＴＲＢＢを１ライン中１回ずつ“オン”さ
せるときに奇数ブロック中４素子のみ“オン”、偶数ブ
ロックの全素子“オン”の場合のＶH2−ＶG2の変化を示
す図である。
【図１４】図１３のＶH2−ＶG2における印字状態を説明
する図である。
する図である。
【図１５】一般的なサ−マルプリンタ用電源を示す図で
ある。
ある。
１ 変圧器 ２ ブリッジ ３ トランジスタ ４、５、６ 差動増幅器 Ｒ1 、Ｒ2 、Ｒ3 、Ｒ4 、Ｒ5 、Ｒ6 抵抗体 Ｃ１、Ｃ２ コンデンサ
Claims (4)
- 【請求項１】 プリンタに電力を供給する電源ユニット
と、前記電源ユニット及び前記プリンタを結合する導線
とを備えたプリンタ用電源であって、前記電源ユニット
は該電源ユニットから前記プリンタへ印加される電圧の
低下を補償する補償回路を含み、前記補償回路は前記プ
リンタへ供給される負荷電流に応じ、電源内部のみでそ
の電流を検知し、電圧低下を補償するように構成されて
いることを特徴とするプリンタ用電源。 - 【請求項２】 プリンタ用電源から供給される電力を受
け取るようにプリンタ用電源と接続された一対の接続点
を備えた分割印字用のサ−マルヘッドと、前記一対の接
続点に接続されており分割印字を行うときに分割される
各ブロックの印字総数が相違しても前記一対の接続点間
の電位差を所定の値に維持するように構成されたコンデ
ンサとを含むことを特徴とするプリンタ。 - 【請求項３】 前記コンデンサと前記プリンタ用電源ま
での総抵抗をｒ、前記プリンタ用電源の応答時間Ｔとす
れば、前記コンデンサは容量ＣがＴ／ｒ以下となるよう
に構成されていることを特徴とする請求項２に記載のプ
リンタ。 - 【請求項４】 前記一対の接続点間の電圧低下を△Ｖ、
各ブロックの印字オン時間をｔ、前記サ−マルヘッドの
最大消費電流をＩとすれば、前記コンデンサは容量Ｃが
Ｉ・ｔ／△Ｖ以上となるように構成されていることを特
徴とする請求項２に記載のプリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4904893A JPH0664207A (ja) | 1992-06-17 | 1993-03-10 | プリンタ用電源及びプリンタ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-157945 | 1992-06-17 | ||
| JP15794592 | 1992-06-17 | ||
| JP4904893A JPH0664207A (ja) | 1992-06-17 | 1993-03-10 | プリンタ用電源及びプリンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0664207A true JPH0664207A (ja) | 1994-03-08 |
Family
ID=26389400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4904893A Pending JPH0664207A (ja) | 1992-06-17 | 1993-03-10 | プリンタ用電源及びプリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664207A (ja) |
-
1993
- 1993-03-10 JP JP4904893A patent/JPH0664207A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0499373B1 (en) | Energy control circuit for a thermal inkjet printhead | |
| EP0035746B1 (en) | Thermal recording apparatus | |
| US5053790A (en) | Parasitic resistance compensation for thermal printers | |
| JP2607514B2 (ja) | サーマル・プリント装置 | |
| US20120007908A1 (en) | Printing apparatus | |
| EP0545260A2 (en) | Method and apparatus for driving a thermal head to reduce parasitic resistance effects | |
| JP3520090B2 (ja) | サーマルプリンタのための加熱制御 | |
| US5642148A (en) | Thermal head apparatus with integrated circuits and current detection | |
| EP0607513A2 (en) | Improved power supply for individual control of power delivered to integrated drive thermal inkjet printhead heater resistors | |
| JPH0664207A (ja) | プリンタ用電源及びプリンタ | |
| JPH0460387B2 (ja) | ||
| US4893190A (en) | Gradation control device for thermal ink-transfer type printing apparatus | |
| EP0573923B1 (en) | Thermal type recording apparatus | |
| US5121135A (en) | Thermal head having integral analog drive compensation | |
| US11485135B2 (en) | Print element substrate, printhead, and printing apparatus | |
| EP0574742B1 (en) | Power source for printer | |
| JP2849651B2 (ja) | 画像形成装置 | |
| EP0307151B1 (en) | Printer | |
| JP3677945B2 (ja) | 記録装置用ヘッド駆動装置 | |
| CN1660580B (zh) | 驱动装置及打印头 | |
| JPH0531938A (ja) | サーマルヘツド駆動回路 | |
| JPH07137328A (ja) | 中間調記録装置 | |
| JPH02137940A (ja) | 印写装置 | |
| JP2521453B2 (ja) | サ−マルヘツド | |
| JPH0462555B2 (ja) |