JPH0664532B2 - 多端末システムにおけるカードの識別及び接続の検問方法 - Google Patents

多端末システムにおけるカードの識別及び接続の検問方法

Info

Publication number
JPH0664532B2
JPH0664532B2 JP61058465A JP5846586A JPH0664532B2 JP H0664532 B2 JPH0664532 B2 JP H0664532B2 JP 61058465 A JP61058465 A JP 61058465A JP 5846586 A JP5846586 A JP 5846586A JP H0664532 B2 JPH0664532 B2 JP H0664532B2
Authority
JP
Japan
Prior art keywords
slot
card
terminal
port
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61058465A
Other languages
English (en)
Other versions
JPS61279930A (ja
Inventor
ジエームズ・フランシス・バツクレイ
ギヤリソン・キユエイ・ケニー
リチヤード・マーチン・モーリソン
マイケル・ジヨセフ・ステンバー
エドワード・ジヨセフ・ウエンデル
Original Assignee
インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション filed Critical インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション
Publication of JPS61279930A publication Critical patent/JPS61279930A/ja
Publication of JPH0664532B2 publication Critical patent/JPH0664532B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明はデータ端末システム、特にユーザによるセット
アップを援助する手段を有し、システム自体のアーキテ
クチャ上の構成を分析するための手段、およびユーザが
故障部分を検出し、識別するための手段を包含する多層
多重システムに関するものである。
Ｂ．従来技術 多種の目的のため、データ処理システムにおけるモジュ
ールの個体数を検出する方法は、公知である。一例とし
ては、システムのアドレス空間にアドレスを割当てるた
め、さまざまな大きさのメモリ・モジュールが参照され
るものがある。システム内の個々のモジュールを識別
し、テストする他の構成も、公知である。これらのモジ
ュールがバス・システムのスロットに差し込まれるカー
ドの形をとっていることがしばしばあり、また場合によ
っては、ユーザは各種のカードをシステムのスロット
に、ほぼランダムに差し込むこともできる。伝送回線で
折り返しテストを行うことも公知であるが、この場合、
このテスト方法によって解決される問題、たとえば、伝
送回線の他端に作動している装置があるかどうかの問題
は、比較的簡単なものである。
Ｃ．発明が解決しようとする問題点 より複雑な多端末システムでシステム解析を行う必要が
ある。このようなシステムは構内または遠隔のホスト演
算処理装置、端末クラスタ制御処理装置、および後者に
直結されるか、あるいは端末増設装置を介して接続され
た端末装置を包含していることがあり、増設装置はそれ
自体がクラスタ制御処理装置に対して固有のもののこと
も、遠隔のもののこともある。各種の制御および伝送プ
ロトコルが、このようなシステムの対応する階層もしく
は同一の階層に存在していることがあり、したがってシ
ステムの自己解析およびテストは複雑な問題となる。
したがつて、本発明の主な目的は、多端末装置用のスロ
ツト中に搭載されたカードのＩＤを識別し、次にそれら
の搭載カードと外部給電回路との間に実際に良好な電気
的接続が確立されていることを保証するカードの識別及
び接続の検問方法を提供することである。
本発明の他の目的は、各々、異なるバス及びアクセス手
段を使用するカードＩＤ識別シーケンス及び折り返しテ
スト・シーケンスを利用して多端末システムにおけるカ
ードの識別及び接続を検問する方法を提供することであ
る。
Ｄ．問題点を解決するための手段 本発明によれば、端末システムにおいて、１枚の処理装
置カードおよび数枚の機能カードが基板のスロットに差
し込まれ、入出力信号ケーブルがカードまたは遠隔マル
チプレクサないし端末装置、あるいはこれら両者に接続
される。特殊カード識別（ＩＤ）バスが機能カードによ
って駆動され、処理装置のＩＤアダプタに受入れられて
いる。ＩＤアダプタは基板のスロットの各々に向って延
びている１本の選択ラインを有している。ＩＤアダプタ
は選択ラインを一時に１本ずつ使用可能とし、これによ
って選択された機能カードがそのＩＤをＩＤバスへ送
る。処理装置はスロットの数をＩＤによって記録するも
のであり、またＩＤを解析して、有効な構成が存在して
いるかどうかの決定を行うこともできる。処理装置は次
いで、そのポートの各々で折り返しテストを行う。この
テストは折り返しを行ったＩＤを変更し、当初記録され
ていたＩＤと比較することにより、処理装置（マイクロ
・コードで操作される制御装置）がポートに接続されて
いる特定のカードへの物理的なリンクを論理的に確立す
ることを可能とする。
本発明に従って端末システムにおいてカードの接続状態
を検出する方法は、カード・スロットを順次調べて、該
カード・スロット内のカードから識別番号を受信し、複
数のカード・スロットとカードの識別記号との対応関係
をテーブルに記録することを特徴とする。この方法はさ
らに、折り返しコマンドをポートから順次送り、折り返
しコマンドに応じて各カードの識別記号を変更し、問合
せステップの再開に応じて変更された識別記号を報告
し、変更された識別記号を、前記のテーブルに記録され
ているものと比較し、かつこのように識別されたカード
をポートに関連させることを含みうる。
Ｅ．実施例 第２図のシステムはマイクロプロセッサ１２およびこれ
を制御する固有の読取専用記憶装置を包含する制御装置
１０を包含している。制御装置１０はランダム・アクセ
ス記憶装置１６に接続されているメモリ・バス１４を有
しており、該記憶装置はシステムで必要とされるものに
十分な容量を有している。アダプタ２０およびドライバ
／レシーバ（Ｄ／Ｒ）２２を介してホスト・チャネルに
接続されたメモリ・マップド入出力ＤＭＡバス１８も包
含されている。
制御装置１０はこれに接続された端末装置をサポート
し、かつ操作員制御パネル２８との通信経路２６の１本
を提供する入出力バス２４、及び後で説明する様に本発
明にしたがって利用されるＩＤバス１０６を具備する。
入出力バス２４は遠隔ホストに接続されているモデム３
２用のアダプタ３０などの各種の装置に接続されてい
る。
入出力バス２４に接続されている主要なアダプタは、装
置クラスタ・アダプタ（ＤＣＡ）３８であり、これは図
示の実施例においては、ポート４０、４２、４４および
４６を有している。ポート４０、４２は同軸ケーブル５
２、５４のそれぞれにより、端末マルチプレクス・アダ
プタ（ＴＭＡ）４８、５０に接続されており、各端末マ
ルチプレクス・アダプタ４８、５０は図示の実施例では
８で表されている複数個の端末装置、たとえば鍵盤表示
ワークステーション５６、印刷装置５８などをサポート
している。入出力バス２４のデータの流れはパラレルの
ものであるが、装置クラスタ・アダプタ３８から端末マ
ルチプレクス・アダプタ４８および５０へ、したがって
これに接続されている各種の端末装置５６、５８への通
信は、シリアル同軸回線によって行われる。ポート４４
は、同軸ケーブル６０を介して遠隔増設装置（ＦＯＢ）
６２に接続されるものと図示されており、遠隔増設装置
６２も端末マルチプレクス・アダプタ４８および５０と
同様に、６４で示すワークステーションなどの複数個の
装置をサポートすることができる。装置クラスタ・アダ
プタ３８の他のポート４６は、印刷装置６６などの単一
の装置に接続されている。
第３図は機器キャビネット８０を示すものであり、この
キャビネットには第２図に示したシステムの機器が収め
てある。差し込み式のカード若しくはモジュールとして
の端末マルチプレクス・アダプタ４８および５０、なら
びに装置クラスタ・アダプタ３８を包含する部分を露出
するため、カバー・パネルが除去されている。なお、装
置クラスタ・アダプタの一部は取り除かれている。カー
ドの各々は対応するスロットに差し込まれているが、ユ
ーザが設置できる部品もあり、これらを幾つかのスロッ
トの内任意のものに差し込むこともできる。本発明の方
法には、どのモジュールが差し込まれているか、またど
のスロットに差し込まれているかを決定することが包含
されている。図示のごとく、各種のケーブル６０、６８
等は通常の態様で配置されるものであるが、混り合って
しまい、目視によって確認することに時間がかかるもの
となってしまう。本発明の実施例には、装置クラスタ・
アダプタ３８のどのポートがどの局所および遠隔装置に
接続されているか、及びこれらの装置の特性を決定する
手段が包含されている。
第２図の単一の同軸ケーブル６０は制御装置１０の装置
クラスタ・アダプタ３８と、多数のデータ端末装置用の
遠隔増設装置６２との間で使用できるものであり、デー
タ端末装置のひとつは鍵盤表示装置または印刷装置、あ
るいはこの両方を示すものである。制御装置はこれが共
通の同軸ケーブルを介して伝送するアウトバウンド・メ
ッセージの各々に、端末装置アドレスを挿入する。増設
装置は同軸ケーブルからメッセージを受信し、これをア
ドレスされた端末装置に分配する。本明細書で説明する
システムにおいて、端末装置から制御装置へのすべての
トラフィックは、制御装置からその端末装置を対象とし
て与えられるポーリングその他のコマンドに対する直接
の応答であり、したがってこの応答は端末装置の識別番
号を含む必要のないものである。
増設装置６２のテストを行うには、端末装置のアドレス
・ヘッドを含むテスト・メッセージを、増設装置へ送出
し、かつ増設装置にこのメッセージをこれが端末装置か
らの応答であるかのようにして、送り返させることがで
きることが望ましい。装置クラスタ・アダプタ３８は装
置に対する正規のメッセージの前に装置のアドレスを挿
入し、増設装置は、アドレスを解読し、適切な増設ポー
トを選択し、正規の使用時には、正規のメッセージを適
正な端末装置へ転送する。
第４図は、この様な技法および折り返しテスト実行する
ための構成を略示したものである。装置クラスタ・アダ
プタ３８は装置に対する通常の同期ビットＳＢ２、コマ
ンド・バイトおよびパリティ・ビットＰ２に先立って同
期ビットＳＢ１、装置アドレスＡＤＤＲおよびパリティ
・ビットＰ１をシフトレジスタ８４に挿入する。同軸ド
ライバ／レシーバ（Ｄ／Ｒ）８３は回線静止ビットおよ
び開始コード波形を挿入する。次いで、ＳＢ１、ＡＤＤ
ＲおよびＰ１がこの順序で、レジスタから同軸ケーブル
６０にシフトされる。遠隔増設装置６２において、この
信号が回線制御モジュールＬＣＭ１によって同軸ケーブ
ルから受信され、ＳＢ１と装置アドレスがシフトレジス
タ８５に受け入れられる。シフトレジスタ８５の端部に
同期ビットＳＢ１が到達すると、そのことを示す信号が
線８１に生じ、インバータ８６を介してＡＮＤゲート８
７を禁止し、これによってＬＣＭ１からシフトレジスタ
８５へのそれ以上の入力をブロックする。同時に、線８
１の信号は他のＡＮＤゲート８８を使用可能とし、後続
のメッセージを８ビットの遅延回路７８へ通過させる。
この遅延時間中に装置アドレスＡＤＤＲはメッセージの
経路を設定するのに使用される。このため、シストレジ
スタ８５内の装置アドレスが復号回路７９に対してゲー
トされる。復号回路７９はアドレスに応じて特定の装置
に関連した単一のゲート（７６ａ、７６ｂ等の内の１
つ）の条件付けを行う。
希望する折り返しテストを行うため、制御装置が折り返
しコマンドを増設装置へ送り、増設装置が、受信したデ
ータ部分を保持し、これを制御装置に対して再伝送する
ことを可能とする構成が設けられる。これは次のように
して行われる。
(1)制御装置のドライバ／レシーバにおいて、装置アド
レスと共に折り返しモード・ビットＷを挿入する手段を
設ける。
(2)増設装置において折り返しモード・ビットＷを検出
し、アウトバウンド伝送データを記憶し、記憶したデー
タを増設を介して制御装置へ送り返す手段を設ける。
折り返しモード・ビットＷは増設装置のシフトレジスタ
８５に記憶されているアドレス・フィールドの最後のビ
ットである。ビットＷの検出を示す信号は線３６に現わ
れてＡＮＤゲート８９を付勢する。ＡＮＤゲート８９へ
の他の２つの入力は、ライン９０上の折り返しデータお
よび線８１上のＳＢ１検出信号である。それ故、データ
は装置へ送られることなく、応答信号としてドライバ／
レシーバ８３へ返送される。
第５図は対応するカード・スロット１００、１０２及び
１０４に収められたカードないしモジュール４８、５０
および３８の概略を示すものであり、これらのスロット
によってこれらのカードは入出力バス２４およびＩＤバ
ス１０６へ接続されている。図面を簡略化するため、同
軸ケーブルはこの図においては省略されている。すべて
のスロットを使用する必要はなく、使用されていないも
ののひとつを、１０８で示す。また、これらを所定の順
序で使用する必要もない。しかしながら、各スロット１
００、１０２、１０４、１０８は制御装置１０（第２
図）に接続された独立した問合せライン１１０、１１
２、１１４、１１６を有しており、制御装置は第１Ａ図
に示す方法に従って、これらのラインを用いてそれぞれ
のスロットにあるカード４８、５０、３８などに対し
て、一度に一個づつ照会を行い、カードからそのＩＤ番
号をＩＤバス１０６に置くようにさせることができる。
そして、制御装置１０は第１表に示すごとくスロットと
ＩＤ番号との対応関係を示すスロット・テーブルを作成
することができる。第１表において、ＩＤ番号は１０進
数で示されているが、実際には８ビット・バイトなどの
２進数である。これらのＩＤ番号は、以下で説明する本
発明の他の特徴にしたがって変更できるものである。
第４図を参照して説明した折り返しテストは第１Ｂ図乃
至第１Ｄ図に示すシーケンスに従って行われる。端末マ
ルチプレクサ・アダプタ４８または５０に接続されてい
る装置クラスタ・アダプタ３８のポートのひとつから折
り返しテストを行った場合、カードの折り返しテスト論
理手段はそのＩＤレジスタのビットの変更を行う。従っ
て、カードを対応する問合せライン１１０、１１２によ
って再度ポーリングすると、ＩＤのひとつが当初のもの
と同じでなくなっていることが判明する。このことは第
１表の２番目のＩＤ番号列に略示されており、ＩＤ番号
が５１に変わっている。これはスロット１０２に差し込
まれているカードが、折り返しコマンドを送信した装置
クラスタ・アダプタのポートに接続されているものであ
ることを意味している。どのＩＤでも変更が行われない
のであれば、これは折り返しコマンドを発行したポート
が機能する端末マルチプレクス・アダプタに接続されて
いなかったことを意味する。折り返しコマンドが戻され
るが、このようなＩＤの変更を生じていなかった場合に
は、これはこのコマンドが第２図の装置６２などの遠隔
増設装置から折り返されたことを意味する。コマンドが
まったく帰ってこなければ、ポートが第２図の印刷装置
６６などの単一の装置に接続されているか、あるいは機
能する端末装置にまったく接続されていないかを意味す
る。後者の状態は、端末装置に対してポーリングを行う
ことによってテストできるものであり、このポーリング
の際、端末装置が存在していれば、たとえば米国特許第
４２７１４７９号で説明してあるような適切なメッセー
ジが返送される。テストの結果、第１表に示すように、
ＩＤの５０から５１への変更をもたらす端末マルチプレ
クス・アダプタに関して、ポート４２とスロット１０２
のカードとの関係が確認される。これはポート４２がテ
スト信号を送信したものとわかっているからである。こ
れがポート４０であった場合には、これはスロット１０
０とこれに対するケーブル結線その他によって関連して
いるポートとなる。
理解しておかなければならないのは、カード４８、５０
に関する上述の論理機能は各種の態様で実施できるとい
うことである。簡単な例を第６図に示すが、この例にお
いてアダプタ３８および同軸ケーブル５２に連結されて
いるバス２４の折り返しコマンドは、復合回路１２０に
おいて復号され、ラッチ・インバータ１２２をセットし
て、ライン１１０を介した問合せに応じてバス１０６に
供給されるＩＤレジスタ１１８の出力の１ビットを変更
する。このラッチ１２２は接続されている同軸ケーブル
上の任意の非折り返しコマンドによってリセットされ
る。もちろん、論理手段はカードの技術に適した任意の
種類のものでよい。
第２表は本発明のさらに他の特徴に関するテーブルを示
すものである。上述の折り返しテストを実施することに
より、この表を作成することができる。この表において
ＴＭＡに接続されているポート４０には８つのアドレ
ス、０−７が割当てられている。ＴＭＡに接続されてい
ることが判明している次のポート４２にも、次のアドレ
スのグループ８−１５が割当てられている。単一の装置
に接続されていることが判明しているポート４６には、
単一のアドレス１６が与えられており、また遠隔増設装
置に接続されているポート４４には８つのアドレス１７
−２４が割当てられている。
上述の折り返しテストにおける若干のハードウェア機能
を除き、上記の各種機能のほとんどは、制御装置１０に
常駐するマイクロコードによって容易に達成される。マ
イクロコードは第３図に示すディスケット駆動機構１２
６によって処理装置にロードできる。
Ｆ．発明の効果 本発明によれば、カードの接続状態を知ることができ、
これによってシステムがシステム自体の診断を行えるだ
けではなく、ユーザに交換が必要な個々の要素などの情
報を与えることができる。この情報は第２図の操作パネ
ル２８の指示装置１２８を介して、あるいは処理装置１
０に接続された任意の適当な表示装置を介して与えられ
る。与えられる情報は、たとえば、ユーザに故障したカ
ードをスロット番号によって正確に指示したり、システ
ム保守作業の型式を指示したりでき、あるいはアドレス
割当て構成表などを示すことができる。この情報を利用
する方法は多様であり、またこれがシステム自体の操作
によって発生するものであるから、これによってユーザ
にかかる負担は最小限のものとなる。
【図面の簡単な説明】
第１Ａ図、第１Ｂ図、第１Ｃ図及び第１Ｄ図は本発明に
従った動作シーケンスを示す流れ図である。 第２図は、本発明を実施する端末システムの略図であ
る。 第３図は、第２図の端末システムの実際の構造を示す図
面である。 第４図は、第２図のシステムに多数の端末装置を接続す
るための、折り返しテスト機能を包含した遠隔増設装置
の略図である。 第５図は、第３図の端末システムの一部を形成し、カー
ドまたはその内部のモジュールの同一性およびスロット
位置を確認するために作動可能なカード識別システムの
図面である。 第６図は、折り返しコマンドに応答し、モジュールのＩ
Ｄを変更する、カードまたはモジュールの回路手段の略
図である。 １０……制御装置、３８……装置クラスタ・アダプタ、
４０、４２、４４、４６……ポート、４８、５０……端
末マルチプレクス・アダプタ、６２……遠隔増設装置、
１００、１０２、１０４、１０６……カード・スロッ
ト、１０６……ＩＤバス、１１０、１１２、１１４、１
１６……問合せライン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・ジヨセフ・ステンバー アメリカ合衆国ニユーヨーク州キングスト ン、ガイトン・ストリート35番地 (72)発明者 エドワード・ジヨセフ・ウエンデル アメリカ合衆国ニユーヨーク州ウツドスト ツク、パトリシア・レーン、アール・エ フ・デイ19番地 (56)参考文献 特開 昭56−97123（ＪＰ，Ａ) 特開 昭59−226919（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】対応する端末装置用の複数の各電気回路カ
    ード（カードと呼ぶ）を着脱自在に収容する複数の各ス
    ロツトに個別の問合せ線を接続しておき、制御装置か
    ら、これらの問合せ線を順々に付勢して各スロツト内の
    カードの有無を尋問し、各スロツト内に存在するカード
    を特定する識別データ（ＩＤ）を各スロツトに共通接続
    されたＩＤバスを介して上記制御装置により受信し、上
    記ＩＤとスロツトとの対応関係をスロツト・テーブルの
    形で記録する各機能を有するカード・スロツト尋問シス
    テムを準備する段階、 上記尋問システムを使用してカード・スロツトの接続状
    態を尋問しスロツト・テーブルを予め作成するカードＩ
    Ｄ識別段階、 上記制御装置から入出力バスを介してクラスタ・アダプ
    タにより受信した折り返しコマンドを該クラスタ・アダ
    プタの各ポートから対応する各スロツトに向けて順々に
    送信し、スロツト側において上記折り返しコマンドに応
    答して該スロツト内のカードＩＤを変更する段階、 上記尋問システムによる再尋問に応答して上記変更ＩＤ
    を上記制御装置により受信し、次に、この変更ＩＤを、
    上記スロツト・テーブル中に既に記録されているオリジ
    ナルＩＤに比較する段階、 不一致の比較結果に対応するカードを上記ポートに関連
    付ける段階、 とより成る多端末システムにおけるカードの識別及び検
    問方法。
JP61058465A 1985-06-03 1986-03-18 多端末システムにおけるカードの識別及び接続の検問方法 Expired - Lifetime JPH0664532B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/740,094 US4760553A (en) 1985-06-03 1985-06-03 Terminal system configuration tracing method and apparatus
US740094 1985-06-03

Publications (2)

Publication Number Publication Date
JPS61279930A JPS61279930A (ja) 1986-12-10
JPH0664532B2 true JPH0664532B2 (ja) 1994-08-22

Family

ID=24975011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61058465A Expired - Lifetime JPH0664532B2 (ja) 1985-06-03 1986-03-18 多端末システムにおけるカードの識別及び接続の検問方法

Country Status (5)

Country Link
US (1) US4760553A (ja)
EP (1) EP0204507B1 (ja)
JP (1) JPH0664532B2 (ja)
CA (1) CA1257707A (ja)
DE (1) DE3689241T2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910655A (en) * 1985-08-14 1990-03-20 Apple Computer, Inc. Apparatus for transferring signals and data under the control of a host computer
US4912627A (en) * 1985-08-14 1990-03-27 Apple Computer, Inc. Method for storing a second number as a command address of a first peripheral device and a third number as a command address of a second peripheral device
US4918598A (en) * 1985-08-14 1990-04-17 Apple Computer, Inc. Method for selectively activating and deactivating devices having same first address and different extended addresses
US4875158A (en) * 1985-08-14 1989-10-17 Apple Computer, Inc. Method for requesting service by a device which generates a service request signal successively until it is serviced
JPS63109531A (ja) * 1986-10-28 1988-05-14 Nec Corp カ−ド認識方式
US5038320A (en) * 1987-03-13 1991-08-06 International Business Machines Corp. Computer system with automatic initialization of pluggable option cards
JPS63268004A (ja) * 1987-04-24 1988-11-04 Koyo Denshi Kogyo Kk プログラマブル・コントロ−ラ
US4980850A (en) * 1987-05-14 1990-12-25 Digital Equipment Corporation Automatic sizing memory system with multiplexed configuration signals at memory modules
US4862355A (en) * 1987-08-13 1989-08-29 Digital Equipment Corporation System permitting peripheral interchangeability during system operation
AU611919B2 (en) * 1987-09-17 1991-06-27 Hewlett-Packard Company Apparatus and method for tracking and identifying printed circuit assemblies
US5148389A (en) * 1988-04-05 1992-09-15 Convergent Technologies, Inc. Modular expansion bus configuration
US5161102A (en) * 1988-09-09 1992-11-03 Compaq Computer Corporation Computer interface for the configuration of computer system and circuit boards
US5257387A (en) * 1988-09-09 1993-10-26 Compaq Computer Corporation Computer implemented method and apparatus for dynamic and automatic configuration of a computer system and circuit boards including computer resource allocation conflict resolution
US5121500A (en) * 1988-12-30 1992-06-09 International Business Machines Corporation Preliminary polling for identification and location of removable/replaceable computer components prior to power-up
US5301303A (en) * 1990-04-23 1994-04-05 Chipcom Corporation Communication system concentrator configurable to different access methods
JP2547654B2 (ja) * 1990-06-29 1996-10-23 三洋電機株式会社 データ処理装置
EP0472814B1 (en) * 1990-08-31 1996-12-18 International Business Machines Corporation Channel paths in a computer I/O system
US5367640A (en) * 1991-04-30 1994-11-22 Hewlett-Packard Company System for configuring an input/output board in a computer
GB2260003B (en) * 1991-09-28 1995-06-14 Motorola Israel Ltd Option board identification
US5261115A (en) * 1991-10-22 1993-11-09 Apple Computer, Inc. Multi-board system with shift board selection
US5333285A (en) * 1991-11-21 1994-07-26 International Business Machines Corporation System crash detect and automatic reset mechanism for processor cards
CA2092486C (en) * 1992-05-11 1999-05-11 Vincent Ferri Automatic slot identification and address decoding system
US5517646A (en) * 1994-04-25 1996-05-14 Compaq Computer Corp. Expansion device configuration system having two configuration modes which uses automatic expansion configuration sequence during first mode and configures the device individually during second mode
US5574948A (en) * 1994-08-25 1996-11-12 United Microelectronics Corp. Method for separating jumpless add-on cards having identical I/O port onto different I/O ports by using comparison technique based on the card numbers
US6216186B1 (en) * 1998-06-15 2001-04-10 Sun Microsystems, Inc. Modular computer system including compatibility evaluation logic
FR2807531B1 (fr) * 2000-04-06 2003-09-19 Renault Procede de controle de la coherence d'un ensemble de systemes electroniques integres
US6820149B2 (en) * 2002-01-11 2004-11-16 International Business Machines Corporation Method, system, and program for testing a bus interface
US6968416B2 (en) * 2002-02-15 2005-11-22 International Business Machines Corporation Method, system, and program for processing transaction requests during a pendency of a delayed read request in a system including a bus, a target device and devices capable of accessing the target device over the bus
US7228364B2 (en) * 2004-06-24 2007-06-05 Dell Products L.P. System and method of SCSI and SAS hardware validation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US488299A (en) 1892-12-20 Induction apparatus
US4025906A (en) * 1975-12-22 1977-05-24 Honeywell Information Systems, Inc. Apparatus for identifying the type of devices coupled to a data processing system controller
US4103338A (en) * 1977-02-28 1978-07-25 Xerox Corporation Self-diagnostic method and apparatus for disk drive
US4266294A (en) * 1977-08-30 1981-05-05 Xerox Corporation Copy reproduction machine with controller self check system
US4271479A (en) * 1977-10-20 1981-06-02 International Business Machines Corporation Display terminal with modularly attachable features
JPS5473531A (en) * 1977-11-24 1979-06-12 Hitachi Ltd Unit selecting equipment
JPS5853771B2 (ja) * 1978-10-20 1983-12-01 株式会社日立製作所 分散制御システムにおける端末制御装置のイニシヤライズ方法
US4298935A (en) * 1979-10-05 1981-11-03 Honeywell Information Systems Inc. Interface circuit for coupling an automated maintenance system to a CPU
JPS5697123A (en) * 1979-12-29 1981-08-05 Fujitsu Ltd Terminal control device
US4442502A (en) * 1981-03-30 1984-04-10 Datapoint Corporation Digital information switching system
US4410984A (en) * 1981-04-03 1983-10-18 Honeywell Information Systems Inc. Diagnostic testing of the data path in a microprogrammed data processor
US4556953A (en) * 1982-02-24 1985-12-03 Caprio A Ronald Interchangeable interface circuitry arrangements for use with a data processing system
US4514806A (en) * 1982-09-30 1985-04-30 Honeywell Information Systems Inc. High speed link controller wraparound test logic
JPS59226919A (ja) * 1983-06-09 1984-12-20 Fuji Electric Co Ltd 情報処理システム運転方式
US4563736A (en) * 1983-06-29 1986-01-07 Honeywell Information Systems Inc. Memory architecture for facilitating optimum replaceable unit (ORU) detection and diagnosis

Also Published As

Publication number Publication date
EP0204507A3 (en) 1989-11-15
JPS61279930A (ja) 1986-12-10
CA1257707A (en) 1989-07-18
US4760553A (en) 1988-07-26
DE3689241T2 (de) 1994-05-11
EP0204507A2 (en) 1986-12-10
EP0204507B1 (en) 1993-11-03
DE3689241D1 (de) 1993-12-09

Similar Documents

Publication Publication Date Title
JPH0664532B2 (ja) 多端末システムにおけるカードの識別及び接続の検問方法
US5175822A (en) Apparatus and method for assigning addresses to scsi supported peripheral devices
EP1402684B1 (en) Network documentation system with electronic modules
US5202884A (en) Multiplexing scheme for modem control signals
EP0472814B1 (en) Channel paths in a computer I/O system
US5629685A (en) Segmentable addressable modular communication network hubs
EP0403117B1 (en) Feature board with automatic adjustment to slot position
US4128883A (en) Shared busy means in a common bus environment
WO1992004675A1 (en) Dynamic address assignment of remote stations
JPH0756644B2 (ja) 状態変化通知装置及び方法
US5276813A (en) Acquiring addresses in an input/output system
US5680113A (en) Dynamic address assignments to serially connected devices
EP0662664B1 (en) Self-describing data processing system
CN112178881B (zh) Rs485网络的自检方法、设备
JPS63275241A (ja) 制御リンク
EP0265575B1 (en) Data processing system having automatic address allocation arrangements for addressing interface cards
JPS58502027A (ja) 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置
JPH07297884A (ja) 通信管理方法
JP2500635B2 (ja) ネットワ―クのモジュラ―型集線装置
CN120455258B (zh) 通信方法、服务器主板、服务器、装置、设备和存储介质
US6216194B1 (en) Information processing unit for separately controlling a plurality of shared buses
KR920001859B1 (ko) 타임 스위치 제어 메모리장치
KR100224966B1 (ko) 다수의 마스터 디바이스 액세스 가능한 다층 구조의아이2씨 버스를 이용한 진단/제어 시스템
JPS6367944A (ja) 通信制御装置
JPS6367945A (ja) 通信制御装置