JPH066514A - Switching element - Google Patents

Switching element

Info

Publication number
JPH066514A
JPH066514A JP4188718A JP18871892A JPH066514A JP H066514 A JPH066514 A JP H066514A JP 4188718 A JP4188718 A JP 4188718A JP 18871892 A JP18871892 A JP 18871892A JP H066514 A JPH066514 A JP H066514A
Authority
JP
Japan
Prior art keywords
switching element
semiconductor layer
lower electrode
upper electrode
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4188718A
Other languages
Japanese (ja)
Inventor
Shinichiro Kurata
愼一郎 倉田
Kenji Kobayashi
健二 小林
Tomoyoshi Zenki
智義 善木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanegafuchi Chemical Industry Co Ltd
Original Assignee
Kanegafuchi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanegafuchi Chemical Industry Co Ltd filed Critical Kanegafuchi Chemical Industry Co Ltd
Priority to JP4188718A priority Critical patent/JPH066514A/en
Priority to PCT/JP1993/000794 priority patent/WO1993026046A1/en
Priority to EP19930913518 priority patent/EP0601200A4/en
Publication of JPH066514A publication Critical patent/JPH066514A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】 【目的】 順バイアスから逆バイアスに変化させられた
直後に流れる逆方向電流を低減することにより、スイッ
チング速度を向上させる。 【構成】 ガラス基板12上に、下部電極14と、アモ
ルファスシリコンから成るpin構造の半導体層16
と、上部電極18とが形成されて構成されるスイッチン
グ素子10において、これらの下部電極14及び上部電
極18をITOにより形成した。これにより、周辺から
の漏光が半導体層16に入射するようにし、再結合速度
を速めることによってスイッチング速度を向上させるよ
うにした。
(57) [Summary] [Purpose] The switching speed is improved by reducing the reverse current flowing immediately after the change from the forward bias to the reverse bias. [Structure] On a glass substrate 12, a lower electrode 14 and a semiconductor layer 16 of a pin structure made of amorphous silicon.
In the switching element 10 including the upper electrode 18 and the upper electrode 18, the lower electrode 14 and the upper electrode 18 are formed of ITO. As a result, light leakage from the periphery is made incident on the semiconductor layer 16 and the recombination speed is increased to improve the switching speed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はスイッチング素子に関
し、さらに詳しくは、ガラスなどの基板上に形成される
ダイオードなどのスイッチング素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching element, and more particularly to a switching element such as a diode formed on a substrate such as glass.

【0002】[0002]

【従来の技術】たとえば、ファクシミリやイメージスキ
ャナなどの画像読み取り部には、縮小光学系の必要なC
CD型の原稿読み取り装置に代わって、一般に密着型イ
メージセンサと呼ばれる原稿読み取り装置が広く採用さ
れている。たとえば図5に示すように、この原稿読み取
り装置1は、ガラス基板2上に、光電変換素子であるフ
ォトダイオード3と、スイッチング素子であるブロッキ
ングダイオード4と、フォトダイオード3からの電気信
号を読み出すためのチャンネル配線C1,2,...n
が形成されて構成されている。
2. Description of the Related Art For example, in an image reading unit such as a facsimile or an image scanner, a C which requires a reduction optical system.
In place of the CD type document reading device, a document reading device generally called a contact image sensor is widely adopted. For example, as shown in FIG. 5, the document reading apparatus 1 reads out a photodiode 3 which is a photoelectric conversion element, a blocking diode 4 which is a switching element, and an electric signal from the photodiode 3 on a glass substrate 2. Channel wirings C 1, C 2, ... C n are formed.

【0003】これらフォトダイオード3及びブロッキン
グダイオード4は、ともに金属から成る不透明な下部電
極3a,4aと、アモルファスシリコンから成るpin
構造の半導体層3b,4bと、ITO(Indium Tin Oxi
de)から成る透明な上部電極3c,4cとが、順に堆積
されて構成されている。また、フォトダイオード3及び
ブロッキングダイオード4は SiOx から成る透明な層間
絶縁膜5により覆われていて、この層間絶縁膜5に形成
されたコンタクトホール6を介して接続配線7によって
逆極性で直列接続されている。一方、フォトダイオード
3を構成する下部電極3aは、層間絶縁膜5に形成され
たコンタクトホール8を介してチャンネル配線C1,
2,... n に接続されている。さらに、これら全体は保
護膜9により覆われている。ここで、ブロッキングダイ
オード4の上部電極4cが透明になっているのは、フォ
トダイオード3の上部電極3cと同時に堆積することに
よって製造工程を簡略化しているためであり、光が入射
するようになっているのではない。したがって、このブ
ロッキングダイオード4全体は光が入射しないように接
続配線7によって覆われている。
The photodiode 3 and the blocking diode 4 are both opaque lower electrodes 3a and 4a made of metal and a pin made of amorphous silicon.
Structured semiconductor layers 3b and 4b and ITO (Indium Tin Oxi
de) and transparent upper electrodes 3c and 4c are sequentially deposited. The photodiode 3 and the blocking diode 4 are covered with a transparent interlayer insulating film 5 made of SiO x, and are connected in series in reverse polarity by a connecting wire 7 through a contact hole 6 formed in the interlayer insulating film 5. Has been done. On the other hand, the lower electrode 3a forming the photodiode 3 has the channel wirings C 1, C via the contact hole 8 formed in the interlayer insulating film 5.
2, ... C n . Further, these are entirely covered with the protective film 9. Here, the reason that the upper electrode 4c of the blocking diode 4 is transparent is that the manufacturing process is simplified by depositing the upper electrode 4c of the photodiode 3 at the same time as that of the upper electrode 3c of the photodiode 3, so that light is incident. It's not. Therefore, the entire blocking diode 4 is covered with the connection wiring 7 so that light does not enter.

【0004】また、これらフォトダイオード3及びブロ
ッキングダイオード4は、図6に示すように一次元にm
×n個配列され、n個ごとにm個のブロックB1,
2,... m に区分されていて、ブロッキングダイオード
4のアノード電極はブロックB1,2,... m 内で共通
に接続され、フォトダイオード3のアノード電極はチャ
ンネル配線C1,2,... n によってブロックB1,
2,... m 間で相対的に同一位置にあるもの同士で共通
に接続されている。これらのブロッキングダイオード4
は、フォトダイオード3をブロックB1,2,... m
とに順次選択するために必要なものである。
Further, the photodiode 3 and the blocking diode 4 are m-dimensionally arranged as shown in FIG.
× n blocks are arranged, and m blocks B 1 and B are arranged for every n blocks.
2, ... have been divided into B m, anode electrode blocks B 1, B 2 blocking diode 4, ... are connected in common in a B m, the anode electrode of the photo diode 3 channel wiring C 1 , C 2, ... C n by blocks B 1, B
2, 2, ..., B m , which are relatively in the same position, are commonly connected. These blocking diodes 4
Are necessary for sequentially selecting the photodiodes 3 for each block B 1, B 2, ... B m .

【0005】この原稿読み取り装置1は電荷蓄積方式で
動作するもので、図7のタイムチャートに示すように、
駆動パルスVp1,Vp2,... Vpm はブロックB1,2,...
m ごとに順番に周期Tで印加される。駆動パルスVp1,Vp
2,... Vpm が印加されているときは、そのブロックB1,
2,... m 内のブロッキングダイオード4は順バイア
スとなり、そのブロックB1,2,... m は読出状態と
なる。一方、駆動パルスVp1,Vp2,... Vpm が印加されて
いないときは、そのブロックB1,2,... m内のブロ
ッキングダイオード4は逆バイアスとなり、そのブロッ
クB1,2,...m は蓄積状態となる。すなわち、各ブ
ロックB1,2,... m は時間tの読出状態と、時間T
−tの蓄積状態とを繰り返すことになる。読出状態にな
ったブロックB1,2,... m からは、それまでの蓄積
状態の間に入射した光量に相当する出力電流Iout1,Iout
2,... Ioutn がチャンネル配線C1,2,... n を経て
流れ出し、これら出力電流Iout1,Iout2,... Ioutn は外
部の信号処理回路によって増幅及び積分された後、時系
列的に出力されることになる。たとえば第1ブロックB
1 が読出状態になると、第1ブロックB1 から出力電流
Iout1,Iout2,... Ioutn が流れ出し、次いで第1ブロッ
クB1 が蓄積状態になって第2ブロックB2が読出状態
になると、第2ブロックB2 から出力電流Iout1,Iout
2,... Ioutn が流れ出すことになる。
This document reading apparatus 1 operates by a charge storage method, and as shown in the time chart of FIG.
Drive pulse Vp 1, Vp 2, ... Vp m blocks B 1, B 2, ... B
It is applied in cycle T for each m . Drive pulse Vp 1, Vp
2, when ... Vp m is applied, the block B 1,
The blocking diodes 4 in B 2, ... B m are forward biased, and the blocks B 1, B 2, ... B m are in a read state. On the other hand, the drive pulse Vp 1, Vp 2, ... when the Vp m is not applied, the block B 1, B 2, ... blocking diode 4 in B m becomes reverse biased, the block B 1 , B 2, ... B m are in a storage state. That is, each block B 1, B 2, ... B m has the read state at time t and the read state at time T.
The accumulation state of −t is repeated. From the blocks B 1, B 2, ... B m in the read state, output currents Iout 1, Iout corresponding to the amount of light incident during the storage state up to that point.
2, ... Iout n flow out via the channel wirings C 1, C 2, ... C n , and these output currents Iout 1, Iout 2, ... Iout n are amplified and integrated by an external signal processing circuit. After that, it will be output in time series. For example, the first block B
When 1 becomes the read state, the output current from the first block B 1
When Iout 1, Iout 2, ... Iout n flow out, then the first block B 1 is in the accumulation state and the second block B 2 is in the reading state, the output currents Iout 1, Iout from the second block B 2
2, ... Iout n will flow out.

【0006】[0006]

【発明が解決しようとする課題】しかしながら実際は、
ブロックB1,2,... m が読出状態から蓄積状態に切
り換わった直後には、出力電流Iout1,Iout2,... Ioutn
と逆方向に電流(以下「逆方向電流」という。)Ir1,Ir
2,... Irn が流れる。この逆方向電流Ir1,Ir2,... Irn
の大きさは正常な出力電流Iout1,Iout2,... Ioutn の1
0〜20%に達し、その収束時間Tr は10-3秒のオー
ダーにも達する。このため、たとえば第1ブロックB1
と第2ブロックB2 とで白が読み取られ、第3ブロック
3 で黒が読み取られた場合には、第2ブロックB2
読出状態になったときに流れる出力電流Iout1,Iout
2,... Ioutn は通常よりも小さくなり、さらに第3ブロ
ックB3が読出状態になったときには流れないはずの出
力電流Iout1,Iout2,... Ioutn が逆方向電流Ir1,Ir
2,... Irn の分だけ逆方向に流れることになる。
[Problems to be Solved by the Invention] However, in reality,
Immediately after the blocks B 1, B 2, ... B m are switched from the read state to the storage state, the output currents Iout 1, Iout 2, ... Iout n
Current in the opposite direction (hereinafter referred to as "reverse current") Ir 1, Ir
2, ... Ir n flows. This reverse current Ir 1, Ir 2, ... Ir n
The normal output current is Iout 1, Iout 2, ... Iout n 1
It reaches 0 to 20%, and its convergence time Tr reaches the order of 10 −3 seconds. Therefore, for example, the first block B 1
When white is read by the second block B 2 and black is read by the third block B 3 , output currents Iout 1, Iout flowing when the second block B 2 is in the read state
2, ... Iout n becomes smaller than usual, and the output currents Iout 1, Iout 2, ... Iout n that should not flow when the third block B 3 is in the read state are the reverse currents Ir 1 , Ir
2, ... Ir n will flow in the opposite direction.

【0007】この逆方向電流の原因は、ブロッキングダ
イオード4にかかる電圧が順バイアスから逆バイアスに
変化させられても、順バイアス時に注入されたキャリア
は瞬時には消失させられないので、このキャリアが一定
時間だけ逆方向に流れるためと考えられる。すなわち、
ブロッキングダイオード4のスイッチング速度はこの逆
方向電流によって制限を受けていると考えられる。
The cause of this reverse current is that even if the voltage applied to the blocking diode 4 is changed from forward bias to reverse bias, the carriers injected during forward bias cannot be instantly lost, so this carrier is generated. It is considered that this is because the flow flows in the opposite direction for a fixed time. That is,
It is considered that the switching speed of the blocking diode 4 is limited by this reverse current.

【0008】そこで本発明者らは、一般にブロッキング
ダイオードなどのスイッチング素子に伴う逆方向電流を
低減することにより、そのスイッチング速度を向上させ
るため、鋭意研究を重ねた結果、本発明に至った。
Therefore, the inventors of the present invention have conducted intensive studies in order to improve the switching speed by reducing the reverse current generally associated with a switching element such as a blocking diode.

【0009】[0009]

【課題を解決するための手段】本発明に係るスイッチン
グ素子の要旨とするところは、基板上に、下部電極と、
該下部電極上に堆積される半導体層と、該半導体層上に
堆積される上部電極とが形成されて構成されるスイッチ
ング素子において、前記下部電極及び前記上部電極のう
ち少なくともいずれか一方が透明であることにある。
A gist of a switching element according to the present invention is that a lower electrode and a lower electrode are provided on a substrate.
In a switching element including a semiconductor layer deposited on the lower electrode and an upper electrode deposited on the semiconductor layer, at least one of the lower electrode and the upper electrode is transparent. There is something.

【0010】また、スイッチング素子において、前記透
明である電極がITOから成ることにある。
Further, in the switching element, the transparent electrode is made of ITO.

【0011】また、かかるスイッチング素子において、
前記半導体層がpin構造にされていることにある。
Further, in such a switching element,
The semiconductor layer has a pin structure.

【0012】さらに、かかるスイッチング素子におい
て、前記半導体層がアモルファスシリコンから成ること
にある。
Further, in the switching element, the semiconductor layer is made of amorphous silicon.

【0013】[0013]

【作用】かかるスイッチング素子によれば、下部電極若
しくは上部電極又はこれらの双方がITOなどから成
り、透明であるので、周辺から漏れてきた光は下部電極
や上部電極を透過して半導体層に入射する。これによ
り、半導体層における再結合準位が増加し、再結合速度
が速くなる。したがって、スイッチング素子にかかる電
圧が順バイアスから逆バイアスに変化させられたときで
も、順バイアス時に注入されたキャリアは再結合により
速やかに消失すると考えられる。その結果、逆方向電流
は急速に収束させられ、かつ、そのピーク値も小さくな
り、スイッチング速度が向上させられることになる。
According to such a switching element, since the lower electrode, the upper electrode, or both of them are made of ITO or the like and are transparent, the light leaked from the periphery passes through the lower electrode and the upper electrode and is incident on the semiconductor layer. To do. As a result, the recombination level in the semiconductor layer is increased and the recombination rate is increased. Therefore, even when the voltage applied to the switching element is changed from the forward bias to the reverse bias, the carriers injected during the forward bias are considered to disappear promptly due to recombination. As a result, the reverse current is rapidly converged, the peak value thereof is reduced, and the switching speed is improved.

【0014】[0014]

【実施例】次に、本発明に係るスイッチング素子の実施
例について図面に基づき詳しく説明する。
Embodiments of the switching element according to the present invention will be described in detail with reference to the drawings.

【0015】図1に示すように、本発明に係るスイッチ
ング素子10は、ガラスなどから成る透光性の基板12
上に、ITO(Indium Tin Oxide)などから成る透明な
下部電極14と、アモルファスシリコンなどから成る半
導体層16と、ITOなどから成る透明な上部電極18
とが形成されて構成されている。ここで半導体層16
は、基板12側から順に、正孔が多数キャリアとなるp
型アモルファスシリコン層16aと、真性半導体となる
i型アモルファスシリコン層16bと、電子が多数キャ
リアとなるn型アモルファスシリコン層16cとが積層
され、pin構造にされている。
As shown in FIG. 1, a switching element 10 according to the present invention comprises a transparent substrate 12 made of glass or the like.
A transparent lower electrode 14 made of ITO (Indium Tin Oxide) or the like, a semiconductor layer 16 made of amorphous silicon or the like, and a transparent upper electrode 18 made of ITO or the like.
And are formed. Here, the semiconductor layer 16
Is p in which holes become majority carriers in order from the substrate 12 side.
The type amorphous silicon layer 16a, the i-type amorphous silicon layer 16b serving as an intrinsic semiconductor, and the n-type amorphous silicon layer 16c serving as majority carriers of electrons are stacked to form a pin structure.

【0016】このスイッチング素子10を製造するに
は、まず基板12上に、電子ビームや抵抗加熱による真
空蒸着法、あるいはDCやRFによるスパッタリング法
などによってITOなどの透明導電膜を堆積する。さら
にこの上に、プラズマCVD法などによって、p型アモ
ルファスシリコン膜と、i型アモルファスシリコン膜
と、n型アモルファスシリコン膜とを連続的に堆積す
る。そして再度この上に、真空蒸着法やスパッタリング
法などによってITOなどの透明導電膜を堆積する。な
お、これら透明導電膜の膜厚はそれぞれ数百〜数千Å程
度が好ましいが、堆積するアモルファスシリコン膜の性
能や透明導電膜の特性などを考慮して適宜決定されるも
のである。
In order to manufacture this switching element 10, first, a transparent conductive film such as ITO is deposited on the substrate 12 by a vacuum vapor deposition method using an electron beam or resistance heating, or a sputtering method using DC or RF. Further, a p-type amorphous silicon film, an i-type amorphous silicon film, and an n-type amorphous silicon film are successively deposited on this by a plasma CVD method or the like. Then, a transparent conductive film such as ITO is deposited again on this by a vacuum vapor deposition method, a sputtering method, or the like. The thickness of each of these transparent conductive films is preferably several hundreds to several thousand liters, but is appropriately determined in consideration of the performance of the deposited amorphous silicon film and the characteristics of the transparent conductive film.

【0017】次いで、これらの膜を順にパターン化する
ことによって、下部電極14と半導体層16と上部電極
18とを形成する。たとえばフォトリソグラフィ法によ
ってパターン化する場合は、まず最上層の透明導電膜上
にレジスト液を塗布し、プリベークをした後、所定のパ
ターンが刻まれたマスクを用いて露光を行ない、さらに
現像及びポストベークを行なう。そして、透明導電膜と
してITOを用いた場合であれば塩酸と硝酸の混合液に
よってその透明導電膜をエッチングし、上部電極18を
形成する。次に、平行平板型のエッチング装置を用いて
アモルファスシリコン膜をエッチングする。すなわち、
チャンバー内を10-3Torr以下まで排気した後、CF4
スと O2 ガスとを導入し、さらに圧力を5.0Paに保
持しながら13.56MHzの高周波電源を用いて電極
に0.1〜0.7W/cm2 の電力を供給する。このよ
うにしてアモルファスシリコン膜をエッチングし、半導
体層16を形成するのである。そして、パターニングに
用いたレジストを一旦除去した後、前述した最上層の透
明導電膜と同様に、最下層の透明導電膜もフォトリソグ
ラフィ法などによってパターン化し、下部電極14を形
成すれば、下部電極14と半導体層16と上部電極18
とから構成されるスイッチング素子10が製造されるこ
とになる。
Next, these films are sequentially patterned to form the lower electrode 14, the semiconductor layer 16 and the upper electrode 18. For example, in the case of patterning by photolithography, first apply a resist solution on the uppermost transparent conductive film, perform pre-baking, and then perform exposure using a mask in which a predetermined pattern is engraved. Bake. Then, when ITO is used as the transparent conductive film, the transparent conductive film is etched with a mixed solution of hydrochloric acid and nitric acid to form the upper electrode 18. Next, the amorphous silicon film is etched using a parallel plate type etching device. That is,
After the chamber was evacuated to 10 -3 Torr or less, CF 4 gas and O 2 gas were introduced, and while maintaining the pressure at 5.0 Pa, a high frequency power source of 13.56 MHz was used to apply 0.1 to 0.1% to the electrodes. A power of 0.7 W / cm 2 is supplied. In this way, the amorphous silicon film is etched to form the semiconductor layer 16. Then, after the resist used for patterning is once removed, the lowermost transparent conductive film is patterned by photolithography or the like to form the lower electrode 14 like the above-mentioned uppermost transparent conductive film. 14, semiconductor layer 16, and upper electrode 18
The switching element 10 composed of is manufactured.

【0018】ここでは、フォトリソグラフィ法によって
下部電極14と半導体層16と上部電極18とを形成す
る方法を例示したが、マスク法などによって最初から不
必要な部分には膜が堆積されないようにして形成しても
よいなど、その製造方法は何ら限定されるものではな
い。
Here, the method of forming the lower electrode 14, the semiconductor layer 16 and the upper electrode 18 by the photolithography method is illustrated, but the film is not deposited on the unnecessary portion from the beginning by the mask method or the like. The manufacturing method is not limited at all, such that it may be formed.

【0019】このスイッチング素子10によれば、下部
電極14及び上部電極18が透明で、周辺からの漏光が
これらを透過して半導体層16に入射するため、逆方向
電流は10-5〜10-6秒のオーダーで収束させられ、か
つ、そのピーク値も小さくなり、スイッチング速度が向
上させられる。この主な原因は、アモルファスシリコン
から成る半導体層16には多数のトラップ準位が存在し
ていて、この半導体層16に光が入射すると、これらの
トラップ準位が変化して再結合準位が増加すると考えら
れる。このため、再結合速度が速くなり、スイッチング
素子10にかかる電圧が順バイアスから逆バイアスに変
化させられたときでも、順バイアス時に注入されたキャ
リアは再結合によって速やかに消失すると考えられる。
また、半導体層16とITOなどとの界面を設けたこと
も少なからず影響していると考えられる。したがって、
このスイッチング素子10を原稿読み取り装置に使用す
れば、より正確な信号出力を得ることができ、さらに信
号読み出し速度を速めることも可能である。
According to this switching element 10, since the lower electrode 14 and the upper electrode 18 are transparent, and the leaked light from the periphery passes through them and is incident on the semiconductor layer 16, the reverse current is 10 −5 to 10 −. It can be converged in the order of 6 seconds, and its peak value can be reduced to improve the switching speed. The main reason for this is that a large number of trap levels exist in the semiconductor layer 16 made of amorphous silicon, and when light is incident on the semiconductor layer 16, these trap levels change and recombination levels change. It is expected to increase. Therefore, it is considered that the recombination speed increases and even when the voltage applied to the switching element 10 is changed from the forward bias to the reverse bias, the carriers injected during the forward bias are promptly lost by the recombination.
Further, it is considered that the provision of the interface between the semiconductor layer 16 and ITO or the like has a considerable influence. Therefore,
If this switching element 10 is used in a document reading device, more accurate signal output can be obtained and the signal reading speed can be increased.

【0020】以上、本発明に係るスイッチング素子の一
実施例を詳述したが、本発明は上述した実施例に限定さ
れることなく、その他の態様でも実施し得るものであ
る。
Although one embodiment of the switching element according to the present invention has been described in detail above, the present invention is not limited to the above-mentioned embodiment and can be implemented in other modes.

【0021】たとえば図2に示すように、ガラスなどの
基板12上に、ITOなどから成る透明な下部電極14
と、i型アモルファスシリコン層だけから成る半導体層
20と、金属などから成る不透明な上部電極22とが形
成されて構成されたスイッチング素子24でもよい。こ
のスイッチング素子24では、i型アモルファスシリコ
ン層(20)と下部電極14との界面でショットキーバ
リアーが形成されていて、周辺からの漏光は下部電極1
4を透過して半導体層20に入射することになる。
For example, as shown in FIG. 2, a transparent lower electrode 14 made of ITO or the like is formed on a substrate 12 such as glass.
Alternatively, the switching element 24 may be configured by forming the semiconductor layer 20 composed only of the i-type amorphous silicon layer and the opaque upper electrode 22 composed of metal or the like. In this switching element 24, a Schottky barrier is formed at the interface between the i-type amorphous silicon layer (20) and the lower electrode 14, and the leakage of light from the periphery is lower electrode 1.
4 is transmitted and enters the semiconductor layer 20.

【0022】また図3に示すように、ガラスなどの基板
12上に、ITOなどから成る透明な下部電極14と、
p型アモルファスシリコン層26aとi型アモルファス
シリコン層26bとが積層されて成る半導体層26と、
金属などから成る不透明な上部電極22とが形成されて
構成されたスイッチング素子28でもよい。本例から明
らかなように、半導体層はpi構造にされていてもよ
い。
Further, as shown in FIG. 3, a transparent lower electrode 14 made of ITO or the like is provided on a substrate 12 such as glass.
a semiconductor layer 26 formed by stacking a p-type amorphous silicon layer 26a and an i-type amorphous silicon layer 26b,
The switching element 28 may be formed by forming the opaque upper electrode 22 made of metal or the like. As is clear from this example, the semiconductor layer may have a pi structure.

【0023】さらに図4に示すように、ガラスなどの基
板12上に、ITOなどから成る透明な下部電極14
と、絶縁層30と、i型アモルファスシリコン層32a
とp型アモルファスシリコン層32bとが積層されて成
る半導体層32と、金属などから成る不透明な上部電極
22とが形成されて構成されたスイッチング素子34で
もよい。このスイッチング素子34はMIS型になって
いて、半導体層32は下部電極14上に絶縁層30を介
して堆積されている。本例から明らかなように、半導体
層は下部電極上に直接でなく間接に堆積されていてもよ
く、その他の各層についても同様である。
Further, as shown in FIG. 4, a transparent lower electrode 14 made of ITO or the like is formed on a substrate 12 such as glass.
An insulating layer 30 and an i-type amorphous silicon layer 32a
A switching element 34 may be formed by forming a semiconductor layer 32 formed by laminating a p-type amorphous silicon layer 32b and an opaque upper electrode 22 formed of a metal or the like. The switching element 34 is of the MIS type, and the semiconductor layer 32 is deposited on the lower electrode 14 via the insulating layer 30. As is clear from this example, the semiconductor layer may be deposited not directly on the lower electrode but indirectly, and the same applies to the other layers.

【0024】また、最初に例示した半導体層16は基板
12側からpinの順に積層されているが、これとは逆
にnipの順に積層されていて、pin構造にされてい
てもよい。また、上述したショットキーバリアー型、p
i型、MIS型以外に、ni型、pn型、ヘテロ接合
型、ホモ接合型あるいはこれらを組み合わせた型などに
単層又は多層に堆積したものでもよい。さらに、半導体
層を構成するアモルファスシリコンとしては、水素化ア
モルファスシリコンa-Si:H、水素化アモルファスシリコ
ンカーバイドa-SiC:H 、アモルファスシリコンナイトラ
イドなどの他、単なるアモルファスシリコンa-Siなどが
好ましいが、シリコンと炭素、ゲルマニウム、スズなど
の他の元素との合金から成るアモルファスシリコン系半
導体の非晶質あるいは微結晶を堆積したものでもよい。
すなわち、本発明に係るスイッチング素子は、少なくと
も1つの電位障壁やショットキーバリアーなどの表面障
壁などを有していて、スイッチング機能を備えているも
のであれば、いかなる構造にされていてもよい。
Further, the semiconductor layer 16 illustrated first is laminated in the order of pin from the substrate 12 side, but conversely, it may be laminated in the order of nip to have a pin structure. Also, the Schottky barrier type described above, p
Besides i-type and MIS type, it may be a single-layer or multi-layer deposited on ni-type, pn-type, hetero-junction type, homo-junction type or a combination thereof. Furthermore, as the amorphous silicon constituting the semiconductor layer, hydrogenated amorphous silicon a-Si: H, hydrogenated amorphous silicon carbide a-SiC: H, amorphous silicon nitride, and the like, simple amorphous silicon a-Si and the like are preferable. However, an amorphous or fine crystal of an amorphous silicon semiconductor made of an alloy of silicon and another element such as carbon, germanium or tin may be deposited.
That is, the switching element according to the present invention may have any structure as long as it has at least one surface barrier such as a potential barrier or a Schottky barrier and has a switching function.

【0025】さらに、透明にする電極は下部電極でも上
部電極でもよく、さらに双方とも透明にしてもよい。す
なわち、下部電極及び上部電極のうち少なくともいずれ
か一方が透明であればよいのである。なお、従来の原稿
読み取り装置1において、そのブロッキングダイオード
4を構成する上部電極4cが透明になっているのは製造
工程の簡略化などのためであって、接続配線7などによ
って遮光されているから、本発明に係る特有の効果を何
ら奏するものではない。
Further, the transparent electrode may be a lower electrode or an upper electrode, and both may be transparent. That is, at least one of the lower electrode and the upper electrode may be transparent. In the conventional document reading apparatus 1, the upper electrode 4c forming the blocking diode 4 is transparent for the purpose of simplifying the manufacturing process and is shielded by the connection wiring 7 and the like. The present invention does not have any particular effect according to the present invention.

【0026】その他、下部電極や上部電極の材料として
は、ITO以外に SnO2 や TiO2 などを用いてもよい。
すなわち、透明で導電性を備えた材料であれば何ら限定
されるものではないなど、本発明はその主旨を逸脱しな
い範囲内で当業者の知識に基づき種々なる改良、修正、
変形を加えた態様で実施し得るものである。
Other than ITO, SnO 2 or TiO 2 may be used as the material of the lower electrode and the upper electrode.
That is, the material is not limited as long as it is a transparent and electrically conductive material, and the present invention includes various improvements and modifications based on the knowledge of those skilled in the art without departing from the spirit of the invention.
It can be implemented in a modified form.

【0027】[0027]

【発明の効果】本発明に係るスイッチング素子は、下部
電極及び上部電極のうち少なくともいずれか一方が透明
であるため、周辺から漏れてきた光が下部電極や上部電
極を透過して半導体層に入射し、逆方向電流は急速に収
束させられ、かつ、そのピーク値も小さくなる。このた
め、スイッチング速度は大幅に向上させられることにな
る。さらに、本発明に係るスイッチング素子を原稿読み
取り装置に使用すれば、より正確な信号出力を得ること
ができるとともに、信号読み出し速度を速めることも可
能であるなど、本発明は種々の優れた効果を奏する。
In the switching element according to the present invention, since at least one of the lower electrode and the upper electrode is transparent, the light leaked from the periphery passes through the lower electrode and the upper electrode and is incident on the semiconductor layer. However, the reverse current is rapidly converged, and the peak value becomes small. Therefore, the switching speed can be significantly improved. Further, when the switching element according to the present invention is used in a document reading apparatus, more accurate signal output can be obtained and the signal reading speed can be increased. The present invention has various excellent effects. Play.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るスイッチング素子の一実施例を示
す断面模式図である。
FIG. 1 is a schematic sectional view showing an embodiment of a switching element according to the present invention.

【図2】本発明に係るスイッチング素子の他の実施例を
示す断面模式図である。
FIG. 2 is a schematic sectional view showing another embodiment of the switching element according to the present invention.

【図3】本発明に係るスイッチング素子の更に他の実施
例を示す断面模式図である。
FIG. 3 is a schematic sectional view showing still another embodiment of the switching element according to the present invention.

【図4】本発明に係るスイッチング素子の更に他の実施
例を示す断面模式図である。
FIG. 4 is a schematic sectional view showing still another embodiment of the switching element according to the present invention.

【図5】従来のスイッチング素子を用いた原稿読み取り
装置の一例を示す断面模式図である。
FIG. 5 is a schematic cross-sectional view showing an example of a document reading apparatus using a conventional switching element.

【図6】図5に示した原稿読み取り装置の回路図であ
る。
FIG. 6 is a circuit diagram of the document reading apparatus shown in FIG.

【図7】図5及び図6に示した原稿読み取り装置の動作
を説明するためのタイムチャートである。
FIG. 7 is a time chart for explaining the operation of the document reading apparatus shown in FIGS. 5 and 6.

【符号の説明】 10,24,28,34;スイッチング素子 12;基板 14;下部電極 16,20,26,32;半導体層 18,22;上部電極[Explanation of reference signs] 10, 24, 28, 34; switching element 12; substrate 14; lower electrode 16, 20, 26, 32; semiconductor layer 18, 22; upper electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、下部電極と、該下部電極上に
堆積される半導体層と、該半導体層上に堆積される上部
電極とが形成されて構成されるスイッチング素子におい
て、 前記下部電極及び前記上部電極のうち少なくともいずれ
か一方が透明であることを特徴とするスイッチング素
子。
1. A switching element configured by forming a lower electrode, a semiconductor layer deposited on the lower electrode, and an upper electrode deposited on the semiconductor layer on a substrate. And at least one of the upper electrodes is transparent.
【請求項2】 前記透明である電極がITOから成るこ
とを特徴とする請求項1に記載のスイッチング素子。
2. The switching element according to claim 1, wherein the transparent electrode is made of ITO.
【請求項3】 前記半導体層がpin構造にされている
ことを特徴とする請求項1又は請求項2に記載のスイッ
チング素子。
3. The switching element according to claim 1, wherein the semiconductor layer has a pin structure.
【請求項4】 前記半導体層がアモルファスシリコンか
ら成ることを特徴とする請求項1乃至請求項3に記載の
スイッチング素子。
4. The switching element according to claim 1, wherein the semiconductor layer is made of amorphous silicon.
JP4188718A 1992-06-15 1992-06-22 Switching element Withdrawn JPH066514A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4188718A JPH066514A (en) 1992-06-22 1992-06-22 Switching element
PCT/JP1993/000794 WO1993026046A1 (en) 1992-06-15 1993-06-14 Semiconductor device
EP19930913518 EP0601200A4 (en) 1992-06-15 1993-06-14 Semiconductor device.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4188718A JPH066514A (en) 1992-06-22 1992-06-22 Switching element

Publications (1)

Publication Number Publication Date
JPH066514A true JPH066514A (en) 1994-01-14

Family

ID=16228572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4188718A Withdrawn JPH066514A (en) 1992-06-15 1992-06-22 Switching element

Country Status (1)

Country Link
JP (1) JPH066514A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0664164A3 (en) * 1994-01-24 1995-10-18 Bristol Myers Squibb Co Separating device for discriminating between defective and nondefective articles.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0664164A3 (en) * 1994-01-24 1995-10-18 Bristol Myers Squibb Co Separating device for discriminating between defective and nondefective articles.

Similar Documents

Publication Publication Date Title
US4412900A (en) Method of manufacturing photosensors
JPS60161664A (en) Tightly adhered two-dimensional image readout device
JP2000156522A (en) Photoelectric conversion device
US6459132B1 (en) Image sensing device and production process thereof
JPH05167056A (en) Stacked solid-state imaging device
US20060223214A1 (en) Optoelectronic component for converting electromagnetic radiation into a intensity-dependent photocurrent
JPH0783098B2 (en) Optical image detector manufacturing method and two-dimensional matrix detector manufactured by the manufacturing method
JPH07192663A (en) Imaging device
JPH10144900A (en) Method for manufacturing photodetector
JPH066514A (en) Switching element
JPH0746721B2 (en) Image sensor and manufacturing method thereof
JP3484340B2 (en) Image sensor
JPH07335935A (en) Method for manufacturing photoelectric conversion device
JPH0621484A (en) Switching element
EP0601200A1 (en) Semiconductor device
JPH0621425A (en) Document reader
JPH06260678A (en) Reading device and manufacturing method thereof
JPH0621424A (en) Optical sensor element
JPH0522516A (en) Image sensor
JPH04154168A (en) Image sensor manufacturing method
JPH05110056A (en) Image sensor
JPH0621426A (en) Optical sensor element
JPH05347398A (en) Document reader
JPH06283698A (en) Document reader
JPH06283699A (en) Document reader

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831