JPH066535A

JPH066535A - 画像形成装置

Info

Publication number: JPH066535A
Application number: JP4160873A
Authority: JP
Inventors: Manabu Sakakibara; 学榊原; Takashi Kawana; 孝川名
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-06-19
Filing date: 1992-06-19
Publication date: 1994-01-14

Abstract

(57)【要約】【目的】高周波クロックや高速デバイスを用いずに水平
同期制御及びスクリーン角制御を行なう。【構成】三角波ＶＣＯ２３のＦ／Ｉ変換器３１では、入
力クロックＣＬＫの周波数に相対した電流値Ｉへの変換
を行ない、電流源３２，３３の電流値は、Ｆ／Ｉ変換器
３１により入力クロックＣＬＫの周波数に相対した値に
設定されて、セレクタ３４は入力ＣＬＫの半周期毎に切
り換えられることで、画像クロックに同期した三角波が
生成される。そして、この三角波に基づいて作成された
位相の異なる８φクロックの１つを選択して、それを画
像クロックとする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像形成装置に関する
ものである。

【０００２】

【従来の技術】近年、レーザビームプリンタは、その静
粛性や高速印字、及び高品質印字の点から注目されてい
る。カラー印字を行なう場合は、感光体上に光ビームを
走査して第一の現像を行なった後に記録紙に転写すると
いう一連の工程を、各トナー色（イエロー，マゼンタ，
シアン，ブラック）毎に繰り返すことで記録を行なって
いる。なお、画像信号は、パルス幅変調を行なって光ビ
ームの発光面積を変えることで階調表現を行ない、フル
カラー印字を実現している。ところで、従来のプリンタ
では、各種走査ムラや紙送りの速度ムラ、紙の伸張等に
より、紙上での周期が各色間でわずかにずれた場合、ピ
ッチの粗いモアレが生じて濃度ムラや色ムラが目立ち、
画質が大きく低下するので、図１２に示すように、各ラ
イン毎に印字位置をずらしてスクリーン角をつけたり、
図１１（ａ）のように、ブラック色トナーと他の色トナ
ーの印字位置をずらしている。あるいは、図１１（ｂ）
のように、各トナー色毎に印字位置をずらしてトナーの
重なりを平均化することにより、上記の不具合を低減し
ている。

【０００３】また、中間調を印字するモノクロのプリン
タでも、濃度ムラを低減するためにスクリーン角を付け
るものが多い。図１３は、従来のプリンタにおけるスク
リーン角と水平同期を制御する回路である。同図に示す
プリンタでは、小さなスクリーン角（ｔａｎ(1/8) ）の
実現や細かいスクリーン角制御を行なうため、あるい
は、水平同期精度を画素クロック（ＶＣＬＫ）１／８以
上にするために、画素クロックの８倍のクロック（８Ｖ
ＣＬＫ）を用いている。

【０００４】図１３において、Ｄフリップフロップ５３
１〜５３９は、水平同期信号ＢＤを８ＶＣＬＫでシフト
するシフトレジスタを構成している。また、ＡＮＤ回路
５４０〜５４７は、水平同期信号ＢＤのエッジ検出回路
であり、それぞれ８ＶＣＬＫの時間差をもつことにな
る。そして、１ｏｆ８セレクタ５４８において、スクリ
ーン角選択信号ＳＣＲＥＥＮによりＡＮＤ回路５４０〜
５４７の出力の内の１つが選択され、それがインバータ
回路５４９で反転された信号にて８分周回路５５０をリ
セットする。この８分周回路は、８ＶＣＬＫを８分周し
て画素クロックＶＣＬＫを作る。以上の構成をとるプリ
ンタにて、水平同期精度が１／８以上（人間の視覚検知
限度以下）で、ｔａｎ（１／８）刻みの細かいスクリー
ン角制御を行なっている。

【０００５】

【発明が解決しようとする課題】しかしながら、上述の
ように、従来のプリンタでは、必要な水平同期精度とス
クリーン角を得るために画像クロックの８倍のクロック
を用いている。例えば、６００ＤＰＩの２枚機のカラー
プリンタでは、画像クロックは約２０ＭHzであり、その
８倍の周波数、すなわち、１６０ＭHzという高周波クロ
ックが必要となる。このため、高価な水晶発振器やＥＣ
Ｌデバイスを使用しなければ、細かいスクリーン角制御
を実現できないという問題がある。また、高周波クロッ
クを扱うことで、装置から不要な輻射ノイズが多く発生
するという問題がある。

【０００６】

【課題を解決するための手段】本発明は、上述の課題を
解決することを目的として成されたもので、上述の課題
を解決する一手段として、以下の構成を備える。すなわ
ち、記録媒体上に静電潜像を形成し、水平同期信号に基
づいて該静電潜像の顕像化のための走査を行なう画像形
成装置において、位相の異なる複数のクロックを発生す
るクロック発生手段と、前記水平同期信号に同期して前
記クロックを保持するクロック保持手段と、スクリーン
角を指示する手段と、前記クロック保持手段にて保持さ
れたクロック及び前記スクリーン角とに基づいて、前記
複数のクロックの内の１つを選択する手段とを備える。
好ましくは、前記クロック発生手段は、さらに、三角波
発生手段と、前記三角波発生手段からの三角波のレベル
に同期し、かつ、複数の異なる基準レベルを発生する手
段と、前記基準レベルと前記三角波とを比較する手段と
を備え、前記比較に基づいて位相の異なるクロックを発
生する。

【０００７】

【作用】以上の構成において、高周波クロックや高速デ
バイスを用いずに水平同期制御、及びスクリーン角制御
を行なうように機能する。

【０００８】

【実施例】以下、添付図面を参照して、本発明に係る好
適な実施例を詳細に説明する。［第１の実施例］本発明に係る第１の実施例を説明す
る。図１は、本実施例に係る画像処理装置としてのカラ
ーレーザビームプリンタの構成図である。ここでは、同
図を参照して、カラーレーザビームプリンタにおける多
色印字の動作を説明する。図１において、所定の速度
で、図中の矢印方向に回転する感光体ドラム５０１が、
帯電器５０４によって所定の極性、及び電圧値に帯電さ
れる。次に、記録紙Ｐが、給紙カセット５１５から給紙
ローラ５１４により所定のタイミングで１枚ずつ給紙さ
れる。そして、検出器１９０により紙の先端が検出され
ると、画像信号ＶＤＯにより変調されたレーザ光Ｌが半
導体レーザ１２０からポリゴンミラー５０７に向けて出
射され、レーザ光Ｌはポリゴンミラー５０７により走査
された後、レンズ５０８及びミラー５０９を経て、感光
体ドラム５０１上に導かれる。

【０００９】光走査の一端に配置された検出器１９０か
らの信号ＴＯＰは、記録紙の先端を示す垂直同期信号Ｔ
ＯＰとして画像形成装置（不図示）に出力される。同様
に、レーザ光Ｌが検出器２００に入射されると、水平同
期信号となるビームディテクト信号（以下、ＢＤ信号と
記す）が出力される。また、ＴＯＰ信号とＢＤ信号とに
同期して、画像信号ＶＤＯが半導体レーザ１２０に順次
送出され、感光体ドラム５０１上に走査露光される。そ
して、現像器５０３Ｙにより第１静電潜像が現像され、
感光体ドラム５０１上にイエロー色の第１トナー像が形
成される。転写ドラム５１６には、所定のタイミングで
給紙された記録紙Ｐの先端が転写開始位置に達する直前
に、トナーと反対極性の転写バイアス電圧が印加され、
第１トナー像が記録紙Ｐに転写されると同時に、記録紙
Ｐが転写ドラム５１６の表面に静電吸着される。次に、
感光体ドラム５０１上にレーザ光Ｌの走査により第２静
電潜像が形成され、現像器５０３Ｍにより第２静電潜像
が現像されると、感光体ドラム５０１上にマゼンタ色の
第２トナー像が形成される。そして、ＴＯＰ信号によ
り、第２トナー像は、先に記録紙Ｐに転写された第１ト
ナー像の位置に合わせられて記録紙Ｐに転写される。

【００１０】同様に、第３静電潜像が形成され、現像器
５０３Ｃにより現像されると、シアン色のトナー像が記
録紙Ｐに合わせられて転写される。次いで第４静電潜像
が形成成れ、現像器５０３Ｋにより現像されると、黒色
のトナー像が記録紙Ｐに合わせられて転写される。この
ように、各工程毎に１ページ分のＶＤＯ信号が、順次、
半導体レーザ１２０に出力され、また、各転写工程毎に
未転写のトナー像がクリーナ５１０によって掃き落とさ
れる。転写された記録紙Ｐの先端部が分離爪５１２の位
置に近づくと、分離爪５１２が転写ドラム５１６の表面
に接触して、記録紙Ｐを転写ドラム５１６から分離され
る。この分離爪５１２は、記録紙Ｐの後端が転写ドラム
５１６から離れると元の位置に戻る。その際、帯電器５
１１により記録紙Ｐ上の蓄積電荷が除電され、分離爪５
１２による記録紙Ｐの分離を容易にするとともに、分離
時における気中放電を減少させる。

【００１１】図２は、本実施例に係る画像処理装置の構
成を示すブロック図である。同図において、１は画像コ
ードを送出するホストコンピュータ、２はホストコンピ
ュータ１から送られる画像コードに基づいて画像データ
を形成する画像形成部、３は画像形成部２から送られる
画像データに基づいて画像を印字する画像印字部、そし
て、４は、画像形成部２と画像印字部３とから構成され
るカラープリンタである、また、ＲＧＢ→ＹＭＣＫ変換
器５は、ＲＧＢ色をトナー色であるＹＭＣＫ色に変換
し、６は、変換されたＹＭＣＫ色から印字する色を選択
するセレクタ、７は時間タイミングを調整するためのバ
ッファメモリ、８はγ変換テーブル、９はγ変換テーブ
ルの出力に基づいてパルス幅変調を行なうＰＷＭ変調回
路、１０はＰＷＭ変調回路９と、後述するパラレル→シ
リアル変換回路１８の出力を選択するセレクタ、１１は
レーザドライバ、１２は半導体レーザ、１３は黒検出回
路、１４は白検出回路、１５，１６はＡＮＤ回路であ
る。１７は、テキスト画像を高画質化するスムージング
回路、１８はスムージング回路のパラレルデータ出力を
シリアルデータに変換するパラレル→シリアル変換回
路、１９は垂直同期タイミングを検知する垂直同期検出
器、２０は水平同期タイミングを検知する水平同期検出
器、２１は、垂直同期信号ＴＯＰをカウントする２ＢＩ
Ｔのカウンタにて構成され、印字トナー色を選択する色
選択回路、２２は画像クロックと同一の周波数を出力す
る発振器、２３は、発振器２２のクロックに同期して三
角波を生成する三角波ＶＣＯ、２４はスクリーン角を選
択するスクリーン角選択回路、２５は、所定の水平同期
精度でタイミング制御回路２１の指示するスクリーン角
分の位相をずらした画像クロックＶＣＬＫを生成する画
像クロック生成回路である。

【００１２】ホストコンピュータ１は、カラープリンタ
４へ画像コードを送出する。そして、カラープリンタ４
では、その画像形成部２で画像コードを多値のＲＧＢ色
の画像データを形成し、それを画像印字部３に送る。こ
の画像印字部３は、画像形成部２から送られるＲＧＢ色
の画像データから、ＲＧＢ→ＹＭＣＫ変換器５でトナー
色であるＹＭＣＫ色に変換して印字を行なう。ここで
は、ＹＭＣＫの印字毎にＲＧＢ→ＹＭＣＫ変換を行なう
ので、画像形成部２は、ＲＧＢ色の画像データをＹＭＣ
Ｋの印字毎に送出する。ＲＧＢ→ＹＭＣＫ変換器５から
の出力であるＹＭＣＫ色データは、セレクタ６で、現在
の印字工程の色データが選択され、バッファメモリ７を
介して、ＳＲＡＭであるγ変換テーブル８のアドレス入
力となる。バッファメモリ７は、後述するスムージング
回路１７で生じる数ラインの時間遅延を補正するもの
で、γ変換テーブル８の他のアドレス入力端子には、画
像形成部２よりのＴＥＸＴ信号と色選択回路２１からの
ＣＯＬＯＲ信号が入力される。

【００１３】ＴＥＸＴ信号は、ＲＧＢ画像データが文字
や図形であるか、あるいは、自然画であるかを示す制御
信号である。後述するＰＷＭ回路において、画像データ
が文字の場合には、階調は低いが高解像度なＰＷＭ処理
を行ない、一方、自然画の場合には、解像度は低いが高
階調なＰＷＭ処理を行なうので、γ特性はそれぞれ異な
る。また、色トナーの違いや色に対する人間の視覚特性
の違いから、トナー色によってもγ特性は異なる。そこ
で、それぞれに最適なγ変換を行なうためにγ変換テー
ブル８の切り換えを行なう。ＰＷＭ変調回路９は、γ変
換された８ＢＩＴの色データに基づいてパルス幅変調
し、それをセレクタ１０に送る。また、セレクタ１０の
もう一方の入力端には、パラレル→シリアル変換回路１
８の出力が接続されている。この信号は、２値の文字を
高画質化した信号であり、その生成過程を述べる。ま
た、黒検出回路１３は、２４入力のＮＡＮＤ回路であ
り、Ｒ色，Ｇ色，Ｂ色データが共に００_H 、即ち、輝度
ゼロを検出するものである。そして、ＡＮＤ回路１５
は、黒検出回路１３の出力とＴＥＸＴ信号の論理積をと
り、２値の文字の黒（ＢＫ）を検出するものである。ま
た、白検出回路１４は、２４入力のＡＮＤ回路であり、
Ｒ色，Ｇ色，Ｂ色データが共にＦＦ_H 、即ち、輝度最大
を検出するものである。

【００１４】ＡＮＤ回路１６は、白検出回路１４の出力
とＴＥＸＴ信号との論理積をとり、２値の文字の白（Ｗ
Ｈ）を検出する。また、スムージング回路１７は、注目
画素とその周囲画素の黒（ＢＫ）、白（ＷＨ）パターン
に基づいて、主走査方向の画素を細かく８分割して、文
字や図形のエッジ部分を滑らかにするものであり、８分
割のパターンが８ビットの各ビットに対応して出力され
る。この８ビットのパラレルデータＰＤＴは、パラレル
→シリアル変換回路１８でシリアル変換されてセレクタ
１０に入力される。なお、スムージング回路１７からの
Ｐ／Ｔ信号は、ＰＷＭ変調回路９からの出力であるＰＷ
Ｍ変調信号とスムージング処理信号を選択する制御信号
であり、セレクタ１０で選択されたＶＤＯ信号はレーザ
ドライバ１１で増幅され、半導体レーザ１２で印字され
る。次に、本実施例に係る画像処理装置における画像ク
ロックの生成について説明する。図３は、本実施例に係
る画像処理装置における画像クロック生成部の詳細ブロ
ック図である。同図において、３１は、入力クロック周
波数を電流値に変換するＦ／Ｉ変換器、３２，３３は、
Ｆ／Ｉ変換器に基づいて電流を発生する電流源、３４は
セレクタ、３５はコンデンサ、３６は、三角波ＶＣＯ２
３の最大電圧値をサンプル／ホールドするＳ／Ｈ回路、
３７は入力クロックを反転するインバータ、また、３８
は、三角波ＶＣＯ２３の最低電圧値をサンプル／ホール
ドするＳ／Ｈ回路、３９〜４２は、抵抗Ｒで分圧された
電圧とＳ／Ｈ回路３８の出力を混合する電圧加算器、４
３〜４６は、三角波ＶＣＯ２３の出力と電圧加算器３９
〜４２の出力をそれぞれ比較するコンパレータ、そし
て、４７は、コンパレータ４３〜４６の出力から位相の
異なった８つのクロックを生成する８φクロック発生器
である。

【００１５】４８は、８φクロック発生器４７からの信
号の１つを選択する１ｏｆ８セレクタ、４９は、８φク
ロックを水平同期信号ＢＤでラッチする８ＢＩＴのＤフ
リップフロップ、５０は、Ｄフリップフロップ４９の８
ビットの出力を３ビットに変換するコード変換器、５１
は、コード変換器５０の出力とスクリーン角選択信号Ｓ
ＣＲＥＥＮとを加算するデジタル加算器、５２は、８φ
クロックを３ビットコードに変換するコード変換器、５
３は、１ｏｆ８セレクタ４８で選択された画像クロック
ＶＣＬＫでスムージング回路（図２の符号１７）からの
出力データをラッチする８ビットのＤフリップフロッ
プ、５４は、コード変換器５２の出力に対応してＤフリ
ップフロップ５３の出力を選択する１ｏｆ８セレクタで
ある。Ｆ／Ｉ変換器３１では、入力クロックＣＬＫの周
波数に相対した電流値Ｉへの変換を行ない、電流源３
２，３３の電流値は、このＦ／Ｉ変換器３１により、入
力クロックＣＬＫの周波数に相対した値に設定される。
これらの電流源３２，３３は、セレクタ３４の入力端に
接続されていて、セレクタ３４は入力ＣＬＫの半周期毎
に切り換えられる。また、セレクタ３４の出力端にはコ
ンデンサ３５が接続されているので、ＣＬＫが論理Ｈｉ
ｇｈの半周期には、電流源３２より電流値Ｉの電流がコ
ンデンサ３５に流れ込み、ＣＬＫが論理Ｌｏｗの半周期
には、電流源３３より電流値Ｉの電流がコンデンサ３５
から流出する。ここでは、この動作により、画像クロッ
クの周波数で発振する水晶発振器２２（図２参照）の発
振クロックＣＬＫに同期した三角波を生成する。

【００１６】なお、電流源３２，３３の電流値を入力ク
ロックＣＬＫの周波数に相対した電流値Ｉに設定するの
は、入力クロックを変化させるシステムにおいても最大
限のダイナミックレンジを得るためである。三角波ＶＣ
Ｏ２３にて発生した三角波は、上述のようにコンパレー
タ４３〜４６の正端子に入力されるとともに、Ｓ／Ｈ回
路３６，３８でサンプル／ホールドされる。Ｓ／Ｈ回路
３６のサンプリングパルスは、ＣＬＫ信号の立ち上がり
エッジであるので、コンデンサ３５に電流が注入され終
わったとき、三角波の最大電圧値をサンプリングする。
他方、Ｓ／Ｈ回路３８のサンプリングパルスは、ＣＬＫ
の立ち下がりエッジであるので、コンデンサ３５から電
流の吐出が終わったとき、三角波の最低電圧値をサンプ
リングする。上記の三角波の最低電圧値から最大電圧値
の間の電圧を、同一の抵抗値Ｒを持つ５個の抵抗で分圧
し、それぞれ三角波の最低電圧値と加算する加算器３９
〜４２に接続する。これにより、常に三角波のレベルに
追従した分圧器を構成できる。図４は、画像クロック生
成部の動作タイミングチャートであり、同図に示すａ，
ｂ，ｃ，ｄが、加算器３９〜４２の出力と三角波とをコ
ンパレータ４３〜４６で比較した出力である。また、図
５は、コンパレータ４３〜４６の出力信号であるａ，／
ａ，ｂ，／ｂ，ｃ／ｃ，ｄ，／ｄから、位相の異なった
８つのクロックパルスφ０−φ７を生成する８φクロッ
ク発生器４７の構成図である。

【００１７】図５において、６４〜７１はエッジ入力型
のＳ−Ｒラッチであり、例えば、Ｓ−Ｒラッチ６４は、
Ｄフリップフロップ６１，６２とインバータ６３とから
成る。図５において、信号ａの反転信号である信号／ａ
の立ち上がり（図４の信号ａの立ち下がり）でＤフリッ
プフロップ６１のＱ出力が“１”になる。その後、信号
ｄの立ち上がりでＤフリップフロップ６２のＱ出力が
“１”になるので、その信号がインバータ６３を介して
Ｄフリップフロップ６１，６２をリセットする。この動
作により、φ０クロックが生成される（図４参照）。同
様に、Ｓ−Ｒラッチ６５〜７１にてφ１−φ７が生成さ
れ、結果として図４に示す位相の異なったクロックが発
生する。Ｄフリップフロップ４９（図３参照）では、水
平同期信号ＢＤの立ち上がりタイミングで、上記のφ０
−φ７がラッチされ（図４に示すφＬａｔｃｈ参照）、
図６に示す選択論理表に従ったコード変換を行なう（図
４のφＣｏｄｅ参照）。また、加算器５１において、ス
クリーン角選択回路２４からの出力信号ＳＣＲＥＥＮと
φＣｏｄｅとが加算される（図４のＳｃｒｅｅｎ，φＳ
ｅｌ参照）。なお、１ｏｆ８セレクタ４８は、図７に示
す論理でクロックを選択する。

【００１８】次に、φ０−φ７を用いたパラレル／シリ
アル変換器１８の動作説明を行なう。スムージング回路
１７で生成されたスムージング用パラレルデータＰＤＴ
は、Ｄフリップフロップ５３で画像クロックＶＣＬＫに
てラッチされ、次段の１ｏｆ８セレクタ５４で各ビット
が選択される。この１ｏｆ８セレクタ５４の制御入力に
は、８φクロック発生器４７の出力クロックφ０−φ７
に対応した、図６に示すようなコードに変換するコード
変換器５２の出力が入力されている。なお、図８は、１
ｏｆ８セレクタ５４での選択論理を示すものであり、φ
０−φ７は、図４に示すように１画素クロック内におい
て、図６に示す状態を全てとるので、１画素内で８ビッ
トのデータをシフトするシフトレジスタ動作が行なえ
る。以上説明したように、本実施例によれば、位相の異
なる複数のクロックの内から１つのクロックを選択し、
それを画像クロックとすることで、高周波クロックや高
速デバイスを用いずに水平同期制御やスクリーン角制御
が行なえ、文字ズレや濃度ムラ、色ムラ、色にじみのな
い安定かつ高画質な画像を得ることができるという効果
がある。また、位相の異なる複数クロック出力に基づい
て、１画素内の分割ドットパターンを表わすパラレルデ
ータを順次選択することにより、高周波クロックや高速
デバイスを用いずにパラレル／シリアル変換が行なえる
ので、安価な装置にて文字のエッジ部分が滑らかな高品
位の画像が得られる。なお、異なる位相クロックの発生
部に自己校正処理を行なうことで、周囲環境の変化や経
年変化等の影響を最小限度に抑えることも可能である。

【００１９】［第２の実施例］上記第１の実施例では、
画像クロックと同一周波数のクロックに同期した三角波
を発生させ、その三角波をもとに位相の異なる８つのク
ロックを作り出して、水平同期とスクリーン角制御、及
びパラレル／シリアル変換を行なっている。本実施例で
は、遅延素子を用いて位相の異なる８つのクロックを作
り出し、水平同期、スクリーン角制御、パラレル／シリ
アル変換を行なうものである。図９は、第２の実施例に
係る画像クロック発生部のブロック図である。なお、本
実施例に係る画像処理装置は、図２に示す上記第１の実
施例に係る画像処理装置において、三角波ＶＣＯ２３と
画像クロック生成部２５を、図９に示す画像クロック発
生部にて置き換えたものである。

【００２０】図９において、１４７は、位相の異なる８
つのクロックを発生する８φクロック発生器、１４８は
セレクタ、１５０は８φクロック発生器の８本の出力ク
ロックの状態を３ビットのコードに変換するコード変換
器、１５１はビット加算器、１８０〜１８６は、入力ク
ロックをその１／８の時間分だけ遅延させる遅延素子、
そして、１８７は３ビットのＤフリップフロップであ
る。図９のＣＬＫ信号は、上記第１実施例と同様、水晶
発振器２１（図２参照）で発生したクロックであり、セ
レクタ１４８へは、φ０として入力されるとともに、遅
延素子回路１８０にも供給される。この遅延素子回路１
８０の出力φ１は、ＣＬＫ（φ０）が時間τだけ遅延し
たものであり（図１０の信号φ１を参照）、時間τは、
入力クロックＣＬＫの１／８の時間分に相当する。同様
に、時間τを積算して、φ２−φ７を得る（図１０参
照）。

【００２１】コード変換器１５０では、図６に示した論
理と同じ論理で、φ０−φ７をもとに３ビットのφコー
ドへの変換を行なう（図１０のコード変換１５０出力を
参照）。このφコードは、Ｄフリップフロップ１８７で
水平同期信号ＢＤのタイミングでラッチされる。例え
ば、図１０に示すタイミングでは、（φ０〜φ７）＝
（０，１，１，１，１，０，０，０，）、すなわち、
（φコード）＝（１００）がラッチされる。他方、上記
第１実施例と同様、加算器１５１でスクリーン角制御信
号ＳＣＲＥＥＮとＤフリップフロップ１８７からのビッ
ト加算が行なわれ、その結果をセレクタ１４８の制御信
号とする。なお、このセレクタ１４８は、図７に示す論
理でクロックを選択する（図１０の加算器１５１出力と
セレクタ１４８出力を参照）。また、本実施例に係るパ
ラレル／シリアル変換器も、上記第１実施例と同様な構
成をとり、φ０−φ７クロックを用いてパラレル／シリ
アル変換を行なう。このように、遅延回路を使用して位
相の異なる８φクロックを発生することで、画像クロッ
ク発生部の構成が簡略化できる。なお、本発明は、複数
の機器から構成されるシステムに適用しても、１つの機
器から成る装置に適用しても良い。また、本発明は、シ
ステムあるいは装置にプログラムを供給することによっ
て達成される場合にも適用できることは言うまでもな
い。

【００２２】

【発明の効果】以上説明したように、本発明によれば、
位相の異なる複数のクロックの１つを選択し、そのクロ
ックを画像クロックとすることで、高周波クロックや高
速デバイスを用いずに水平同期制御及びスクリーン角制
御を行なうことができ、結果として安定した高画質な画
像を得ることができるという効果がある。

【図面の簡単な説明】

【図１】第１実施例に係る画像処理装置としてのカラー
レーザビームプリンタの構成図である。

【図２】実施例に係る画像処理装置の構成を示すブロッ
ク図である。

【図３】実施例に係る画像処理装置における画像クロッ
ク生成部の詳細ブロック図である。

【図４】画像クロック生成部の動作タイミングチャート
である。

【図５】コンパレータ４３〜４６の出力信号からクロッ
クパルスφ０−φ７を生成する８φクロック発生器４７
の構成図である。

【図６】Ｄフリップフロップ４９に係る選択論理表であ
る。

【図７】１ｏｆ８セレクタ４８に係る選択論理表であ
る。

【図８】１ｏｆ８セレクタ５４の選択論理を示す図であ
る。

【図９】第２の実施例に係る画像クロック発生部のブロ
ック図である。

【図１０】第２実施例に係る画像クロック発生部のタイ
ミングチャートである。

【図１１】通常のプリンタにおけるブラック色トナーと
他の色トナーの印字位置をずらす様子を示す図である。

【図１２】プリンタにおける各ライン毎に印字位置をず
らしてスクリーン角をつける様子を示す図である。

【図１３】従来のプリンタにおけるスクリーン角と水平
同期を制御する回路である。

【符号の説明】

１ホストコンピュータ２画像形成部３画像印字部４カラープリンタ５ＲＧＢ→ＹＭＣＫ変換器６，１０セレクタ７バッファメモリ８ γ変換テーブル９ＰＷＭ変調回路１１レーザドライバ１２半導体レーザ１３黒検出回路１４白検出回路１５，１６ＡＮＤ回路１７スムージング回路１８パラレル→シリアル変換回路１９垂直同期検出器２０水平同期検出器２１色選択回路２２発振器２３三角波ＶＣＯ２４スクリーン角選択回路２５画像クロック生成回路

Claims

【特許請求の範囲】

【請求項１】記録媒体上に静電潜像を形成し、水平同
期信号に基づいて該静電潜像の顕像化のための走査を行
なう画像形成装置において、位相の異なる複数のクロックを発生するクロック発生手
段と、前記水平同期信号に同期して前記クロックを保持するク
ロック保持手段と、スクリーン角を指示する手段と、前記クロック保持手段にて保持されたクロック及び前記
スクリーン角とに基づいて、前記複数のクロックの内の
１つを選択する手段とを備えることを特徴とする画像形
成装置。
【請求項２】前記クロック発生手段は、さらに、三角波発生手段と、前記三角波発生手段からの三角波のレベルに同期し、か
つ、複数の異なる基準レベルを発生する手段と、前記基準レベルと前記三角波とを比較する手段とを備
え、前記比較に基づいて位相の異なるクロックを発生するこ
とを特徴とする請求項１に記載の画像形成装置。
【請求項３】前記クロック発生手段は、複数の遅延回
路にて入力クロックを遅延させることで位相の異なる複
数クロックを発生することを特徴とする請求項１に記載
の画像形成装置。
【請求項４】さらに、１画素を複数ドットに分割し
て、該１画素内の分割ドットに対応する光ビームの点滅
パターンを表わすデータを出力する手段と、前記複数のクロックに基づいて、前記データを順次選択
する手段とを備え、選択されたデータを、前記光ビームの信号とすることを
特徴とする請求項１に記載の画像形成装置。