JPH0666342B2 - 多層薄膜構造の製造方法 - Google Patents

多層薄膜構造の製造方法

Info

Publication number
JPH0666342B2
JPH0666342B2 JP17449086A JP17449086A JPH0666342B2 JP H0666342 B2 JPH0666342 B2 JP H0666342B2 JP 17449086 A JP17449086 A JP 17449086A JP 17449086 A JP17449086 A JP 17449086A JP H0666342 B2 JPH0666342 B2 JP H0666342B2
Authority
JP
Japan
Prior art keywords
layer
gaas
thin film
multilayer thin
film structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17449086A
Other languages
English (en)
Other versions
JPS6329936A (ja
Inventor
良成 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17449086A priority Critical patent/JPH0666342B2/ja
Publication of JPS6329936A publication Critical patent/JPS6329936A/ja
Publication of JPH0666342B2 publication Critical patent/JPH0666342B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はIII−V族化合物半導体による絶縁膜とその界
面現象を利用したデバイスの実現、また、製造プロセス
の安定化あるいはデバイスの信頼性の向上に繋がる半導
体材料上に形成した多層薄膜構造の製造方法に関する。
[従来の技術とその問題点] 表面の安定化、金属−絶縁体−半導体(Metal-Insulato
r-Semiconductorの略称としてMISとするのが一般的
であり以後この略称を用いる)構造トランジスタの実現
等に重要な半導体と絶縁体の接触による界面物性を制御
する技術はIII−V族化合物半導体に対しては成功して
いない。
たとえば、III−V族化合物半導体の代表であるガリウ
ムヒ素(GaAs)を例にとれば大気中に存在する酸素
や水分がGaAs表面を酸化し、このGaAs酸化層が
後に付着する絶縁膜との界面に挿入され易く、この界面
層等がGaAsと絶縁膜の界面準位密度を増大させる原
因となる場合がある。
絶縁膜として通常用いられるSiO膜はSiに対して
はSi表面のダングリング・ボンド(不対結合子)を閉
じる効果を有し、このダングリング・ボンドによる表面
準位密度を1010cm-2台にできることが実験的にも示され
ており、理論的にも予想されている。しかし、GaAs
等のIII−V族化合物半導体に対しては表面ダングリン
グ・ボンドを閉じるような絶縁膜として何があるのか、
現在模索段階にあるが、すでに絶縁膜として良く知られ
ているSiO、Si、Al等に代って、
III−V族化合物絶縁膜を適用する以外、MISトラン
ジスタや表面安定化を実現する道はないのではないかと
考えられている。例えばジボラン(B)とアンモ
ニア(NH)から気相堆積法(以後、CVD法と略称
する)で作られるIII−V族化合物半導体である窒化ボ
ロン(BN)膜がインジウムリン(InP)の絶縁膜に
適用され、1010cm-2台の低い界面準位密度が得られてい
る。また窒化アルミニウム(AlN)やアルミニウムガ
リウムヒ素(AlGaAs)等がMIS構造用の絶縁膜
として分子線エピタキシャル成長法で形成されるなどII
I−V族化合物絶縁膜の検討が進んでいる。
すなわち、III−V族化合物半導体上にその禁制帯幅よ
り広い禁制帯幅を持ったIII−V族化合物絶縁膜を形成
し、MISトランジスタや表面安定化膜へ適用しようと
いう動きが強まっている。しかし、上記のような製造等
によるBNやAlN膜等では薄膜合成時に合成室内に残
留している酸素を膜中に取込みやすく、これが絶縁膜内
に深い準位や、また界面準位を形成する要因となってい
る様子であり、このためMIS特性や界面準位密度等を
必ずしも制御出来ていない。
また、AlNやGaNはGaAs等と同じIII−V族化
合物半導体群ではあるが、安定な結晶構造はウルツ構造
であり、GaAsやInP等のせん亜鉛鉱とは異なるた
め、厚さ100Å程度以上の薄膜をGaAs等の上に形成
すると均質な薄膜状には形成しにくいという問題があ
る。
本発明の目的はGaAs等のIII−V族化合物半導体上
に絶縁膜を形成した構造であって、界面準位低減および
界面物性を制御することのできる構造を有する多層薄膜
構造の製造方法を提供することにある。
[問題点を解決するための手段] すなわち本発明はGaAsの上にAlGa1-xAs
(xは0.1<x≦1を示す)層を形成する工程と、この
AlGa1-xAs層の少なくとも一部にNを5×10
19cm-3以上添加する工程とを有することを特徴とする多
層薄膜構造の製造方法である。
[実施例] 以下、この発明を実施例に基づき詳細に説明する。
第1図(a)は本発明の方法で得られる多層薄膜ウエーハ
の模式的断面図である。その製造方法は、まずGaAs
基板11の表面に電子濃度1×1016cm-3のGaAs層12を
厚さ1〜2μm、続いて不純物添加することなしにAl
Ga1-xAs(x=0.3)層13を1000Åの厚さで周知の
有機金属熱分解エピタキシャル法(MOCVD法)によ
り形成した。この発明の顕著な効果の一つはGaAs層
12とAlGa1-xAs(x=0.3)層13のなす界面14の
特性改良に起因するものである。なお、用いた基板温度
は650℃であり、III族のGaおよびAl原料にはトリメ
チルガリウム(TMG)およびトリメチルアルミニウム
(TMA)を用い、V族のAs原料にはアルシン(As
)を用いた。この後、AlGa1-xAs(x=0.
3)層13の表面より窒素のイオン注入を行った。イオン
注入原料には窒素ガスを用い、加速電圧80KeVで行っ
た。イオン注入量は3×1021cm-2とした。その後、600
℃での熱処理を加えることにより、AlGa1-xAs
(x=0.3)層13の表面より約850Åがアモルファス状高
抵抗化領域15となり、1011Ωcm以上の高い抵抗率となつ
た。注入量は3×1021cm-2を実現するには多大な時間を
要するため、第1図(b)に示すようにMISダイオード
特性を評価する領域についてのみイオン注入を選択的に
行った。アモルファス状となった領域15については窒素
のイオン注入量を1×1020cm-2以上にすると再現性よく
1011Ωcm以上の高い抵抗率が得られた。また、この窒素
イオン注入によるアモルファス状高抵抗化領域15を得る
には窒素の体積濃度は5×1019cm-3以上で得られること
が分った。
次にこのようなGaAs層12の上のAlGa1-xAs
(x=0.3)層13に窒素イオン注入アモルファス状高抵
抗化領域15を形成したものを絶縁膜とし、この表面に50
0μmφの直径で金属(実施例ではアルミニウム)を蒸
着してMISダイオードを試作し、この電圧(V)−容
量(C)特性を評価したところいわゆるヒステリシスは
示さず、界面準位密度も1010cm-2-1台の低い値が再現
性よく得られた。また、この特性は窒素イオン注入によ
るアモルファス状高抵抗化領域15の厚さを800Åから980
Åの間で変えた実験においてはほとんど変化することな
く、良好な特性を示した。
次に、この多層薄膜ウエーハを表面安定化膜として使用
した例を示す。
第2図にその模式的断面図を示すように、GaAs電解
効果トランジスタ(Fied-Effect-Transistor:FET)
のソース31とゲート32、およびドレイン33とゲート32の
間のGaAs表面34を本発明の方法によってえられた膜
構造で被覆したところ、GaAsFETで問題視されて
いる動作時の電流の短期的、長期的変化、すなわちドリ
フトはほとんどなくなった。この場合にはAlGa
1-xAs(x=0.3)層13の厚さに関する制限は実質的に
なく、かつアモルファス状高抵抗化領域15の厚さについ
てもAlGa1-xAs(x=0.3)層13の表面よりGa
As層12とAlGa1-xAs(x=0.3)層13のなす界
面14から500Å以上離してもドリフトはほとんどなかっ
た。
一方、AlGa1-xAs(x=0.3)層13の組成xは0.
1<x≦1であるが、特に0.2以上において、良好なMI
Sダイオード特性と表面安定化効果が得られた。
以上、本実施例ではAlGa1-xAs(x>0.2)層13
をMOCVD法で形成したが、他の形成法であってもよ
い。また、窒素イオン注入によるアモルファス状高抵抗
化領域15に代って、AlGa1-xAs(0.1<x≦1)
層13をアンモニア(NH)やヒドラジン(H
の雰囲気中で加熱処理し窒化することでも同様な高抵抗
化領域15を得ることができる。
【図面の簡単な説明】
第1図は本発明の方法で得られる多層薄膜構造を有する
ウエーハの模式的断面図、第2図はそれをGaAsFE
Tに適用した場合のFETの模式的断面図である。 11……GaAs基板、12……GaAs層 13……AlGa1-xAs層 14……界面 15……アモルファス状高抵抗化領域 31……ソース、32……ゲート 33……ドレイン、34……GaAs表面
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/812

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】GaAsの上にAlGa1-xAs(xは
    0.1<x≦1を示す)層を形成する工程と、このAl
    Ga1-xAs層の少なくとも一部にNを5×1019cm
    -3以上添加する工程とを有することを特徴とする多層薄
    膜の製造方法。
JP17449086A 1986-07-23 1986-07-23 多層薄膜構造の製造方法 Expired - Lifetime JPH0666342B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17449086A JPH0666342B2 (ja) 1986-07-23 1986-07-23 多層薄膜構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17449086A JPH0666342B2 (ja) 1986-07-23 1986-07-23 多層薄膜構造の製造方法

Publications (2)

Publication Number Publication Date
JPS6329936A JPS6329936A (ja) 1988-02-08
JPH0666342B2 true JPH0666342B2 (ja) 1994-08-24

Family

ID=15979397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17449086A Expired - Lifetime JPH0666342B2 (ja) 1986-07-23 1986-07-23 多層薄膜構造の製造方法

Country Status (1)

Country Link
JP (1) JPH0666342B2 (ja)

Also Published As

Publication number Publication date
JPS6329936A (ja) 1988-02-08

Similar Documents

Publication Publication Date Title
JP3760663B2 (ja) Iii族窒化物系化合物半導体素子の製造方法
KR20040104959A (ko) 도핑된 그룹 ⅲ-ⅴ 질화물 재료 및 이를 포함하는마이크로일렉트로닉 디바이스 및 디바이스 프리커서 구조물
US4789421A (en) Gallium arsenide superlattice crystal grown on silicon substrate and method of growing such crystal
JPH09249499A (ja) Iii族窒化物半導体のエピタキシャル成長方法
JP3428838B2 (ja) Mis型電界効果トランジスタ
US5738722A (en) III-V system compound semiconductor device and method for manufacturing the semiconductor device
US5656538A (en) Halide dopant process for producing semi-insulating group III-V regions for semiconductor devices
US5142350A (en) Transistor having cubic boron nitride layer
JPH0666341B2 (ja) 多層薄膜構造
JPH0666342B2 (ja) 多層薄膜構造の製造方法
US5580382A (en) Process for forming silicon doped group III-V semiconductors with SiBr.sub.4
KR20030036668A (ko) 에피택셜 웨이퍼 장치
US5128275A (en) Method for fabricating a semiconductor device including a semi-insulating semiconductor layer
US6294016B1 (en) Method for manufacturing p-type GaN based thin film using nitridation
JP2674759B2 (ja) 多層半導体ウェーハの製造方法
JPH0797567B2 (ja) 薄膜の形成方法
US5081053A (en) Method for forming a transistor having cubic boron nitride layer
JPH012318A (ja) 薄膜の形成方法
GB2195050A (en) Semiconductor devices and methods of manufacture
JPH02199875A (ja) 半導体素子およびその製造方法
JPS5853863A (ja) 半導体装置の製造方法
JPH0684893A (ja) 半導体装置の製造方法
JPH0652742B2 (ja) 半導体ウエ−ハの製造方法
JPH0666343B2 (ja) ▲iii▼―▲v▼族半導体ウェーハ
JPH0590602A (ja) 半導体記憶素子およびその製法