JPS5853863A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5853863A JPS5853863A JP56152684A JP15268481A JPS5853863A JP S5853863 A JPS5853863 A JP S5853863A JP 56152684 A JP56152684 A JP 56152684A JP 15268481 A JP15268481 A JP 15268481A JP S5853863 A JPS5853863 A JP S5853863A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- source
- electron mobility
- electron
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関する。詳しくは、本
特許出願の出願人のなした特許出願（特願昭５５”−８
２０３５号）に係る高電子移動度トランジスタの製造方
法の改良に関する。
特許出願の出願人のなした特許出願（特願昭５５”−８
２０３５号）に係る高電子移動度トランジスタの製造方
法の改良に関する。
高電子移動度トランジスタとは電子親和力の相異なる２
種の半導体を接合することにより形成される一つのへテ
ロ接合面の近傍に発生する電子蓄積層（二次元電子ガス
）の電子濃度を制御電極に印加される電圧によって制御
して、制御電極を挾ん１設けられた１対の出力電極間に
前記の電子蓄積層（二次元電子ガス）によって形成され
る導電路のインピーダンスを制御する能動的中導体装置
をいう。
種の半導体を接合することにより形成される一つのへテ
ロ接合面の近傍に発生する電子蓄積層（二次元電子ガス
）の電子濃度を制御電極に印加される電圧によって制御
して、制御電極を挾ん１設けられた１対の出力電極間に
前記の電子蓄積層（二次元電子ガス）によって形成され
る導電路のインピーダンスを制御する能動的中導体装置
をいう。
高電子移動度トランジスタの大きな特徴は、上記の電子
蓄積層（ニー次元電子ガス）の電子移動度が、不純物散
乱による効果が電子移動度を抑制する主因となるような
低い温度例えば７７°Ｋにおいて、極めて大きくなるこ
とである。上記の電子を積Ｎ（二次元電子ガス）は、不
純物ドープを必要としない電子親和力の大きなＭＰ４体
層（チャンネル層）中１はあるが、ヘテロ接合のごく近
傍に、ごく薄く、約１００ Ａ以内の範囲に発生するの
で、不純物Ｐ−プを必要とする電子親和力の小さな半導
体よりなる層（電子供給層）から空間的に分離され、そ
の電子移動度は不純物散乱によって影響されない。そこ
１、この不純物散乱による効果が電子移動度の増大を明
むこととなるような低温において、極めて大きな電子移
動度が実現されることになる。この電子移動度の改善は
１０倍程度又は−それ以上−１！あることが実験的に確
堅されている。
蓄積層（ニー次元電子ガス）の電子移動度が、不純物散
乱による効果が電子移動度を抑制する主因となるような
低い温度例えば７７°Ｋにおいて、極めて大きくなるこ
とである。上記の電子を積Ｎ（二次元電子ガス）は、不
純物ドープを必要としない電子親和力の大きなＭＰ４体
層（チャンネル層）中１はあるが、ヘテロ接合のごく近
傍に、ごく薄く、約１００ Ａ以内の範囲に発生するの
で、不純物Ｐ−プを必要とする電子親和力の小さな半導
体よりなる層（電子供給層）から空間的に分離され、そ
の電子移動度は不純物散乱によって影響されない。そこ
１、この不純物散乱による効果が電子移動度の増大を明
むこととなるような低温において、極めて大きな電子移
動度が実現されることになる。この電子移動度の改善は
１０倍程度又は−それ以上−１！あることが実験的に確
堅されている。
高電子移動度トランジスタを構成しうる半導体の組み合
せは、格子定数が近似しており、電子親和力の差が大き
く、かつエネルギーギャップの差が大きいという条件を
満足すればたりるの１非常に多く存在する。そのうち、
本発明はＮ型のアルζニエウムガリエウム砒素（ＡｒＧ
ａＡｓ）を電子供給層としノンドープの砒化ガリ凰つム
（ＧａＡａ）をチャンネル層とする場合の改良１ある。
せは、格子定数が近似しており、電子親和力の差が大き
く、かつエネルギーギャップの差が大きいという条件を
満足すればたりるの１非常に多く存在する。そのうち、
本発明はＮ型のアルζニエウムガリエウム砒素（ＡｒＧ
ａＡｓ）を電子供給層としノンドープの砒化ガリ凰つム
（ＧａＡａ）をチャンネル層とする場合の改良１ある。
又、高電子移動度トランジスタは、電子蒙和力の大きな
半導体層（チャンネル層）を上層にするか下層にするか
によ＃）２種類に分類され、前者にあっては、電子親和
力の大きな半導体層（チャンネル層）の金属学的厚さと
電子親和力の小さな半導体層（１１子供給層）の金属学
的厚さとの比が、層構造によって決定される特定の値よ
り大きいか小きいかによね、ノーマリオン型（デプレツ
シ冒ンモ−ｙ＞又ａノーマリオフ型（エン＾ンスメント
モード）となる。又後者にあっては、電子親和力の小さ
な半導体層（電子供給層）の金属学的厚さが、層構造に
よって決定される特定の値より大きいか小さいかによ抄
ノーマリオン型又はノーマリオフ型となる。そのうち、
本発明はチャンネル層が下層ｆ供給層が上層−１！する
場合の改良である。
半導体層（チャンネル層）を上層にするか下層にするか
によ＃）２種類に分類され、前者にあっては、電子親和
力の大きな半導体層（チャンネル層）の金属学的厚さと
電子親和力の小さな半導体層（１１子供給層）の金属学
的厚さとの比が、層構造によって決定される特定の値よ
り大きいか小きいかによね、ノーマリオン型（デプレツ
シ冒ンモ−ｙ＞又ａノーマリオフ型（エン＾ンスメント
モード）となる。又後者にあっては、電子親和力の小さ
な半導体層（電子供給層）の金属学的厚さが、層構造に
よって決定される特定の値より大きいか小さいかによ抄
ノーマリオン型又はノーマリオフ型となる。そのうち、
本発明はチャンネル層が下層ｆ供給層が上層−１！する
場合の改良である。
かかる構成を有する高電子移動度トランジスタにあって
は加熱工程′においてＮ型のアルミニ具ウムガリ凰ウム
砒素（ム／Ｇａム−）よシなる電子供給層７’ｌ＝らノ
ンドープの砒化ガリエクム（ＧａＡｓ）よりなるチャン
ネル層に不純物が拡散して不純物散乱が発生し、二次元
電子ガスの電子移動度が低下することを妨げるために、
電子供給層とチャンネル層との間にノンドープのアルミ
ニ為ウムガリ具クム砒素（ム／Ｇ、ａＡｓ）よりな）６
０ム程度の厚さを有するノ々ソファ層を設けると二次元
電子ガスの電子移動度が向上することが確しされている
。ところが、このノ々ツ７ア層の存在によって、ソース
・「Ｖイン領域のコンタクト抵抗が、これが不存在の場
合には一般的にえられる１Ｏ−６Ω１″オーダから１０
−’Ω♂オーダに悪化し、総合的には、高電子移動度ト
ランジスタとしての伝達コンダクタンスＧｍは逆に悪化
するという欠点があるｏしたがって、高電子移動度トラ
ンジスタのｇａｔｅ 領域においてのみ、このノンドー
プのアルミニ為ウムガリ瓢ウム砒素（ＡｒＧａＡｓ）ノ
々ツファ層を挿入し、ソース・ドレイン領域からは核バ
ッファ層を除去した構造がｊ１４好ましいもの１あるこ
とは理解されるところ１ある０ 本発明の目的は上記事実に着目し、上記の欠点の解消さ
れた、高電子移動度トランジスタの製造方法を提供する
ことにある０具体的には高温に保持された結晶中にプロ
トン（Ｈ＋）を照射すると照射領域−１！蚊結晶中の不
純物拡散が増速されるという、いわゆる、増速拡散現象
を応用して高温に保持さｈた高電子移動度トランジスタ
構造のソース・ドレイン領域にのみ選択的にプロトン（
Ｈ＋）を照射して増速拡散を生起させ、該領域１のみノ
ンドープアル電工エウムガリ番つム砒紫（ム／ＧａＡｓ
）層をＮ型化することにより行なう亀の１ある。本方法
では上記ノ９ツファ層を設けてＮ型のアルミニ纂ウムガ
リ為ウム砒素（ム／ＧａＡｓ）よりなる電子供給層をノ
ンドープ砒化ガリ暴つム（Ｇ！ＬＡＥ＋）の上に連続成
長し、電子供給層にドープされた不純物が拡散しない程
度の温［−ｔ’、Ｌかしながら、プロトン（Ｈ＋）照射
領域では、増速拡散がおこる条件１ソース・ドレイン領
域のみを選択的に照射し、二次元電子ガスの電子移動度
が低下することを防止するとと本に、ソース・ドレイン
領域のコンタクト抵抗の悪化をも防止し、総合的に高電
子移動度トランジスタの特徴ｆある？？’Ｉにおける電
子移動度が極めて高い高電子移動度トランジスタを製造
する方法を提供するものである。
は加熱工程′においてＮ型のアルミニ具ウムガリ凰ウム
砒素（ム／Ｇａム−）よシなる電子供給層７’ｌ＝らノ
ンドープの砒化ガリエクム（ＧａＡｓ）よりなるチャン
ネル層に不純物が拡散して不純物散乱が発生し、二次元
電子ガスの電子移動度が低下することを妨げるために、
電子供給層とチャンネル層との間にノンドープのアルミ
ニ為ウムガリ具クム砒素（ム／Ｇ、ａＡｓ）よりな）６
０ム程度の厚さを有するノ々ソファ層を設けると二次元
電子ガスの電子移動度が向上することが確しされている
。ところが、このノ々ツ７ア層の存在によって、ソース
・「Ｖイン領域のコンタクト抵抗が、これが不存在の場
合には一般的にえられる１Ｏ−６Ω１″オーダから１０
−’Ω♂オーダに悪化し、総合的には、高電子移動度ト
ランジスタとしての伝達コンダクタンスＧｍは逆に悪化
するという欠点があるｏしたがって、高電子移動度トラ
ンジスタのｇａｔｅ 領域においてのみ、このノンドー
プのアルミニ為ウムガリ瓢ウム砒素（ＡｒＧａＡｓ）ノ
々ツファ層を挿入し、ソース・ドレイン領域からは核バ
ッファ層を除去した構造がｊ１４好ましいもの１あるこ
とは理解されるところ１ある０ 本発明の目的は上記事実に着目し、上記の欠点の解消さ
れた、高電子移動度トランジスタの製造方法を提供する
ことにある０具体的には高温に保持された結晶中にプロ
トン（Ｈ＋）を照射すると照射領域−１！蚊結晶中の不
純物拡散が増速されるという、いわゆる、増速拡散現象
を応用して高温に保持さｈた高電子移動度トランジスタ
構造のソース・ドレイン領域にのみ選択的にプロトン（
Ｈ＋）を照射して増速拡散を生起させ、該領域１のみノ
ンドープアル電工エウムガリ番つム砒紫（ム／ＧａＡｓ
）層をＮ型化することにより行なう亀の１ある。本方法
では上記ノ９ツファ層を設けてＮ型のアルミニ纂ウムガ
リ為ウム砒素（ム／ＧａＡｓ）よりなる電子供給層をノ
ンドープ砒化ガリ暴つム（Ｇ！ＬＡＥ＋）の上に連続成
長し、電子供給層にドープされた不純物が拡散しない程
度の温［−ｔ’、Ｌかしながら、プロトン（Ｈ＋）照射
領域では、増速拡散がおこる条件１ソース・ドレイン領
域のみを選択的に照射し、二次元電子ガスの電子移動度
が低下することを防止するとと本に、ソース・ドレイン
領域のコンタクト抵抗の悪化をも防止し、総合的に高電
子移動度トランジスタの特徴ｆある？？’Ｉにおける電
子移動度が極めて高い高電子移動度トランジスタを製造
する方法を提供するものである。
以下、図面を参照しつつ、本発明の一実施例にかかる半
導体装置具体的には高電子移動度トランジスタの製造方
法の各工程を説明し、本発明の構成と特有の効果とを明
らかにする。
導体装置具体的には高電子移動度トランジスタの製造方
法の各工程を説明し、本発明の構成と特有の効果とを明
らかにする。
第１図参照
モレキ為う−ピームエビタキシャル成長方法を使用して
、クローム（Ｏｒ）ドープされた牛絶縁性砒化ガリ為つ
ム（ＧａＡｓ）基板１上に厚さα１１程度のノンドープ
の砒化がリニウム（ＧａＡｓ）層２と、厚さ６０Ｘ柳変
のノンｒ−ゾのアルオニ晶ウムガリエウム砒素（Ａ４Ｇ
ａＡｓ ）層３と、厚さＯ，ｏＴＪＩｍａ度ｆシリコン
（Ｓｌ）がＩ Ｘ １０ ” ／ ｃＲ”程度にドープ
さねぇアルミニエウムガリエウム砒素（Ａ４ＧａＡｓ）
層４とをつづけて形成する。
、クローム（Ｏｒ）ドープされた牛絶縁性砒化ガリ為つ
ム（ＧａＡｓ）基板１上に厚さα１１程度のノンドープ
の砒化がリニウム（ＧａＡｓ）層２と、厚さ６０Ｘ柳変
のノンｒ−ゾのアルオニ晶ウムガリエウム砒素（Ａ４Ｇ
ａＡｓ ）層３と、厚さＯ，ｏＴＪＩｍａ度ｆシリコン
（Ｓｌ）がＩ Ｘ １０ ” ／ ｃＲ”程度にドープ
さねぇアルミニエウムガリエウム砒素（Ａ４ＧａＡｓ）
層４とをつづけて形成する。
第２図参照
Ｎ型のアルミニ為ウムガリエウム砒素（ム／ＧａＡθ）
層４上に、１，０００ Ａ程度の厚さに窒化アルミニｘ
ｈウム（ＡｒＮ）４５を形成する。この工程は反応性ス
ノ々ツタリング法が便利″１？ある。形成された窒化ア
ルオニニウム（１１Ｍ）層器は後の加熱工程においてア
ルＺニエウムガリ凰つム砒素（ム／Ｇａム−）層４表面
を砒素（ロ）の解離などによる結晶損傷が生じないよう
にするための保護膜として機能する。
層４上に、１，０００ Ａ程度の厚さに窒化アルミニｘ
ｈウム（ＡｒＮ）４５を形成する。この工程は反応性ス
ノ々ツタリング法が便利″１？ある。形成された窒化ア
ルオニニウム（１１Ｍ）層器は後の加熱工程においてア
ルＺニエウムガリ凰つム砒素（ム／Ｇａム−）層４表面
を砒素（ロ）の解離などによる結晶損傷が生じないよう
にするための保護膜として機能する。
つづけて、化学気相成長（ＯＶＤ）法を使用して二酸化
シリコン（８１０，）層６を厚さ１ ｆｉｒｎ程度に形
成する。
シリコン（８１０，）層６を厚さ１ ｆｉｒｎ程度に形
成する。
更につづけて、フォトリソグラフィー法を使用して、ソ
ース・ドレイン領［７，ｓ上から二酸化シＩＪ ：ｆ
ン（８１０２）層藝を除去する。この二酸化シリコン（
８１０，）層６ば、後のイオン注入工程でマスクとして
機能するものである。
ース・ドレイン領［７，ｓ上から二酸化シＩＪ ：ｆ
ン（８１０２）層藝を除去する。この二酸化シリコン（
８１０，）層６ば、後のイオン注入工程でマスクとして
機能するものである。
第３図参照
イオン注入装置を使用し、基板全体を６５０ ’Ｏ径程
度保ち、１００に＠’Ｖのエネルギーを本ってプロトン
（Ｈ”） ｔ’ Ｉ Ｘ ｌｏ”７ｍ”＄１ＩＦ（７）
ＩＩ合テ１６０秒間注入する。このときのビーム電流は
１ｏ声ム／−程度となる。プロトン（Ｈ＋）は窒化アル
オニ＆クム（ム／Ｎ）層５を貫通してＭｇのアルン二＾
ウムガリエウム砒素（ム／ＧａＡｓ）層４中に導入され
、ここマ、原子衝突過程によシ辺剰空孔な生成する。Ｋ
型アルξ二島つムガリ為つム砒素（ムｌＧａム８）層４
中にＰ−プされたシリコン（Ｂ１）原子は、この過剰空
孔の存在により、該温度１熱平衡状態の拡散係数よりも
数倍拡散が増速されることにより、シリコン（８１）が
拡散して新たにドープされたアルミニエウムガリ瓢つム
砒素（ム＃ＧａＡｓ）領域９，１ｏを形成する。
度保ち、１００に＠’Ｖのエネルギーを本ってプロトン
（Ｈ”） ｔ’ Ｉ Ｘ ｌｏ”７ｍ”＄１ＩＦ（７）
ＩＩ合テ１６０秒間注入する。このときのビーム電流は
１ｏ声ム／−程度となる。プロトン（Ｈ＋）は窒化アル
オニ＆クム（ム／Ｎ）層５を貫通してＭｇのアルン二＾
ウムガリエウム砒素（ム／ＧａＡｓ）層４中に導入され
、ここマ、原子衝突過程によシ辺剰空孔な生成する。Ｋ
型アルξ二島つムガリ為つム砒素（ムｌＧａム８）層４
中にＰ−プされたシリコン（Ｂ１）原子は、この過剰空
孔の存在により、該温度１熱平衡状態の拡散係数よりも
数倍拡散が増速されることにより、シリコン（８１）が
拡散して新たにドープされたアルミニエウムガリ瓢つム
砒素（ム＃ＧａＡｓ）領域９，１ｏを形成する。
第４図参照
ｌ５ＫｅＶＱ度のエネルギーをアルノンイオン（Ａｒ”
）に与えてスノ臂ツタエツチングを施こし、ソース。
）に与えてスノ臂ツタエツチングを施こし、ソース。
ドレイン領域７，８から窒化フルオニニウム（ム／Ｎ）
層５を除去する。
層５を除去する。
第５図参照
基板全面に金／金グルマニーウム（＾Ｕ／ムｕＧｅ ）
層１１を蒸着した後、４００〜４５０℃の温度をもって
シンタリングを実施する。ソース・ドレイン領域にのみ
、ノンドープ層が除去されているの１コンタクト抵抗は
非常に小さくなされる。
層１１を蒸着した後、４００〜４５０℃の温度をもって
シンタリングを実施する。ソース・ドレイン領域にのみ
、ノンドープ層が除去されているの１コンタクト抵抗は
非常に小さくなされる。
第６図参照
稀弗酸（Ｈｌ）を使用してなすリフトオフ法を使用し、
て、二酸化シリコン（８１０，）層６とその上に堆積し
ていた金／金ゲルマニ息つム（ムＵ／ムｕＧ・）層１１
を除去する。
て、二酸化シリコン（８１０，）層６とその上に堆積し
ていた金／金ゲルマニ息つム（ムＵ／ムｕＧ・）層１１
を除去する。
金／金ゲルマニ具つム（ムＵ／ムｕＧｓ）層１１よりな
るソース・ドレイン７．８に挾まれた領域に選択的にフ
ルオニニウム（ムＩ）層よりなるゲート電極１２を形成
する。このとき、窒化アルミニニウム（ム／Ｎ）層５は
除去してシ曹ットキノ々リヤ型ゲートとなしても、除去
しないで絶縁ゲートとなしてもさしつかえない。
るソース・ドレイン７．８に挾まれた領域に選択的にフ
ルオニニウム（ムＩ）層よりなるゲート電極１２を形成
する。このとき、窒化アルミニニウム（ム／Ｎ）層５は
除去してシ曹ットキノ々リヤ型ゲートとなしても、除去
しないで絶縁ゲートとなしてもさしつかえない。
以上説明せるとおり、本発明によれば、ノックァ層を設
けてＮ！Ｊのアル々二為つムガリ凰つム砒素（ムＺＧ亀
ム−）よりなる電子供給層からノンＰ−プの砒化ガリ工
つム（ＧａＡｓ）よりなるチャンネル層に不純物が拡散
することを防止し、これによって不純物散乱によって二
次元電子ガスの電子移動度の低下が防止されている高電
子移動度トランジスタにおいて、ソース゛Ｐレイン領域
のコンタクト抵抗も１Ｏ−６０が１ｆと低く、総合的に
伝達コンＩクタンス等の緒特性のすぐれ先高電子移動度
トランジスタを製造する方法を提供することができる。
けてＮ！Ｊのアル々二為つムガリ凰つム砒素（ムＺＧ亀
ム−）よりなる電子供給層からノンＰ−プの砒化ガリ工
つム（ＧａＡｓ）よりなるチャンネル層に不純物が拡散
することを防止し、これによって不純物散乱によって二
次元電子ガスの電子移動度の低下が防止されている高電
子移動度トランジスタにおいて、ソース゛Ｐレイン領域
のコンタクト抵抗も１Ｏ−６０が１ｆと低く、総合的に
伝達コンＩクタンス等の緒特性のすぐれ先高電子移動度
トランジスタを製造する方法を提供することができる。
第１．！、３．４，５１６図は本発明の一実施例に係る
高電子移動度トランジスタの製造方法の主要工程（：お
ける基板断面図である。 １・・・クロームＰ−プされた半絶縁性砒化ガリ晶つム
基板、２・・・ノンドープの砒化ガリエウム単結晶層よ
りなるチャンネル層、３・・・ノンドープのアルミニ暴
ウムガリ為ウム砒素単結晶層よりなる）々ツファ層、４
・・・Ｎ型のアルミニュウムガリエウム砒素単結晶層よ
りなる電子供給層、５・・・窒化アル建二為つム層よ抄
なる保護膜、６・・・二酸化シリコンＭ、７ ｍ ｓ・
・・ソース°ドレイン領域、９．１０・・・空格子を多
く含む領域、１１・・・ソース・ドレイン電極となる金
／金２ルマニ瓢つム層、１２・・・ゲート電極（アルン
二為ウム層）。
高電子移動度トランジスタの製造方法の主要工程（：お
ける基板断面図である。 １・・・クロームＰ−プされた半絶縁性砒化ガリ晶つム
基板、２・・・ノンドープの砒化ガリエウム単結晶層よ
りなるチャンネル層、３・・・ノンドープのアルミニ暴
ウムガリ為ウム砒素単結晶層よりなる）々ツファ層、４
・・・Ｎ型のアルミニュウムガリエウム砒素単結晶層よ
りなる電子供給層、５・・・窒化アル建二為つム層よ抄
なる保護膜、６・・・二酸化シリコンＭ、７ ｍ ｓ・
・・ソース°ドレイン領域、９．１０・・・空格子を多
く含む領域、１１・・・ソース・ドレイン電極となる金
／金２ルマニ瓢つム層、１２・・・ゲート電極（アルン
二為ウム層）。
Claims (1)
- 中絶縁性のガリエウム砒素よりなる基板上に実質的に不
純物を含有しない砒化ガリエウムの単結晶層よりなるチ
ャンネル層を形成し、該チャンネル層上に実質的に不純
物を含有しないアル建二エウムガリ轟つム砒素の単結晶
層よりなる・壽ツ７ア層を形成し、該７９２７７層上に
ｙ型のアル２ニエウムガリ為ウム砒素の単結晶層よりな
る電子供給層を形成し、該電子供給層上に保饅膜を形成
し、核保傾膜上のソース・ドレイン形成領域以外の領域
上にイオン注入マスク層を形成し、前記基板の温度を１
５５０℃以上に保ちながら前記マスクを使用して前記ソ
ース・ドレイン形成領域にプロトンを注入し、前記保鏝
膜を前記ソース・ドレイン形成領埴土から除去し、前記
ソース・ドレイン形成領縁上にソース・Ｐレイン電極を
形成する工程を含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152684A JPS5853863A (ja) | 1981-09-26 | 1981-09-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152684A JPS5853863A (ja) | 1981-09-26 | 1981-09-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5853863A true JPS5853863A (ja) | 1983-03-30 |
Family
ID=15545853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152684A Pending JPS5853863A (ja) | 1981-09-26 | 1981-09-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853863A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6180871A (ja) * | 1984-09-27 | 1986-04-24 | Nec Corp | 半導体装置 |
| JPS61177782A (ja) * | 1985-01-28 | 1986-08-09 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| JPS62243369A (ja) * | 1986-04-15 | 1987-10-23 | Matsushita Electric Ind Co Ltd | ＧａＡｓ半導体装置の製造方法 |
| US4729000A (en) * | 1985-06-21 | 1988-03-01 | Honeywell Inc. | Low power AlGaAs/GaAs complementary FETs incorporating InGaAs n-channel gates |
| US5729030A (en) * | 1995-11-06 | 1998-03-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
-
1981
- 1981-09-26 JP JP56152684A patent/JPS5853863A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6180871A (ja) * | 1984-09-27 | 1986-04-24 | Nec Corp | 半導体装置 |
| JPS61177782A (ja) * | 1985-01-28 | 1986-08-09 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| US4729000A (en) * | 1985-06-21 | 1988-03-01 | Honeywell Inc. | Low power AlGaAs/GaAs complementary FETs incorporating InGaAs n-channel gates |
| JPS62243369A (ja) * | 1986-04-15 | 1987-10-23 | Matsushita Electric Ind Co Ltd | ＧａＡｓ半導体装置の製造方法 |
| US5729030A (en) * | 1995-11-06 | 1998-03-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4559547A (en) | Semiconductor device | |
| EP0045181A2 (en) | High electron mobility heterojunction semiconductor device and method of manufacturing | |
| JPH0358177B2 (ja) | ||
| JP2764049B2 (ja) | 化合物半導体装置の製造方法、化合物半導体装置及び電界効果トランジスタ | |
| JPS5851575A (ja) | 半導体装置の製造方法 | |
| JPS6362313A (ja) | 半導体装置の製造方法 | |
| US5321278A (en) | High electron mobility transistor | |
| JPS6353711B2 (ja) | ||
| US5773853A (en) | Compound semiconductor device | |
| JPS59188978A (ja) | シヨツトキゲ−ト型ｆｅｔの製造方法 | |
| JPS5851573A (ja) | 半導体装置 | |
| JPS6354228B2 (ja) | ||
| JPH0797567B2 (ja) | 薄膜の形成方法 | |
| JPH0223626A (ja) | 半導体装置の製造方法 | |
| JPS6047428A (ja) | 半導体装置の製造方法 | |
| JP2514948B2 (ja) | 半導体装置の製造方法 | |
| JPH02224373A (ja) | 化合物半導体素子の製造方法 | |
| JPH0289325A (ja) | 化合物半導体の構造体及びその形成方法 | |
| JPS6329935A (ja) | 多層薄膜構造 | |
| JPS596054B2 (ja) | 半導体素子の製造方法 | |
| JP2614490B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS59110111A (ja) | 半導体装置の製造方法 | |
| JPH0590602A (ja) | 半導体記憶素子およびその製法 | |
| JP2633010B2 (ja) | 化合物半導体素子の製造方法 | |
| JPH0328064B2 (ja) |