JPH0666461B2 - 短絡型サイリスタ - Google Patents
短絡型サイリスタInfo
- Publication number
- JPH0666461B2 JPH0666461B2 JP19819889A JP19819889A JPH0666461B2 JP H0666461 B2 JPH0666461 B2 JP H0666461B2 JP 19819889 A JP19819889 A JP 19819889A JP 19819889 A JP19819889 A JP 19819889A JP H0666461 B2 JPH0666461 B2 JP H0666461B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- breakdown voltage
- short
- current
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 （発明の技術分野） 本発明はエミッタ短絡型PNPN（NPNP）型サイリスタの構
造に関するものである。
造に関するものである。
（従来技術とその解決すべき課題） 第１図に示す断面図のように、P1N2P3N4の４層からな
り、P1とN2層を金属電極T1により短絡し、N4層に金属電
極T2を設けた構成をもつ短絡エミッタPNPN型２端子サイ
リスタは通信回路その他のサージ防護阻止として広く用
いられるようになりつつある。
り、P1とN2層を金属電極T1により短絡し、N4層に金属電
極T2を設けた構成をもつ短絡エミッタPNPN型２端子サイ
リスタは通信回路その他のサージ防護阻止として広く用
いられるようになりつつある。
ところで最近における各種電子回路の集積化にもとづく
低電圧化に対応して、PNPN型サイリスタの低耐圧化の要
求が強まりつつある。しかし従来の構造では設計上その
他の制約から要求に沿った低耐圧のものを作りにくい。
低電圧化に対応して、PNPN型サイリスタの低耐圧化の要
求が強まりつつある。しかし従来の構造では設計上その
他の制約から要求に沿った低耐圧のものを作りにくい。
そこで上記の要求に応えるため例えば第２図に示すよう
に、表面に露呈させたN2層に更に金属電極ｔを設けて、
電極T1,T2,tを有する３端子構造とすると共に、電極ｔ
とT2間にツェナダイオードZDを接続して、２端子構造と
して低圧化の要求に応えることが行われている。しかし
これでは構成部品が多くなることに伴う構造の複雑化な
どを招いて、製造コストを高くするなどの問題がある。
に、表面に露呈させたN2層に更に金属電極ｔを設けて、
電極T1,T2,tを有する３端子構造とすると共に、電極ｔ
とT2間にツェナダイオードZDを接続して、２端子構造と
して低圧化の要求に応えることが行われている。しかし
これでは構成部品が多くなることに伴う構造の複雑化な
どを招いて、製造コストを高くするなどの問題がある。
一方このサイリスタをサージ防護素子として用いてその
機能を発揮させるためには遮断特性上、サージ（パル
ス）電流耐量が重要な要素となる。しかし前記従来構造
のサイリスタでは、以下に述べる周知の動作を行って電
極T1,T2間の導通状態を実現するため、サージ電流耐量
のコントロールが困難であって、均一な特性をもったサ
イリスタを作りにくいなどの問題をもつ。
機能を発揮させるためには遮断特性上、サージ（パル
ス）電流耐量が重要な要素となる。しかし前記従来構造
のサイリスタでは、以下に述べる周知の動作を行って電
極T1,T2間の導通状態を実現するため、サージ電流耐量
のコントロールが困難であって、均一な特性をもったサ
イリスタを作りにくいなどの問題をもつ。
即ちこのサイリスタでは電極T1からT2の方向に加えられ
た電圧が、接合J2の耐圧を越えたとき図中矢印方向に電
流が流れ、N2層の横方向抵抗Ｒに電圧降下を生じさせ、
これにより接合J1を順方向にバイアスしてP1N2P3N4のサ
イリスタの一部を先ずオン状態とする。そしてこれにも
とづくキャリアの拡散により点弧が全領域に移行するよ
うにして、電極T1T2間をオン状態にする周知の動作を行
うものである。
た電圧が、接合J2の耐圧を越えたとき図中矢印方向に電
流が流れ、N2層の横方向抵抗Ｒに電圧降下を生じさせ、
これにより接合J1を順方向にバイアスしてP1N2P3N4のサ
イリスタの一部を先ずオン状態とする。そしてこれにも
とづくキャリアの拡散により点弧が全領域に移行するよ
うにして、電極T1T2間をオン状態にする周知の動作を行
うものである。
しかし最初に局部的にオン状態に移行（点弧）する位置
が接合J1J2、横方向抵抗Ｒ等の製作時などに生ずる微妙
な不均一により変動する。このため、局部的なオン状態
が全領域に移行するまでの速度が異なるのをまぬがれ得
ない。従ってサージ電流耐量のコントロールが困難とな
り、特性の均一なサイリスタを作りにくい。
が接合J1J2、横方向抵抗Ｒ等の製作時などに生ずる微妙
な不均一により変動する。このため、局部的なオン状態
が全領域に移行するまでの速度が異なるのをまぬがれ得
ない。従ってサージ電流耐量のコントロールが困難とな
り、特性の均一なサイリスタを作りにくい。
（発明の目的） 本発明は上記の要求を満足と、そのもつ問題点の解決、
更には新しい機能を有するデバイスを得る新しい構造設
計手段の提供、具体的には低耐圧のサイリスタを得る簡
易な手段の提供、第２にはサイリスタの初期点弧位置を
一定する一つの手段の提供、第３には新しい機能のサイ
リスタ型複合デバイスを得る一つの手段の提供にある。
更には新しい機能を有するデバイスを得る新しい構造設
計手段の提供、具体的には低耐圧のサイリスタを得る簡
易な手段の提供、第２にはサイリスタの初期点弧位置を
一定する一つの手段の提供、第３には新しい機能のサイ
リスタ型複合デバイスを得る一つの手段の提供にある。
（問題点を解決するための本発明の手段） 第３図は本発明の原理を示す模式断面部て、本発明の特
徴とするところは第１図によって前記したP1,N2,P3およ
びN4層からなる短絡エミッタ型PNPNTサイリスタにおい
て、P1層の真下の接合J2の一部に、接合J2の他の部分に
比べて耐圧が低い領域Ｌを設けて、以下の動作が行われ
るようにして前記の目的を達成しうるようにした点にあ
る。
徴とするところは第１図によって前記したP1,N2,P3およ
びN4層からなる短絡エミッタ型PNPNTサイリスタにおい
て、P1層の真下の接合J2の一部に、接合J2の他の部分に
比べて耐圧が低い領域Ｌを設けて、以下の動作が行われ
るようにして前記の目的を達成しうるようにした点にあ
る。
このサイリスタではT1→T2の方向が順方向である。そこ
でこの方向に電流を流すと、接合J2に逆方向電圧がかか
る。すると低耐圧領域Ｌが第４図の電圧VBで先ずブレー
クダウンし、この部分に電流が集中して流れる。この電
流が増加すると、P1層直下のN2層の横方向抵抗Ｒに生ず
る電圧降下により、接合J1の左方が順バイアスされ、低
耐圧領域Ｌにおいてバイアス値が最大となる。そしてこ
れが接合J1の拡散電位を越えるとP1層からの正孔の注入
が起こり、前記した如く第４図のブレークオーバ電流IL
で電流T1T2間がオン状態に移行する。
でこの方向に電流を流すと、接合J2に逆方向電圧がかか
る。すると低耐圧領域Ｌが第４図の電圧VBで先ずブレー
クダウンし、この部分に電流が集中して流れる。この電
流が増加すると、P1層直下のN2層の横方向抵抗Ｒに生ず
る電圧降下により、接合J1の左方が順バイアスされ、低
耐圧領域Ｌにおいてバイアス値が最大となる。そしてこ
れが接合J1の拡散電位を越えるとP1層からの正孔の注入
が起こり、前記した如く第４図のブレークオーバ電流IL
で電流T1T2間がオン状態に移行する。
従って以上説明した本発明の構造によれば低耐圧領域
Ｌの耐圧の選定により、サイリスタの順方向耐圧を設計
することができるので、所要の低耐圧例えば数ボルトの
サイリスタの実現が可能となり、例えば低耐圧サージ防
護素子を提供できる。低耐圧領域の相対位置の選定に
より、サイリスタの点弧移行時の電流通路を規制でき
る。このため点弧特性例えば第４図の電流ILをコントロ
ールでき、しかも電流が低耐圧領域Ｌに集中する。従っ
て最初の点弧位置が一定されることになって、パルス電
流耐量のばらつきが効果的に抑制され、パルス電流耐量
の均一化が可能となる。
Ｌの耐圧の選定により、サイリスタの順方向耐圧を設計
することができるので、所要の低耐圧例えば数ボルトの
サイリスタの実現が可能となり、例えば低耐圧サージ防
護素子を提供できる。低耐圧領域の相対位置の選定に
より、サイリスタの点弧移行時の電流通路を規制でき
る。このため点弧特性例えば第４図の電流ILをコントロ
ールでき、しかも電流が低耐圧領域Ｌに集中する。従っ
て最初の点弧位置が一定されることになって、パルス電
流耐量のばらつきが効果的に抑制され、パルス電流耐量
の均一化が可能となる。
次に本発明の実施例について説明する。
（実施例） 第４図（ａ）（ｂ）は本発明の具体的な一実施例の断面
図である。このサイリスタはたえばP3を基板として、こ
こに拡散法やイオン注入法によりP1,N2,N4層などを形成
して作られるが、第４図（ａ）の例では、接合J2層が露
呈した部分に拡散法やイオン注入法などの公知の手段を
用いて、サイリスタの耐圧を決定するP+領域を設けて低
耐圧領域Ｌとしたものである。
図である。このサイリスタはたえばP3を基板として、こ
こに拡散法やイオン注入法によりP1,N2,N4層などを形成
して作られるが、第４図（ａ）の例では、接合J2層が露
呈した部分に拡散法やイオン注入法などの公知の手段を
用いて、サイリスタの耐圧を決定するP+領域を設けて低
耐圧領域Ｌとしたものである。
また第４図（ｂ）の例は埋め込み拡散法などによりP1層
の下方の接合J2の部分に、低耐圧領域ＬとなるP+領域を
作成したものであって、以上の説明から明らかなよう
に、このP+領域の抵抗をP3層のそれより低くすることに
よって、この部分の耐圧が接合J2即ちN2,P3の接合耐圧
に比べて低くなるので、P+領域の耐圧によってサイリス
タは動作することになる。なおＩは絶縁膜であり、以下
の図においても同様である。第５図はPNPNP層よりなる
両方向サイリスタに本発明を適用した例であって、その
動作は第３図，第４図の構造のものについての説明から
容易に類推できるので省略する。
の下方の接合J2の部分に、低耐圧領域ＬとなるP+領域を
作成したものであって、以上の説明から明らかなよう
に、このP+領域の抵抗をP3層のそれより低くすることに
よって、この部分の耐圧が接合J2即ちN2,P3の接合耐圧
に比べて低くなるので、P+領域の耐圧によってサイリス
タは動作することになる。なおＩは絶縁膜であり、以下
の図においても同様である。第５図はPNPNP層よりなる
両方向サイリスタに本発明を適用した例であって、その
動作は第３図，第４図の構造のものについての説明から
容易に類推できるので省略する。
以上本発明について説明したが、各図で説明した適用例
にかかわらず本発明の要旨を変更しない範囲で他のサイ
リスタ型デバイス、サイリスタ型複合デバイスに適用で
きる。また特性または信頼度等の確保のため通常用いら
れる公知の手段、例えば第４図，第５図のようにチャネ
ルストッパとなるＰ層を設けるなどの手段を併用でき、
更に前記した伝導型を逆にしたデバイスにも同様に用い
ることは云うまでもない。
にかかわらず本発明の要旨を変更しない範囲で他のサイ
リスタ型デバイス、サイリスタ型複合デバイスに適用で
きる。また特性または信頼度等の確保のため通常用いら
れる公知の手段、例えば第４図，第５図のようにチャネ
ルストッパとなるＰ層を設けるなどの手段を併用でき、
更に前記した伝導型を逆にしたデバイスにも同様に用い
ることは云うまでもない。
（発明の効果） 以上の説明から明らかなように本発明によれば、低耐圧
しかもサージ電流耐量特性の不均一な短絡エミッタ型PN
PNサイリスタを提供することが可能となるもので、集積
回路を用いた電子機器など低電圧回路のサージ防護に好
適するデバイスの実現を図りうる。
しかもサージ電流耐量特性の不均一な短絡エミッタ型PN
PNサイリスタを提供することが可能となるもので、集積
回路を用いた電子機器など低電圧回路のサージ防護に好
適するデバイスの実現を図りうる。
第１図，第２図は従来素子の説明図、第３図は本発明の
原理説明図、第４図（ａ）（ｂ），第５図は本発明の実
施例の説明図である。
原理説明図、第４図（ａ）（ｂ），第５図は本発明の実
施例の説明図である。
Claims (1)
- 【請求項１】Ｐ（Ｎ）エミッタとＮ（Ｐ）ベースの一部
を１乃至複数箇所において露呈させ、この部分を前記Ｐ
（Ｎ）エミッタと短絡して電極とするPNPN（NPNP）サイ
リスタにおいて、順方向耐圧をきめる接合部の前記短絡
ベースの短絡部分直下以外の部分に、他の部分に比して
耐圧の低い領域を設けたことを特徴とする短絡型サイリ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19819889A JPH0666461B2 (ja) | 1989-07-31 | 1989-07-31 | 短絡型サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19819889A JPH0666461B2 (ja) | 1989-07-31 | 1989-07-31 | 短絡型サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0362571A JPH0362571A (ja) | 1991-03-18 |
| JPH0666461B2 true JPH0666461B2 (ja) | 1994-08-24 |
Family
ID=16387106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19819889A Expired - Fee Related JPH0666461B2 (ja) | 1989-07-31 | 1989-07-31 | 短絡型サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666461B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2781298B2 (ja) * | 1991-11-19 | 1998-07-30 | 日本電信電話株式会社 | サージ防護素子 |
| JP5658960B2 (ja) * | 2010-09-28 | 2015-01-28 | 新電元工業株式会社 | 半導体装置 |
-
1989
- 1989-07-31 JP JP19819889A patent/JPH0666461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0362571A (ja) | 1991-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246092B1 (en) | High breakdown voltage MOS semiconductor apparatus | |
| US4967256A (en) | Overvoltage protector | |
| EP0312097A1 (en) | Input protector device for semiconductor device | |
| US3947864A (en) | Diode-integrated thyristor | |
| US4994884A (en) | Gate-controlled bi-directional semiconductor switching device | |
| US4437107A (en) | Self-igniting thyristor with a plurality of discrete, field controlled zener diodes | |
| US4739386A (en) | Bipolar transistor having improved switching time | |
| US5581095A (en) | Bidirectional shockley diode having overlapping emitter regions | |
| US3914783A (en) | Multi-layer semiconductor device | |
| JPH01286465A (ja) | 双方向制御整流半導体装置 | |
| US3958268A (en) | Thyristor highly proof against time rate of change of voltage | |
| JP2747908B2 (ja) | ２端子ｐｎｐｎサージ防護デバイス | |
| JP5405029B2 (ja) | トライアック | |
| JPS6118347B2 (ja) | ||
| JPH0362571A (ja) | 短絡型サイリスタ | |
| JPH0536979A (ja) | サージ防護素子 | |
| JPH0614546B2 (ja) | 複合サイリスタ | |
| US3783350A (en) | Thyristor device | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JPH0685437B2 (ja) | 両方向性２端子サイリスタ | |
| US3284680A (en) | Semiconductor switch | |
| JP2823919B2 (ja) | 双方向性２端子サイリスタ | |
| JPH0685436B2 (ja) | 両方向サイリスタ | |
| JPH0715992B2 (ja) | 双方向性２端子サイリスタ | |
| JPH0666460B2 (ja) | 短絡型サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |