JPH0667017B2 - 回線交換方式 - Google Patents
回線交換方式Info
- Publication number
- JPH0667017B2 JPH0667017B2 JP29049786A JP29049786A JPH0667017B2 JP H0667017 B2 JPH0667017 B2 JP H0667017B2 JP 29049786 A JP29049786 A JP 29049786A JP 29049786 A JP29049786 A JP 29049786A JP H0667017 B2 JPH0667017 B2 JP H0667017B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- units
- bit rate
- circuit switching
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title description 2
- 230000001360 synchronised effect Effects 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、回線交換方式、特にディジタル交換において
６４kb／ｓ（キロビット／秒）単位のタイムスロットの
入替えやライン単位の回線交換を行う回線交換方式に関
する。
６４kb／ｓ（キロビット／秒）単位のタイムスロットの
入替えやライン単位の回線交換を行う回線交換方式に関
する。
［従来の技術］ 従来のディジタル交換において、ライン単位の回線交換
は空間分割スイッチで行っており、１フレーム中に交換
単位となる６４kb／ｓのビットレートの信号がオクテッ
ト多重された複数の信号を６４kb／ｓ単位にタイムスロ
ット入替えを行う回線交換系でそれを行うことはできな
かった。というのは、６４kb／ｓ単位にタイムスロット
入替えを行う回線交換系への第１の同期系入力信号とラ
イン単位の回線交換系（空間分割スイッチ）への第２の
同期系入力信号とはデータ構成が異なる（前者がフレー
ム構成を持つのに対して後者がフレーム構成を持たな
い）ため、同一の処理ができないからである。
は空間分割スイッチで行っており、１フレーム中に交換
単位となる６４kb／ｓのビットレートの信号がオクテッ
ト多重された複数の信号を６４kb／ｓ単位にタイムスロ
ット入替えを行う回線交換系でそれを行うことはできな
かった。というのは、６４kb／ｓ単位にタイムスロット
入替えを行う回線交換系への第１の同期系入力信号とラ
イン単位の回線交換系（空間分割スイッチ）への第２の
同期系入力信号とはデータ構成が異なる（前者がフレー
ム構成を持つのに対して後者がフレーム構成を持たな
い）ため、同一の処理ができないからである。
［発明が解決しようとする問題点］ 上述した従来の回線交換方式は、６４kb／ｓ単位の回線
交換とライン単位の回線交換が共存した場合、時間スイ
ッチと空間スイッチの両方を持つ必要があるため、ハー
ドウェア規模が大きくなり、制御が複雑になるという問
題点がある。
交換とライン単位の回線交換が共存した場合、時間スイ
ッチと空間スイッチの両方を持つ必要があるため、ハー
ドウェア規模が大きくなり、制御が複雑になるという問
題点がある。
本発明の目的は、従来のもののこのような問題点を解決
し、所定ビットレート単位の回線交換とライン単位の交
換が共存する場合、従来必要とされた空間スイッチや切
り替え制御を削除した回線交換方式を提供することにあ
る。
し、所定ビットレート単位の回線交換とライン単位の交
換が共存する場合、従来必要とされた空間スイッチや切
り替え制御を削除した回線交換方式を提供することにあ
る。
［問題点を解決するための手段］ 本発明によれば、フレーム構成を有し、各フレームに、
フレーム同期パターンが挿入されると共に、所定ビット
レートの信号がＮ多重された第１の同期系入力信号の複
数個をそれぞれ複数ラインに受け、前記複数個の第１の
同期系入力信号のフレーム同期を、前記フレーム同期パ
ターンを検出することにより、それぞれ確立し、前記フ
レーム同期パターンを除去した状態で、Ｎ多重された所
定ビットレートの信号を装置内フレームに多重化して、
時分割スイッチによって上記所定ビットレート単位のタ
イムスロットの入替えを行う回線交換系において、前記
複数ラインの各々に、前記フレーム構成をとらずにすべ
てが回線交換すべきデータである第２の同期系入力信号
が入力された場合、これら第２の同期系入力信号をＮ単
位に分割して、装置内フレームに多重化し、前記時分割
スイッチによる上記所定ビットレート単位のタイムスロ
ット入替え操作によりライン単位の入替えを行うことを
特徴とする回線交換方式が得られる。
フレーム同期パターンが挿入されると共に、所定ビット
レートの信号がＮ多重された第１の同期系入力信号の複
数個をそれぞれ複数ラインに受け、前記複数個の第１の
同期系入力信号のフレーム同期を、前記フレーム同期パ
ターンを検出することにより、それぞれ確立し、前記フ
レーム同期パターンを除去した状態で、Ｎ多重された所
定ビットレートの信号を装置内フレームに多重化して、
時分割スイッチによって上記所定ビットレート単位のタ
イムスロットの入替えを行う回線交換系において、前記
複数ラインの各々に、前記フレーム構成をとらずにすべ
てが回線交換すべきデータである第２の同期系入力信号
が入力された場合、これら第２の同期系入力信号をＮ単
位に分割して、装置内フレームに多重化し、前記時分割
スイッチによる上記所定ビットレート単位のタイムスロ
ット入替え操作によりライン単位の入替えを行うことを
特徴とする回線交換方式が得られる。
更に、本発明の一態様によれば、フレーム構成を有し、
各フレームに、フレーム同期パターンが挿入されると共
に、６４kb／ｓ信号がオクテット多重された第１の同期
系入力信号の複数個をそれぞれ複数ラインに受け、前記
複数個の第１の同期系入力信号のフレーム同期を、前記
フレーム同期パターンを検出することにより、それぞれ
確立し、前記フレーム同期パターンを除去した状態で、
オクテット多重された６４kb／ｓの信号を装置内フレー
ムに多重化して、時分割スイッチによって６４kb／ｓ単
位のタイムスロット入替えを行う回線交換系において、
前記複数ラインの各々に、前記フレーム構成をとらずに
すべてが回線交換すべきデータ（フルデータ）である第
２の同期系入力信号が入力された場合、これら第２の同
期系入力信号をオクテット単位に分割し、前記フルデー
タがフレーム周期の倍数に相当せずに分割しきれない時
は、余剰ビットを加えて、装置内フレームに多重化し、
時分割スイッチによる上記６４kb／ｓ単位のタイムスロ
ット入替え操作によりライン単位の入替えを行う（第１
の同期系入力信号の多重化則に従った回線分割とする）
ことを特徴とする回線交換方式が得られる。
各フレームに、フレーム同期パターンが挿入されると共
に、６４kb／ｓ信号がオクテット多重された第１の同期
系入力信号の複数個をそれぞれ複数ラインに受け、前記
複数個の第１の同期系入力信号のフレーム同期を、前記
フレーム同期パターンを検出することにより、それぞれ
確立し、前記フレーム同期パターンを除去した状態で、
オクテット多重された６４kb／ｓの信号を装置内フレー
ムに多重化して、時分割スイッチによって６４kb／ｓ単
位のタイムスロット入替えを行う回線交換系において、
前記複数ラインの各々に、前記フレーム構成をとらずに
すべてが回線交換すべきデータ（フルデータ）である第
２の同期系入力信号が入力された場合、これら第２の同
期系入力信号をオクテット単位に分割し、前記フルデー
タがフレーム周期の倍数に相当せずに分割しきれない時
は、余剰ビットを加えて、装置内フレームに多重化し、
時分割スイッチによる上記６４kb／ｓ単位のタイムスロ
ット入替え操作によりライン単位の入替えを行う（第１
の同期系入力信号の多重化則に従った回線分割とする）
ことを特徴とする回線交換方式が得られる。
［実施例］ 次に本発明について図面を参照して説明する。第１図は
本発明の一実施例のブロック図である。データ入力は伝
送路からの同期系バイポーラ信号（第１の同期系入力信
号）である。伝送路から受信した信号がバイポーラ信号
（３値信号）である場合、ユニポーラ信号に変換する必
要があるので、このデータをバイポーラ／ユニポーラ交
換回路１でユニポーラ信号に変換し、タンク回路（デー
タよりクロックを抽出する一手段）２でデータよりクロ
ックを抽出する。このクロックに同期して、６４kb／ｓ
単位に回線交換するデータに対しては、フレーム同期回
路３でフレーム同期を確立し、セレクタ５を介してエラ
スティックストア６へのデータ書き込み制御を行い、読
み出し制御信号７に基づいて、エラスティックストア６
からの読み出し制御を行い、装置内フレームに多重化す
る。エラスティックストア６はシーケンシャルイライト
及びシーケンシャルリードを行う２ポートメモリであ
る。このデータを時分割スイッチ８により６４kb／ｓ単
位のタイムスロットおよびラインの入替を行う。
本発明の一実施例のブロック図である。データ入力は伝
送路からの同期系バイポーラ信号（第１の同期系入力信
号）である。伝送路から受信した信号がバイポーラ信号
（３値信号）である場合、ユニポーラ信号に変換する必
要があるので、このデータをバイポーラ／ユニポーラ交
換回路１でユニポーラ信号に変換し、タンク回路（デー
タよりクロックを抽出する一手段）２でデータよりクロ
ックを抽出する。このクロックに同期して、６４kb／ｓ
単位に回線交換するデータに対しては、フレーム同期回
路３でフレーム同期を確立し、セレクタ５を介してエラ
スティックストア６へのデータ書き込み制御を行い、読
み出し制御信号７に基づいて、エラスティックストア６
からの読み出し制御を行い、装置内フレームに多重化す
る。エラスティックストア６はシーケンシャルイライト
及びシーケンシャルリードを行う２ポートメモリであ
る。このデータを時分割スイッチ８により６４kb／ｓ単
位のタイムスロットおよびラインの入替を行う。
フルデータでデータ入力された場合（第２の同期系入力
信号の場合）は、フリーランカウンタ４によりフレーム
を意識せずにオクテット単位に分割し、セレクタ５を介
してエラスティックストア６へのデータ書き込み制御を
行い、装置内フレームに多重化する。このデータを時分
割スイッチ８により６４kb／ｓ単位のラインの入替えの
みを行うことにより、空間スイッチでのライン単位の回
線交換と同様な動作を実現する。
信号の場合）は、フリーランカウンタ４によりフレーム
を意識せずにオクテット単位に分割し、セレクタ５を介
してエラスティックストア６へのデータ書き込み制御を
行い、装置内フレームに多重化する。このデータを時分
割スイッチ８により６４kb／ｓ単位のラインの入替えの
みを行うことにより、空間スイッチでのライン単位の回
線交換と同様な動作を実現する。
第２の同期系入力信号は、タンク回路２においてクロッ
ク信号を抽出し、第１の同期系入力信号のフレーム周期
と同じ周期をカウントするフリーランカウンタ４によ
り、強制的にフレーム先頭位置を作り出し、エラスティ
ックストア６に入力することにより、その後の処理を第
２の同期系入力信号の処理と同一にする。
ク信号を抽出し、第１の同期系入力信号のフレーム周期
と同じ周期をカウントするフリーランカウンタ４によ
り、強制的にフレーム先頭位置を作り出し、エラスティ
ックストア６に入力することにより、その後の処理を第
２の同期系入力信号の処理と同一にする。
なお、セレクタ５は、第１の同期系入力信号の処理の場
合はフレーム同期回路３の出力を選択し、第２の同期系
入力信号の処理の場合はフリーランカウンタ４の出力を
選択する。
合はフレーム同期回路３の出力を選択し、第２の同期系
入力信号の処理の場合はフリーランカウンタ４の出力を
選択する。
１ラインに６４kb／ｓ信号が複数多重化されることから
量的には１ライン単位＞６４kb／ｓとなることは明らか
である。
量的には１ライン単位＞６４kb／ｓとなることは明らか
である。
回線交換されたデータは再びエラスティックストア９
で、フレームの先頭位置を示すフレーム同期パルス（パ
ターン）を発生するフレームパルス発生器１０からの制
御により、伝送路フレームに多重化され、ユニポーラ／
バイポーラ信号に変換され伝送路に出力される。
で、フレームの先頭位置を示すフレーム同期パルス（パ
ターン）を発生するフレームパルス発生器１０からの制
御により、伝送路フレームに多重化され、ユニポーラ／
バイポーラ信号に変換され伝送路に出力される。
［発明の効果］ 以上説明したように、本発明は、所定ｂ／ｓ単位の回線
交換系でライン単位の回線交換も共存できることによ
り、両回線交換系が混在する場合に従来必要であった空
間スイッチや切替制御を削減できる効果がある。
交換系でライン単位の回線交換も共存できることによ
り、両回線交換系が混在する場合に従来必要であった空
間スイッチや切替制御を削減できる効果がある。
第１図は本発明の一実施例のブロック図である。 １……バイポーラ／ユニポーラ変換回路、２……タンク
回路、３……フレーム同期回路、４……フリー・ランカ
ウンタ、５……セレクタ、６……エラスティックスト
ア、７……読み出し制御信号、８……時分割スイッチ、
９……エラスティックストア、１０……フレームパルス
発生器、１１……バイポーラ／ユニポーラ変換回路
回路、３……フレーム同期回路、４……フリー・ランカ
ウンタ、５……セレクタ、６……エラスティックスト
ア、７……読み出し制御信号、８……時分割スイッチ、
９……エラスティックストア、１０……フレームパルス
発生器、１１……バイポーラ／ユニポーラ変換回路
Claims (1)
- 【請求項１】フレーム構成を有し、各フレームに、フレ
ーム同期パターンが挿入されると共に、所定ビットレー
トの信号がＮ多重された第１の同期系入力信号の複数個
をそれぞれ複数ラインに受け、前記複数個の第１の同期
系入力信号のフレーム同期を、前記フレーム同期パター
ンを検出することにより、それぞれ確立し、前記フレー
ム同期パターンを除去した状態で、Ｎ多重された所定ビ
ットレートの信号を装置内フレームに多重化して、時分
割スイッチによって上記所定ビットレート単位のタイム
スロットの入替えを行う回線交換系において、前記複数
ラインの各々に、前記フレーム構成をとらずにすべてが
回線交換すべきデータである第２の同期系入力信号が入
力された場合、これら第２の同期系入力信号をＮ単位に
分割して、装置内フレームに多重化し、前記時分割スイ
ッチによる上記所定ビットレート単位のタイムスロット
入替え操作によりライン単位の入替えを行うことを特徴
とする回線交換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29049786A JPH0667017B2 (ja) | 1986-12-08 | 1986-12-08 | 回線交換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29049786A JPH0667017B2 (ja) | 1986-12-08 | 1986-12-08 | 回線交換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63144694A JPS63144694A (ja) | 1988-06-16 |
| JPH0667017B2 true JPH0667017B2 (ja) | 1994-08-24 |
Family
ID=17756787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29049786A Expired - Lifetime JPH0667017B2 (ja) | 1986-12-08 | 1986-12-08 | 回線交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667017B2 (ja) |
-
1986
- 1986-12-08 JP JP29049786A patent/JPH0667017B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63144694A (ja) | 1988-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0009256B1 (en) | Control word source for time-division switching system accomodating multirate data | |
| US4759010A (en) | Time switch with a dual memory structure-type control memory | |
| JPS5810038B2 (ja) | 通信交換方式 | |
| US5553066A (en) | Data transfer system including exchange | |
| CA1285054C (en) | Time division switching system with time slot alignment circuitry | |
| JPH0667017B2 (ja) | 回線交換方式 | |
| JP2725700B2 (ja) | 時分割多元交換方式 | |
| US5592479A (en) | Time switching device having identical frame delay and a method thereof in a full-electronic exchange | |
| JP2680141B2 (ja) | フレーム同期方法及びその回路 | |
| JP2754574B2 (ja) | 非同期回線同期化回路 | |
| JPH0278399A (ja) | 時間スイッチ回路 | |
| SU1741100A1 (ru) | Программируемый контроллер | |
| SU1663785A1 (ru) | Устройство коммутации дискретных каналов с временным разделением | |
| JPH088556B2 (ja) | 時分割多重化装置 | |
| JP2990793B2 (ja) | 衛星交換機 | |
| JPS6125340A (ja) | 速度変換回路 | |
| JPS62160896A (ja) | デジタルトランク回路 | |
| SU1541622A1 (ru) | Устройство дл сопр жени вычислительной машины с аппаратурой передачи данных | |
| JPH0683511B2 (ja) | 時分割交換方式 | |
| JPS5816775B2 (ja) | 信号変換方式 | |
| JPH0759096B2 (ja) | 時分割スイッチ制御装置 | |
| JPH0993214A (ja) | 多チャネルデコーダデータの多重同期処理方式 | |
| JPS58151745A (ja) | ル−プ式デ−タハイウエイの同期装置 | |
| JPH04339443A (ja) | 回線交換方式 | |
| JPH01185039A (ja) | 状態遷移回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |