JPH0667197A - Liquid crystal display device and its manufacture - Google Patents
Liquid crystal display device and its manufactureInfo
- Publication number
- JPH0667197A JPH0667197A JP21920892A JP21920892A JPH0667197A JP H0667197 A JPH0667197 A JP H0667197A JP 21920892 A JP21920892 A JP 21920892A JP 21920892 A JP21920892 A JP 21920892A JP H0667197 A JPH0667197 A JP H0667197A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain
- electrode
- tft
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims 3
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 35
- 239000000463 material Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052710 silicon Inorganic materials 0.000 abstract 4
- 239000010703 silicon Substances 0.000 abstract 4
- 239000011521 glass Substances 0.000 description 8
- 239000000243 solution Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、液晶表示装置に関し、
特に光源を必要とし、この光源によるオフ電流を防止し
た液晶表示装置およびその製造方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device,
In particular, the present invention relates to a liquid crystal display device that requires a light source and prevents off-current due to the light source, and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】一般に、液晶表示装置は、カラーＴＶを
中心に開発が活発に進められている。これらの中には、
例えば特開平３−１１４０２８号公報に示された構成
（図７）がある。これは、透明な絶縁性基板（５０）上
に、例えばゲート（５１）と補助容量電極（５２）が設
けられ、ゲート絶縁膜を介してＩＴＯより成る表示電極
（５３）が設けられている。ＴＦＴが形成されるゲート
絶縁膜上には、順次ａ−Ｓｉ層（５４）、ＳｉＮｘより
成るエッチングストッパ膜（５５）およびＮ+ａ−Ｓｉ
層（５６）が積層されている。2. Description of the Related Art Generally, liquid crystal display devices are being actively developed mainly for color TVs. Among these are:
For example, there is a configuration (FIG. 7) disclosed in Japanese Patent Laid-Open No. 3-114028. For example, a gate (51) and an auxiliary capacitance electrode (52) are provided on a transparent insulating substrate (50), and a display electrode (53) made of ITO is provided via a gate insulating film. On the gate insulating film on which the TFT is formed, an a-Si layer (54), an etching stopper film (55) made of SiNx, and N + a-Si are sequentially formed.
Layers (56) are laminated.
【０００３】一方、ソース領域に対応するＮ+ａ−Ｓｉ
層（５６）から前記表示電極（５３）までを延在してい
るソース電極（５７）と、ドレイン領域に対応するＮ+
ａ−Ｓｉ層（５８）表面から延在され、ドレイン電極
（５８）と一体のドレインラインがある。更には、図示
していないが、ＴＦＴ領域に遮光膜が設けられ更に配向
膜が設けられる。 一方、前述のＴＦＴ基板と対向して
対向基板が設けられ、例えば遮光膜が設けられ、絶縁層
を介して対向電極が設けられ、更に配向膜が設けられて
いる。On the other hand, N + a-Si corresponding to the source region
A source electrode (57) extending from the layer (56) to the display electrode (53) and N + corresponding to the drain region.
There is a drain line extending from the surface of the a-Si layer (58) and integral with the drain electrode (58). Further, although not shown, a light shielding film is provided in the TFT region and an alignment film is further provided. On the other hand, a counter substrate is provided facing the above-mentioned TFT substrate, for example, a light shielding film is provided, a counter electrode is provided via an insulating layer, and an alignment film is further provided.
【０００４】そしてこのＴＦＴ基板と対向基板は一定の
間隙でシールを用いて貼り合わされてあり、中に液晶が
注入されている。図８から図１０を参照して製造方法を
簡単に述べる。まず図８の如く、ゲート絶縁膜（６
０）、ａ−Ｓｉ層（５４）およびＳｉＮX層（５５）が
Ｐ−ＣＶＤ装置内で連続で形成され、ＳｉＮX膜（５
５）は、チャンネル領域に対応するａ−Ｓｉ層（５４）
のエッチングを防止するために、図のように形成され
る。The TFT substrate and the counter substrate are attached to each other with a fixed gap using a seal, and liquid crystal is injected therein. The manufacturing method will be briefly described with reference to FIGS. First, as shown in FIG. 8, a gate insulating film (6
0), the a-Si layer (54) and the SiN x layer (55) are continuously formed in the P-CVD apparatus, and the SiN x film (5) is formed.
5) is an a-Si layer (54) corresponding to the channel region
Is formed as shown in FIG.
【０００５】続いて図９のように、エッチングストッパ
膜（５５）を所定形状にエッチングした後、全面にＮ+
ａ−Ｓｉ（５６）をＰ−ＣＶＤ装置で被覆し、活性層に
対応する領域にレジスト（６１）を被着して、ａ−Ｓｉ
層（５４）とＮ+ａ−Ｓｉ層（５６）をエッチングす
る。最後にＩＴＯより成る表示電極（５３）を形成した
後、ソース電極（５７）およびドレイン電極（５８）を
形成し、ＴＦＴの領域に遮光膜（６２）を設け、更に全
面に配向膜を設けている。ここで遮光膜とＴＦＴの間に
パシベーション膜を設けてもよい。Subsequently, as shown in FIG. 9, after etching the etching stopper film (55) into a predetermined shape, N + is formed on the entire surface.
The a-Si (56) is covered with a P-CVD device, and the resist (61) is applied to the region corresponding to the active layer to form a-Si.
The layer (54) and the N + a-Si layer (56) are etched. Finally, after forming the display electrode (53) made of ITO, the source electrode (57) and the drain electrode (58) are formed, the light shielding film (62) is provided in the TFT region, and the alignment film is further provided on the entire surface. There is. Here, a passivation film may be provided between the light shielding film and the TFT.
【０００６】[0006]
【発明が解決しようとする課題】以上の構成において、
プロジェクタの如く、図１０の紙面に対して上方より光
が入射される時は、対向基板やＴＦＴの上方に設けた遮
光膜（６２）により、ＴＦＴに光が入射されるのを防止
している。ａ−Ｓｉは、光吸収係数が大きいため、オフ
電流が増加してしまうからである。In the above configuration,
When light is incident from above on the paper surface of FIG. 10 as in a projector, the light shielding film (62) provided above the counter substrate or TFT prevents light from entering the TFT. . This is because a-Si has a large light absorption coefficient and thus the off-current increases.
【０００７】従来は、遮光膜が金属で形成されているた
め、この遮光膜で完全に遮蔽されていると考えられてい
た。しかし、プロジェクタは、非常に強い光源を使用し
ているため、また遮光膜の開口部から ＴＦＴ基板へ入
射する光の一部が、膜の段差等を介して乱反射、複屈折
を繰り返し、ＴＦＴに入射し、オフ電流が発生する問題
があった。更には、このＳｉＮX層（５５）は遮光機能
がなく、前記ＴＦＴに入射する光はこのＳｉＮX膜を通
して殆どがａ−Ｓｉ層に入射しオフ電流に寄与してしま
う問題があった。一方、図１０のようにＴＦＴの上に遮
光膜（６２）を設けることは、工程数の増加によりコス
トが上昇する問題を有していた。Conventionally, since the light-shielding film is made of metal, it has been considered that the light-shielding film is completely shielded. However, because the projector uses a very strong light source, part of the light that enters the TFT substrate through the opening in the light-shielding film undergoes diffuse reflection and birefringence through the steps of the film, and the There was a problem that an incident current was generated and an off current was generated. Furthermore, the SiN X layer (55) has no light-shielding function, most light incident on the TFT, through the SiN X film there is a problem that contributes to the off-current incident on the a-Si layer. On the other hand, providing the light-shielding film (62) on the TFT as shown in FIG. 10 has a problem that the cost increases due to the increase in the number of steps.
【０００８】また製造方法を考えると、図８に示すよう
にＳｉＮXより成る半導体保護膜（５５）のエッチング
は、ドライエッチングで行うとａ−Ｓｉ層（５４）との
選択性が無いために、一般にウェットエッチングでパタ
ーン化している。しかしウェットエッチングでも、Ｓｉ
を主体とした材料のエッチングであるために、ａ−Ｓｉ
層（５４）の欠陥やピンホール等を介してエッチング液
が浸入し、ゲート絶縁膜にピンホールを誘発し、ゲート
ラインとドレインラインの間等に短絡を発生させる問題
があった。Considering the manufacturing method, as shown in FIG. 8, the etching of the semiconductor protective film (55) made of SiN x is not selective with the a-Si layer (54) when dry etching is performed. Generally, it is patterned by wet etching. However, even with wet etching, Si
A-Si because the etching is mainly for the material
There is a problem in that the etching solution enters through the defects of the layer (54) or pinholes to induce pinholes in the gate insulating film, causing a short circuit between the gate line and the drain line.
【０００９】[0009]
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、まず第１に、半導体層の上で、且つソース
およびドレインに対応するコンタクト層の間に、前記半
導体層のエッチャントと選択性を有し、且つ遮光機能を
有するエッチングストッパー膜を設けることで解決する
ものである。The present invention has been made in view of the above-mentioned problems, and firstly, an etchant for the semiconductor layer is formed on the semiconductor layer and between the contact layers corresponding to the source and the drain. The problem is solved by providing an etching stopper film having a selectivity and a light shielding function.
【００１０】第２に、半導体層の上で、且つソースおよ
びドレインに対応するコンタクト層の間に、カラーレジ
ストを設けることで解決するものである。第３に、この
ノンドープの半導体層が形成された前記絶縁性基板全面
にカラーレジストを形成し、前記ゲートを一構成とする
スイッチング素子のチャンネル領域に対応するカラーレ
ジストを残すことで解決するものである。Second, the problem is solved by providing a color resist on the semiconductor layer and between the contact layers corresponding to the source and the drain. Thirdly, the problem is solved by forming a color resist on the entire surface of the insulating substrate on which the non-doped semiconductor layer is formed, and leaving the color resist corresponding to the channel region of the switching element having the gate as one component. is there.
【００１１】[0011]
【作用】エッチングストッパ膜が、Ａｌ電極やａ−Ｓｉ
のエッチャントと異なる選択性を有するエッチャントで
加工される材料で、且つ遮光機能を有するもの、例えば
カラーレジストであるので、ゲート絶縁膜やａ−Ｓｉに
ピンホールを誘発せず、しかもＡｌ電極（５７）、（５
８）をマスクとしてＮ+ａ−Ｓｉ層をエッチングして
も、レジストが耐エッチング性を有するので、Ｎ+ａ−
Ｓｉのチャンネル領域を良好にエッチングできる。しか
もこのカラーレジストは遮光性を有するので、トータル
の遮光機能を一層大きくできる。従って、従来の工程数
で、ＴＦＴに発生するオフ電流を抑制できる。[Function] The etching stopper film is an Al electrode or a-Si.
The material processed with an etchant having a selectivity different from that of the above etchant and having a light shielding function, for example, a color resist, does not induce pinholes in the gate insulating film or a-Si, and the Al electrode (57 ), (5
Also etching the N + a-Si layer 8) as a mask, since the resist has a etch resistance, N + a-
The Si channel region can be etched well. Moreover, since this color resist has a light shielding property, the total light shielding function can be further increased. Therefore, the off-current generated in the TFT can be suppressed by the conventional number of steps.
【００１２】またカラーレジストのパターニングは、現
像液で行うため、Ｓｉを主体とした材料（ＳｉＮx、ａ
−Ｓｉ等）と選択性があるためピンホールを誘発しな
い。Since patterning of the color resist is performed with a developing solution, a material mainly containing Si (SiN x , a
-Si etc.) does not induce pinholes.
【００１３】[0013]
【実施例】以下に本発明の構成を図６を参照しながら説
明する。尚、従来と同じものは同じ符号とし、平面図は
図７と略同じであるので、これを参照する。まず、透明
な絶縁性基板（５０）上に形成されたゲート（５１）
と、このゲート（５１）と一体で形成された複数本のゲ
ートライン（５１´）と、このゲートライン（５１´）
と離間して形成された補助容量電極（５２）と、この補
助容量電極（５２）と一体で形成された補助容量ライン
（５２´）と、実質的に前記絶縁性基板（５０）の全面
に形成されたゲート絶縁膜（６０）がある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of the present invention will be described below with reference to FIG. Incidentally, the same parts as those of the conventional one are designated by the same reference numerals, and the plan view thereof is substantially the same as that of FIG. First, a gate (51) formed on a transparent insulating substrate (50)
And a plurality of gate lines (51 ') formed integrally with the gate (51), and the gate line (51')
An auxiliary capacitance electrode (52) formed separately from the auxiliary capacitance electrode (52), an auxiliary capacitance line (52 ') formed integrally with the auxiliary capacitance electrode (52), and substantially over the entire surface of the insulating substrate (50). There is a gate insulating film (60) formed.
【００１４】透明な絶縁性基板（５０）は、例えばガラ
スより成る。このガラス基板（５０）上には、図７の一
点鎖線で示されるように、ゲート（５１）と一体のゲー
トライン（５１´）が左右に延在されてており、ゲート
（５１）は、ゲートライン（５１´）から下方に突出し
ている。また補助容量電極（５２）およびこの電極（５
２）と一体で成る補助容量ライン（５２´）も一点鎖線
の様にゲートライン（５１´）と平行に延在されてい
る。この両電極は、例えばＣｒやＡｌの光を遮蔽する材
料より成っている。他にＡｌ、Ｔａ，Ｔａ−Ｍｏ，Ｃｒ
−Ｃｕ等も考えられる。一般にゲートラインと補助容量
ラインは、同一工程で形成されるので、ゲートライン
（５１´）と補助容量ライン（５２´）は、同じ膜厚と
なり、例えば約１５００ÅのＣｒより形成される。また
ゲート（５１）、ゲートライン（５１´）、補助容量電
極（５２）および補助容量ライン（５２´）を覆うゲー
ト絶縁膜（６０）は、プラズマＣＶＤ法で形成された約
３０００ÅのＳｉＮｘ膜である。ここでは、ＳｉＮｘ膜
の代りにＳｉＯ2膜を使用しても良いし、この２つの膜
を２層にしても良い。またＳｉＮｘ膜またはＳｉＯ2膜
を単独で使う場合、成膜工程途中で一旦止めて２工程に
分け、２層構造としても良い。ここで、ＳｉＮXが２層
構造の時は、上層のＳｉＮXを後述の表示電極上へ延在
させも良い。The transparent insulating substrate (50) is made of glass, for example. On this glass substrate (50), as shown by the alternate long and short dash line in FIG. 7, a gate line (51 ') integral with the gate (51) is extended left and right, and the gate (51) is It projects downward from the gate line (51 '). Also, the auxiliary capacitance electrode (52) and this electrode (5
The auxiliary capacitance line (52 ') integrated with 2) also extends in parallel with the gate line (51') like a one-dot chain line. Both electrodes are made of a material that shields light such as Cr or Al. In addition, Al, Ta, Ta-Mo, Cr
-Cu etc. are also conceivable. Generally, since the gate line and the auxiliary capacitance line are formed in the same process, the gate line (51 ') and the auxiliary capacitance line (52') have the same film thickness and are formed of, for example, about 1500 Å Cr. The gate insulating film (60) covering the gate (51), the gate line (51 '), the auxiliary capacitance electrode (52) and the auxiliary capacitance line (52') is a SiNx film of about 3000 Å formed by the plasma CVD method. is there. Here, a SiO 2 film may be used instead of the SiNx film, or these two films may be two layers. When the SiNx film or the SiO 2 film is used alone, the film may be temporarily stopped during the film formation process and divided into two processes to form a two-layer structure. Here, when SiN x has a two-layer structure, the upper layer SiN x may be extended onto the display electrode described later.
【００１５】次に、ＩＴＯより成る表示電極（５３）が
設けられ、ゲート（５１）を一構成とするＴＦＴの活性
領域に順次積層されたノンドープの第１の非単結晶シリ
コン層（５４）、カラーレジストからなるエッチングス
トッパ膜（７０）、およびＮ +型にドープされた第２の
非単結晶シリコン層（５６）と、このソース領域に対応
する第２の非単結晶シリコン層（５６）と表示電極（５
３）とを電気的に接続するソース電極（５７）と、前記
ドレイン領域に対応する第２の非単結晶シリコン層（５
６）と電気的に接続したドレイン電極（５８）と、これ
と一体で延在されたドレインライン（５８´）がある。Next, the display electrode (53) made of ITO is
Activation of the TFT provided and having the gate (51) as one component
Non-doped first non-single-crystal silicon sequentially laminated in the region
Etching layer consisting of con-layer (54) and color resist
Topper membrane (70), and N +Second doped in mold
Corresponds to non-single crystal silicon layer (56) and this source region
The second non-single crystal silicon layer (56) and the display electrode (5)
3) a source electrode (57) electrically connected to
The second non-single-crystal silicon layer (5 corresponding to the drain region)
6) a drain electrode (58) electrically connected to the
There is a drain line (58 ') extending integrally therewith.
【００１６】ＴＦＴに対応するゲート絶縁膜（６０）上
には、ノンドープのアモルファス・シリコン活性層（ａ
−Ｓｉ層）（５４）およびＮ+型のアモルファス・シリ
コンコンタクト層（Ｎ+ａ−Ｓｉ層）（５６）が積層さ
れ、チャンネルに対応するａ−Ｓｉ層とＮ+ａ−Ｓｉ層
との間には、カラーレジストより成るエッチングストッ
パ膜（７０）が設けられている。ドレイン電極（５８）
は、ドレインラインと一体で、ソース電極（５７）は、
表示電極（５３）とコンタクトし、両者とも同一材料で
形成されている。ここでは例えば、ＭＯ，Ａｌが積層さ
れている。また表示電極（５３）の上にゲート絶縁膜が
延在されている場合は、コンタクトホールが形成され、
これを介して接続されている。A non-doped amorphous silicon active layer (a) is formed on the gate insulating film (60) corresponding to the TFT.
-Si layer) (54) and N + -type amorphous silicon contact layer (N + a-Si layer) (56) are laminated, and between the a-Si layer and the N + a-Si layer corresponding to the channel. Is provided with an etching stopper film (70) made of a color resist. Drain electrode (58)
Is integrated with the drain line, and the source electrode (57) is
It is in contact with the display electrode (53) and both are made of the same material. Here, for example, MO and Al are stacked. Further, when the gate insulating film extends on the display electrode (53), a contact hole is formed,
It is connected through this.
【００１７】以下は図示していないが上層には、パシベ
ーション膜が設けられたり（省略してもよい。）、金属
より成る遮光膜、ポリイミド等から成る配向膜が設けら
れている。一方、ガラス基板（５０）と対を成す対向ガ
ラス基板が設けられ、この対向ガラス基板には、ＴＦＴ
と対応する位置に遮光膜が設けられ、対向電極が設けら
れる。更には、前述の配向膜が設けられる。Although not shown below, a passivation film is provided on the upper layer (may be omitted), a light-shielding film made of metal, and an alignment film made of polyimide or the like. On the other hand, a counter glass substrate which is paired with the glass substrate (50) is provided, and the counter glass substrate is provided with a TFT.
A light-shielding film is provided at a position corresponding to, and a counter electrode is provided. Furthermore, the above-mentioned alignment film is provided.
【００１８】また、この一対のガラス基板間にスペーサ
が設けられ、周辺を封着材で封着し、注入孔より液晶が
注入されて本装置が得られる。本発明の特徴とするとこ
ろは、前記カラーレジストにある。この膜は、次の特徴
を有する必要があり、第１として、ａ−Ｓｉ層（５４）
をエッチングしない現像液でパターン化できるものであ
り、第２として、遮光機能を有するものである。本発明
はこれらの条件を満足できるものであれば良く、この１
例としてカラーレジストがある。カラーレジストは、ア
クリル系やポリイミド系で、中に染料や顔料が混入さ
れ、これによって遮光機能を持たせている。Further, a spacer is provided between the pair of glass substrates, the periphery is sealed with a sealing material, and liquid crystal is injected through the injection hole to obtain the present device. The feature of the present invention resides in the color resist. This film should have the following characteristics: First, the a-Si layer (54)
Can be patterned with a developing solution that does not etch, and secondly, it has a light shielding function. The present invention only needs to satisfy these conditions.
Color resist is an example. The color resist is an acrylic type or a polyimide type, in which a dye or a pigment is mixed, thereby providing a light shielding function.
【００１９】従来エッチングストッパ膜は、ＳｉＮXよ
り成り、光を殆ど通過させてしまう。しかもＳｉＮXを
パターン化する際、このエッチング液は、発明が解決す
る課題の欄にも述べたように、ゲート絶縁膜にピンホー
ルを誘発させる問題があった。しかし本発明のカラーレ
ジスト（７０）を用いると、パターンニングの時に現像
液を用いるので、ａ−Ｓｉ層（５４）の表面の欠陥やピ
ンホールを介して中にこの現像液が浸入しても、ゲート
絶縁膜にピンホールを誘発せず、しかもチャンネル領域
のＮ+ａ−Ｓｉ層（５６）をエッチングする時は、エッ
チングストッパ膜（エッチングストッパー）として働
く。しかもカラーレジストは、遮光機能を有するため、
ＴＦＴに発生するオフ電流を抑制できる。つまり従来の
エッチングストッパ膜に比べ、ピンホールの誘発防止お
よび遮光機能を持つ。The conventional etching stopper film is made of SiN x and allows almost all light to pass through. Moreover, when the SiN x is patterned, this etching solution has a problem of inducing pinholes in the gate insulating film, as described in the section of the problem to be solved by the invention. However, when the color resist (70) of the present invention is used, a developing solution is used at the time of patterning, so that even if the developing solution penetrates into the surface of the a-Si layer (54) via a defect or a pinhole. , Does not induce pinholes in the gate insulating film, and further acts as an etching stopper film (etching stopper) when etching the N + a-Si layer (56) in the channel region. Moreover, since the color resist has a light shielding function,
The off current generated in the TFT can be suppressed. That is, it has a function of preventing the induction of pinholes and a light shielding function as compared with the conventional etching stopper film.
【００２０】次に本発明の製造方法を図１乃至図６を用
いて説明する。先ず図１の如く、透明な絶縁性基板（５
０）上にゲート（５１）と一体の複数本のゲートライン
（５１´）および補助容量電極（５２）と一体の補助容
量ライン（５２´）を形成する工程がある。前記基板
（５０）は、例えばガラスより成り、電極は、約１００
０ÅのＣｒをスパッタリングして形成される。またＡｌ
が形成され、その表面が陽極酸化されたものが用いられ
ても良い。Next, the manufacturing method of the present invention will be described with reference to FIGS. First, as shown in FIG. 1, a transparent insulating substrate (5
0), there is a step of forming a plurality of gate lines (51 ') integrated with the gate (51) and an auxiliary capacitance line (52') integrated with the auxiliary capacitance electrode (52). The substrate (50) is made of, for example, glass, and the electrode has a thickness of about 100.
It is formed by sputtering 0Å Cr. Also Al
It is also possible to use those in which the surface is formed and whose surface is anodized.
【００２１】続いて、図２に示す如く、基板（５０）全
面にゲート絶縁膜（６０）を形成しする工程がある。こ
のゲート絶縁膜（１５）は、ＳｉＮｘ膜より成り、ＰＣ
ＶＤで約３０００Åの厚さに積層される。続いて、図３
の如く、ガラス基板（５０）全面にカラーレジスト（７
０）を形成し、パターン化する工程がある。Then, as shown in FIG. 2, there is a step of forming a gate insulating film (60) on the entire surface of the substrate (50). The gate insulating film (15) is made of a SiNx film and is made of PC
The VD is laminated to a thickness of about 3000Å. Then, FIG.
Like the color resist (7) on the entire surface of the glass substrate (50).
0) and patterning.
【００２２】ここで、従来のＳｉＮXより成るエッチン
グストッパ膜のエッチャントでは、ａ−ＳｉがＳｉを主
体とする材料であるため、ａ−Ｓｉ層（５４）を薄くす
るとａ−Ｓｉ層（５４）の表面の欠陥やピンホールを介
してエッチャントが浸入し、ゲート絶縁膜にピンホール
を誘発し、ゲートラインとドレインラインの短絡を発生
させる。従ってａ−Ｓｉ層は、ある程度厚く形成する必
要があり、膜厚が大きくなると射光レベルが高いプロジ
ェクタでは、温度上昇、オフ電流の増加等で問題を有す
る。Here, in the conventional etch stopper film etchant made of SiN x , since a-Si is a material mainly composed of Si, if the a-Si layer (54) is thinned, the a-Si layer (54) is formed. The etchant penetrates through the surface defects and pinholes, which induces pinholes in the gate insulating film, causing a short circuit between the gate line and the drain line. Therefore, the a-Si layer needs to be formed to be thick to some extent, and when the film thickness becomes large, a projector having a high light emission level has problems such as temperature increase and off current increase.
【００２３】本工程では、カラーレジストの現像液は、
ａ−Ｓｉ層（５４）やゲート絶縁膜（８０）をエッチン
グしないので、ピンホールの誘発はなく、しかもａ−Ｓ
ｉ層を薄くできる。またＳｉＮXのエッチングストッパ
ーを形成する従来の場合、このＳｉＮX膜の上に更にホ
トレジストをパターニングする工程が必要となるが、本
工程では、ａ−Ｓｉ層（５４）の膜形成工程の後に、カ
ラーレジスト塗布およびパターニング工程だけでよいの
で、工程数も減らすことができる。In this step, the color resist developer is
Since the a-Si layer (54) and the gate insulating film (80) are not etched, no pinhole is induced, and a-S
The i-layer can be made thin. Further, in the conventional case of forming an etching stopper of SiN x , a step of further patterning a photoresist on the SiN x film is required, but in this step, after the film forming step of the a-Si layer (54), Since only the color resist coating and patterning steps are required, the number of steps can be reduced.
【００２４】続いて、図４の如く、基板全面にＮ+ａ−
Ｓｉ（５６）をＰＣＶＤで形成し、図５の如く、Ｎ+ａ
−Ｓｉ（５４）とａ−Ｓｉ（５６）の外周を一度にエッ
チングし、ＩＴＯにより表示電極（５３）を形成する。
最後に、Ａｌ，Ｍｏより成る電極材料を全面に形成し、
ソース電極（５７）、ドレイン電極（５８）と一体のド
レインライン（５８´）をエッチングによりパターン化
し、ソース電極とドレイン電極の間のＮ+ａ−Ｓｉ（５
６）を、これらの電極をマスクとしてエッチングする。Then, as shown in FIG. 4, N + a-is formed on the entire surface of the substrate.
Si and (56) is formed by PCVD, as shown in FIG. 5, N + a
The outer periphery of -Si (54) and a-Si (56) is etched at a time, and the display electrode (53) is formed of ITO.
Finally, an electrode material composed of Al and Mo is formed on the entire surface,
The drain line (58 ') integrated with the source electrode (57) and the drain electrode (58) is patterned by etching, and N + a-Si (5) between the source electrode and the drain electrode is formed.
6) is etched using these electrodes as a mask.
【００２５】また図示は省略したが、遮光膜を除いた領
域に遮光膜が設けられる。ここで同伝声を有する遮光膜
を設ける場合は、当然であるが間に絶縁層が設けられ
る。この後、配向膜の形成、対向基板の形成、封止およ
び液晶注入等があるが、従来の技術と同様であるのでこ
こでは省略する。Although not shown, the light shielding film is provided in the area excluding the light shielding film. When a light-shielding film having the same voice is provided here, it goes without saying that an insulating layer is provided therebetween. After that, there are the formation of the alignment film, the formation of the counter substrate, the sealing, the liquid crystal injection, and the like, but since they are similar to the conventional technique, they are omitted here.
【００２６】[0026]
【発明の効果】以上の説明から明らかな如く、エッチン
グストッパ膜（エッチングストッパ）としての機能、遮
光膜としての機能を持たせたもの、例えばカラーレジス
トをＮ +のａ−Ｓｉ層のエッチングストッパーとして設
け、これを残存させることで、更に遮光機能を持たせた
液晶表示装置が達成できる。As is apparent from the above description, the etch rate is
Function as a stopper film (etching stopper)
Something that has a function as a light film, for example, color resist
To N +Set as an etching stopper for the a-Si layer of
By leaving this, it has a light shielding function.
A liquid crystal display device can be achieved.
【００２７】従って、ＴＦＴ基板のＴＦＴの上に遮光膜
を設けた液晶表示装置に本構成を組み込むと、更なるオ
フ電流の抑制を達成できる。また光源の出力によって
は、ＴＦＴの上に設ける遮光膜を無くすことができる。
またエッチングストッパ膜として、窒化膜の代わりにカ
ラーレジストを用いるので、特にゲート絶縁膜にピンホ
ールを誘発することがなく、また窒化膜のエッチングス
トッパー膜を省略できるので、その分工程数も減らすこ
とができる。従ってショートを防止でき、歩留まりも向
上させることができる。Therefore, when this structure is incorporated in a liquid crystal display device in which a light-shielding film is provided on the TFT of the TFT substrate, further suppression of off-current can be achieved. Further, depending on the output of the light source, the light shielding film provided on the TFT can be eliminated.
Further, since the color resist is used as the etching stopper film instead of the nitride film, a pinhole is not particularly induced in the gate insulating film, and the etching stopper film of the nitride film can be omitted, so that the number of steps can be reduced accordingly. You can Therefore, short circuit can be prevented and the yield can be improved.
【図１】本発明の製造方法を説明する断面図である。FIG. 1 is a cross-sectional view illustrating a manufacturing method of the present invention.
【図２】本発明の製造方法を説明する断面図である。FIG. 2 is a cross-sectional view illustrating the manufacturing method of the present invention.
【図３】本発明の製造方法を説明する断面図である。FIG. 3 is a cross-sectional view illustrating the manufacturing method of the present invention.
【図４】本発明の製造方法を説明する断面図である。FIG. 4 is a cross-sectional view illustrating the manufacturing method of the present invention.
【図５】本発明の製造方法を説明する断面図である。FIG. 5 is a cross-sectional view illustrating the manufacturing method of the present invention.
【図６】本発明の製造方法を説明する断面図である。FIG. 6 is a cross-sectional view illustrating the manufacturing method of the present invention.
【図７】液晶表示装置の平面図である。FIG. 7 is a plan view of a liquid crystal display device.
【図８】従来の製造方法を説明する断面図である。FIG. 8 is a cross-sectional view illustrating a conventional manufacturing method.
【図９】従来の製造方法を説明する断面図である。FIG. 9 is a cross-sectional view illustrating a conventional manufacturing method.
【図１０】従来の製造方法を説明する断面図である。FIG. 10 is a cross-sectional view illustrating a conventional manufacturing method.
（５０） 透明な絶縁性基板 （５１） ゲート （５２） 補助容量電極 （５３） 表示電極 （５４） ａ−Ｓｉ層 （５６） Ｎ+ａ−Ｓｉ層 （５７） ソース電極 （５８） ドレイン電極 （７０） カラーレジスト(50) Transparent Insulating Substrate (51) Gate (52) Auxiliary Capacitance Electrode (53) Display Electrode (54) a-Si Layer (56) N + a-Si Layer (57) Source Electrode (58) Drain Electrode 70) Color resist
Claims (3)
およびこれと一体のゲートラインと、前記絶縁性基板を
覆うゲート絶縁層と、前記ゲートを一構成とするＴＦＴ
の活性領域に設けられたノンドープの半導体層と、この
ＴＦＴのソースおよびドレインに対応する半導体層上に
設けられたこう濃度の不純物がドープされたコンタクト
層と、前記ドレインに対応するコンタクト層から延在さ
れたドレイン電極と一体のドレインラインと、前記ソー
スに対応するコンタクト層から延在され、前記ＴＦＴと
隣接して設けられた表示電極とコンタクトするソース電
極とを少なくとも有する液晶表示装置に於て、 前記半導体層の上で、且つソースおよびドレインに対応
するコンタクト層の間に、前記半導体層のエッチャント
と選択性を有し、且つ遮光機能を有するエッチングスト
ッパー膜を設けることを特徴とした液晶表示装置。1. A gate provided on a transparent insulating substrate, a gate line integrated with the gate, a gate insulating layer covering the insulating substrate, and a TFT having the gate as one component.
Of the non-doped semiconductor layer provided in the active region of the TFT, the contact layer provided with a high concentration of impurities provided on the semiconductor layer corresponding to the source and drain of the TFT, and the contact layer extending from the contact layer corresponding to the drain. A liquid crystal display device having at least a drain line integrated with an existing drain electrode, and a source electrode extending from a contact layer corresponding to the source and contacting a display electrode provided adjacent to the TFT. A liquid crystal display characterized in that an etching stopper film having a light shielding function and having selectivity with the etchant of the semiconductor layer is provided on the semiconductor layer and between the contact layers corresponding to the source and the drain. apparatus.
およびこれと一体のゲートラインと、前記絶縁性基板を
覆うゲート絶縁層と、前記ゲートを一構成とするＴＦＴ
の活性領域に設けられたノンドープの半導体層と、この
ＴＦＴのソースおよびドレインに対応する半導体層上に
設けられたこう濃度の不純物がドープされたコンタクト
層と、前記ドレインに対応するコンタクト層から延在さ
れたドレイン電極と一体のドレインラインと、前記ソー
スに対応するコンタクト層から延在され、前記ＴＦＴと
隣接して設けられた表示電極とコンタクトするソース電
極とを少なくとも有する液晶表示装置に於て、 前記半導体層の上で、且つソースおよびドレインに対応
するコンタクト層の間に、カラーレジストを設けること
を特徴とした液晶表示装置。2. A gate provided on a transparent insulating substrate, a gate line integrated with the gate, a gate insulating layer covering the insulating substrate, and a TFT having the gate as one component.
Of the non-doped semiconductor layer provided in the active region of the TFT, the contact layer provided with a high concentration of impurities provided on the semiconductor layer corresponding to the source and drain of the TFT, and the contact layer extending from the contact layer corresponding to the drain. A liquid crystal display device having at least a drain line integrated with an existing drain electrode, and a source electrode extending from a contact layer corresponding to the source and contacting a display electrode provided adjacent to the TFT. A liquid crystal display device, wherein a color resist is provided on the semiconductor layer and between contact layers corresponding to a source and a drain.
が設けられた透明な絶縁性基板にゲート絶縁膜およびノ
ンドープの半導体層を形成する工程と、 このノンドープの半導体層が形成された前記絶縁性基板
全面にカラーレジストを形成する工程と前記ゲートを一
構成とするスイッチング素子のチャンネルに対応する領
域にカラーレジストを残す工程と、 不純物がドープされた半導体層を全面に形成し、前記ス
イッチング素子に対応する領域に両半導体層を残す工程
と、 このスイッチング素子の近傍に表示電極、この表示電極
とコンタクトするソース電極、ドレイン電極およびこれ
と一体のドレインラインを形成する工程とを有すること
を特徴とした液晶表示装置の製造方法。3. A step of forming a gate insulating film and a non-doped semiconductor layer on a transparent insulating substrate provided with a gate and a gate line integrated with the gate, and the insulating substrate on which the non-doped semiconductor layer is formed. A step of forming a color resist on the entire surface, a step of leaving the color resist in a region corresponding to the channel of the switching element which constitutes the gate, and a semiconductor layer doped with impurities are formed on the entire surface to correspond to the switching element. And a step of forming a display electrode, a source electrode in contact with the display electrode, a drain electrode, and a drain line integrated with the display electrode in the vicinity of the switching element. Liquid crystal display device manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21920892A JPH0667197A (en) | 1992-08-18 | 1992-08-18 | Liquid crystal display device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21920892A JPH0667197A (en) | 1992-08-18 | 1992-08-18 | Liquid crystal display device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0667197A true JPH0667197A (en) | 1994-03-11 |
Family
ID=16731903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21920892A Pending JPH0667197A (en) | 1992-08-18 | 1992-08-18 | Liquid crystal display device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667197A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336890B1 (en) * | 1998-12-15 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device |
| CN103503125A (en) * | 2012-01-20 | 2014-01-08 | 松下电器产业株式会社 | Thin film transistor |
| CN103943626A (en) * | 2013-02-04 | 2014-07-23 | 上海天马微电子有限公司 | TFT array substrate, display panel and display device |
| CN105700257A (en) * | 2014-11-27 | 2016-06-22 | 业鑫科技顾问股份有限公司 | Thin film transistor array substrate and liquid crystal display panel |
-
1992
- 1992-08-18 JP JP21920892A patent/JPH0667197A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336890B1 (en) * | 1998-12-15 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device |
| CN103503125A (en) * | 2012-01-20 | 2014-01-08 | 松下电器产业株式会社 | Thin film transistor |
| CN103943626A (en) * | 2013-02-04 | 2014-07-23 | 上海天马微电子有限公司 | TFT array substrate, display panel and display device |
| CN105700257A (en) * | 2014-11-27 | 2016-06-22 | 业鑫科技顾问股份有限公司 | Thin film transistor array substrate and liquid crystal display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838696B2 (en) | Liquid crystal display | |
| KR0139346B1 (en) | Manufacturing method of tft lcd | |
| KR101575750B1 (en) | Thin film transistor display panel and manufacturing method thereof | |
| KR0169385B1 (en) | Thin film transistor substrate for liquid crystal capable of black matrix structure and manufacturing method thereof | |
| JP4238960B2 (en) | Thin film transistor manufacturing method | |
| TW569466B (en) | Method of manufacturing thin film transistor, and thin film transistor and liquid crystal display panel manufactured using such method | |
| US4599246A (en) | Method of producing liquid-crystal display device | |
| KR101272488B1 (en) | Thin Transistor Substrate, Method Of Fabricating The Same, Liquid Crystal Display Having The Same And Method Of Fabricating Liquid Crystal Display Having The Same | |
| KR100272266B1 (en) | Thin film transistor and method of manufacturing same | |
| KR970010774B1 (en) | Thin film transistor for liquid crystal device | |
| JPH06188422A (en) | Thin-film transistor | |
| JPH0667197A (en) | Liquid crystal display device and its manufacture | |
| JPH1082997A (en) | Method of manufacturing active matrix liquid crystal display device and active matrix liquid crystal display device | |
| JP2882319B2 (en) | LCD panel | |
| KR100380894B1 (en) | Liquid crystal display capable of reducing amount of return light to TFT and manufacturing method therefor | |
| JPH06222390A (en) | Liquid crystal display device | |
| US7106390B2 (en) | Liquid crystal display and fabricating method thereof | |
| JPH06160905A (en) | Liquid crystal display device and its production | |
| KR100372305B1 (en) | Thin film transistor substrate of liquid crystal display and method for fabricating the same | |
| KR100205867B1 (en) | Active matrix substrate and its fabrication method | |
| KR20010084330A (en) | Liquid crystal display and method for fabricating the same | |
| JPH09274202A (en) | Thin-film transistor array substrate | |
| JP2740380B2 (en) | Liquid crystal display | |
| KR100486492B1 (en) | TFT substrate manufacturing method and TFT substrate | |
| KR100471771B1 (en) | Data-open free thin film transistor liquid crystal display device using light shielding film |