JPH0667197A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH0667197A JPH0667197A JP21920892A JP21920892A JPH0667197A JP H0667197 A JPH0667197 A JP H0667197A JP 21920892 A JP21920892 A JP 21920892A JP 21920892 A JP21920892 A JP 21920892A JP H0667197 A JPH0667197 A JP H0667197A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain
- electrode
- tft
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims 3
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 35
- 239000000463 material Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052710 silicon Inorganic materials 0.000 abstract 4
- 239000010703 silicon Substances 0.000 abstract 4
- 239000011521 glass Substances 0.000 description 8
- 239000000243 solution Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 対向基板に設けた遮光膜で遮光できない光を
抑制し、ＴＦＴに発生するオフ電流を減少させることを
目的とする。 【構成】 ａ−Ｓｉ層（５４）上で、ソース電極（５
７）とドレイン電極（５８）の間のチャンネルに対応す
る領域に、遮光機能を有するカラーレジスト膜（７０）
を設ける。
抑制し、ＴＦＴに発生するオフ電流を減少させることを
目的とする。 【構成】 ａ−Ｓｉ層（５４）上で、ソース電極（５
７）とドレイン電極（５８）の間のチャンネルに対応す
る領域に、遮光機能を有するカラーレジスト膜（７０）
を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に関し、
特に光源を必要とし、この光源によるオフ電流を防止し
た液晶表示装置およびその製造方法に関するものであ
る。
特に光源を必要とし、この光源によるオフ電流を防止し
た液晶表示装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】一般に、液晶表示装置は、カラーＴＶを
中心に開発が活発に進められている。これらの中には、
例えば特開平３−１１４０２８号公報に示された構成
（図７）がある。これは、透明な絶縁性基板（５０）上
に、例えばゲート（５１）と補助容量電極（５２）が設
けられ、ゲート絶縁膜を介してＩＴＯより成る表示電極
（５３）が設けられている。ＴＦＴが形成されるゲート
絶縁膜上には、順次ａ−Ｓｉ層（５４）、ＳｉＮｘより
成るエッチングストッパ膜（５５）およびＮ+ａ−Ｓｉ
層（５６）が積層されている。
中心に開発が活発に進められている。これらの中には、
例えば特開平３−１１４０２８号公報に示された構成
（図７）がある。これは、透明な絶縁性基板（５０）上
に、例えばゲート（５１）と補助容量電極（５２）が設
けられ、ゲート絶縁膜を介してＩＴＯより成る表示電極
（５３）が設けられている。ＴＦＴが形成されるゲート
絶縁膜上には、順次ａ−Ｓｉ層（５４）、ＳｉＮｘより
成るエッチングストッパ膜（５５）およびＮ+ａ−Ｓｉ
層（５６）が積層されている。
【０００３】一方、ソース領域に対応するＮ+ａ−Ｓｉ
層（５６）から前記表示電極（５３）までを延在してい
るソース電極（５７）と、ドレイン領域に対応するＮ+
ａ−Ｓｉ層（５８）表面から延在され、ドレイン電極
（５８）と一体のドレインラインがある。更には、図示
していないが、ＴＦＴ領域に遮光膜が設けられ更に配向
膜が設けられる。 一方、前述のＴＦＴ基板と対向して
対向基板が設けられ、例えば遮光膜が設けられ、絶縁層
を介して対向電極が設けられ、更に配向膜が設けられて
いる。
層（５６）から前記表示電極（５３）までを延在してい
るソース電極（５７）と、ドレイン領域に対応するＮ+
ａ−Ｓｉ層（５８）表面から延在され、ドレイン電極
（５８）と一体のドレインラインがある。更には、図示
していないが、ＴＦＴ領域に遮光膜が設けられ更に配向
膜が設けられる。 一方、前述のＴＦＴ基板と対向して
対向基板が設けられ、例えば遮光膜が設けられ、絶縁層
を介して対向電極が設けられ、更に配向膜が設けられて
いる。
【０００４】そしてこのＴＦＴ基板と対向基板は一定の
間隙でシールを用いて貼り合わされてあり、中に液晶が
注入されている。図８から図１０を参照して製造方法を
簡単に述べる。まず図８の如く、ゲート絶縁膜（６
０）、ａ−Ｓｉ層（５４）およびＳｉＮX層（５５）が
Ｐ−ＣＶＤ装置内で連続で形成され、ＳｉＮX膜（５
５）は、チャンネル領域に対応するａ−Ｓｉ層（５４）
のエッチングを防止するために、図のように形成され
る。
間隙でシールを用いて貼り合わされてあり、中に液晶が
注入されている。図８から図１０を参照して製造方法を
簡単に述べる。まず図８の如く、ゲート絶縁膜（６
０）、ａ−Ｓｉ層（５４）およびＳｉＮX層（５５）が
Ｐ−ＣＶＤ装置内で連続で形成され、ＳｉＮX膜（５
５）は、チャンネル領域に対応するａ−Ｓｉ層（５４）
のエッチングを防止するために、図のように形成され
る。
【０００５】続いて図９のように、エッチングストッパ
膜（５５）を所定形状にエッチングした後、全面にＮ+
ａ−Ｓｉ（５６）をＰ−ＣＶＤ装置で被覆し、活性層に
対応する領域にレジスト（６１）を被着して、ａ−Ｓｉ
層（５４）とＮ+ａ−Ｓｉ層（５６）をエッチングす
る。最後にＩＴＯより成る表示電極（５３）を形成した
後、ソース電極（５７）およびドレイン電極（５８）を
形成し、ＴＦＴの領域に遮光膜（６２）を設け、更に全
面に配向膜を設けている。ここで遮光膜とＴＦＴの間に
パシベーション膜を設けてもよい。
膜（５５）を所定形状にエッチングした後、全面にＮ+
ａ−Ｓｉ（５６）をＰ−ＣＶＤ装置で被覆し、活性層に
対応する領域にレジスト（６１）を被着して、ａ−Ｓｉ
層（５４）とＮ+ａ−Ｓｉ層（５６）をエッチングす
る。最後にＩＴＯより成る表示電極（５３）を形成した
後、ソース電極（５７）およびドレイン電極（５８）を
形成し、ＴＦＴの領域に遮光膜（６２）を設け、更に全
面に配向膜を設けている。ここで遮光膜とＴＦＴの間に
パシベーション膜を設けてもよい。
【０００６】
【発明が解決しようとする課題】以上の構成において、
プロジェクタの如く、図１０の紙面に対して上方より光
が入射される時は、対向基板やＴＦＴの上方に設けた遮
光膜（６２）により、ＴＦＴに光が入射されるのを防止
している。ａ−Ｓｉは、光吸収係数が大きいため、オフ
電流が増加してしまうからである。
プロジェクタの如く、図１０の紙面に対して上方より光
が入射される時は、対向基板やＴＦＴの上方に設けた遮
光膜（６２）により、ＴＦＴに光が入射されるのを防止
している。ａ−Ｓｉは、光吸収係数が大きいため、オフ
電流が増加してしまうからである。
【０００７】従来は、遮光膜が金属で形成されているた
め、この遮光膜で完全に遮蔽されていると考えられてい
た。しかし、プロジェクタは、非常に強い光源を使用し
ているため、また遮光膜の開口部から ＴＦＴ基板へ入
射する光の一部が、膜の段差等を介して乱反射、複屈折
を繰り返し、ＴＦＴに入射し、オフ電流が発生する問題
があった。更には、このＳｉＮX層（５５）は遮光機能
がなく、前記ＴＦＴに入射する光はこのＳｉＮX膜を通
して殆どがａ−Ｓｉ層に入射しオフ電流に寄与してしま
う問題があった。一方、図１０のようにＴＦＴの上に遮
光膜（６２）を設けることは、工程数の増加によりコス
トが上昇する問題を有していた。
め、この遮光膜で完全に遮蔽されていると考えられてい
た。しかし、プロジェクタは、非常に強い光源を使用し
ているため、また遮光膜の開口部から ＴＦＴ基板へ入
射する光の一部が、膜の段差等を介して乱反射、複屈折
を繰り返し、ＴＦＴに入射し、オフ電流が発生する問題
があった。更には、このＳｉＮX層（５５）は遮光機能
がなく、前記ＴＦＴに入射する光はこのＳｉＮX膜を通
して殆どがａ−Ｓｉ層に入射しオフ電流に寄与してしま
う問題があった。一方、図１０のようにＴＦＴの上に遮
光膜（６２）を設けることは、工程数の増加によりコス
トが上昇する問題を有していた。
【０００８】また製造方法を考えると、図８に示すよう
にＳｉＮXより成る半導体保護膜（５５）のエッチング
は、ドライエッチングで行うとａ−Ｓｉ層（５４）との
選択性が無いために、一般にウェットエッチングでパタ
ーン化している。しかしウェットエッチングでも、Ｓｉ
を主体とした材料のエッチングであるために、ａ−Ｓｉ
層（５４）の欠陥やピンホール等を介してエッチング液
が浸入し、ゲート絶縁膜にピンホールを誘発し、ゲート
ラインとドレインラインの間等に短絡を発生させる問題
があった。
にＳｉＮXより成る半導体保護膜（５５）のエッチング
は、ドライエッチングで行うとａ−Ｓｉ層（５４）との
選択性が無いために、一般にウェットエッチングでパタ
ーン化している。しかしウェットエッチングでも、Ｓｉ
を主体とした材料のエッチングであるために、ａ−Ｓｉ
層（５４）の欠陥やピンホール等を介してエッチング液
が浸入し、ゲート絶縁膜にピンホールを誘発し、ゲート
ラインとドレインラインの間等に短絡を発生させる問題
があった。
【０００９】
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、まず第１に、半導体層の上で、且つソース
およびドレインに対応するコンタクト層の間に、前記半
導体層のエッチャントと選択性を有し、且つ遮光機能を
有するエッチングストッパー膜を設けることで解決する
ものである。
みて成され、まず第１に、半導体層の上で、且つソース
およびドレインに対応するコンタクト層の間に、前記半
導体層のエッチャントと選択性を有し、且つ遮光機能を
有するエッチングストッパー膜を設けることで解決する
ものである。
【００１０】第２に、半導体層の上で、且つソースおよ
びドレインに対応するコンタクト層の間に、カラーレジ
ストを設けることで解決するものである。第３に、この
ノンドープの半導体層が形成された前記絶縁性基板全面
にカラーレジストを形成し、前記ゲートを一構成とする
スイッチング素子のチャンネル領域に対応するカラーレ
ジストを残すことで解決するものである。
びドレインに対応するコンタクト層の間に、カラーレジ
ストを設けることで解決するものである。第３に、この
ノンドープの半導体層が形成された前記絶縁性基板全面
にカラーレジストを形成し、前記ゲートを一構成とする
スイッチング素子のチャンネル領域に対応するカラーレ
ジストを残すことで解決するものである。
【００１１】
【作用】エッチングストッパ膜が、Ａｌ電極やａ−Ｓｉ
のエッチャントと異なる選択性を有するエッチャントで
加工される材料で、且つ遮光機能を有するもの、例えば
カラーレジストであるので、ゲート絶縁膜やａ−Ｓｉに
ピンホールを誘発せず、しかもＡｌ電極（５７）、（５
８）をマスクとしてＮ+ａ−Ｓｉ層をエッチングして
も、レジストが耐エッチング性を有するので、Ｎ+ａ−
Ｓｉのチャンネル領域を良好にエッチングできる。しか
もこのカラーレジストは遮光性を有するので、トータル
の遮光機能を一層大きくできる。従って、従来の工程数
で、ＴＦＴに発生するオフ電流を抑制できる。
のエッチャントと異なる選択性を有するエッチャントで
加工される材料で、且つ遮光機能を有するもの、例えば
カラーレジストであるので、ゲート絶縁膜やａ−Ｓｉに
ピンホールを誘発せず、しかもＡｌ電極（５７）、（５
８）をマスクとしてＮ+ａ−Ｓｉ層をエッチングして
も、レジストが耐エッチング性を有するので、Ｎ+ａ−
Ｓｉのチャンネル領域を良好にエッチングできる。しか
もこのカラーレジストは遮光性を有するので、トータル
の遮光機能を一層大きくできる。従って、従来の工程数
で、ＴＦＴに発生するオフ電流を抑制できる。
【００１２】またカラーレジストのパターニングは、現
像液で行うため、Ｓｉを主体とした材料（ＳｉＮx、ａ
−Ｓｉ等）と選択性があるためピンホールを誘発しな
い。
像液で行うため、Ｓｉを主体とした材料（ＳｉＮx、ａ
−Ｓｉ等）と選択性があるためピンホールを誘発しな
い。
【００１３】
【実施例】以下に本発明の構成を図６を参照しながら説
明する。尚、従来と同じものは同じ符号とし、平面図は
図７と略同じであるので、これを参照する。まず、透明
な絶縁性基板（５０）上に形成されたゲート（５１）
と、このゲート（５１）と一体で形成された複数本のゲ
ートライン（５１´）と、このゲートライン（５１´）
と離間して形成された補助容量電極（５２）と、この補
助容量電極（５２）と一体で形成された補助容量ライン
（５２´）と、実質的に前記絶縁性基板（５０）の全面
に形成されたゲート絶縁膜（６０）がある。
明する。尚、従来と同じものは同じ符号とし、平面図は
図７と略同じであるので、これを参照する。まず、透明
な絶縁性基板（５０）上に形成されたゲート（５１）
と、このゲート（５１）と一体で形成された複数本のゲ
ートライン（５１´）と、このゲートライン（５１´）
と離間して形成された補助容量電極（５２）と、この補
助容量電極（５２）と一体で形成された補助容量ライン
（５２´）と、実質的に前記絶縁性基板（５０）の全面
に形成されたゲート絶縁膜（６０）がある。
【００１４】透明な絶縁性基板（５０）は、例えばガラ
スより成る。このガラス基板（５０）上には、図７の一
点鎖線で示されるように、ゲート（５１）と一体のゲー
トライン（５１´）が左右に延在されてており、ゲート
（５１）は、ゲートライン（５１´）から下方に突出し
ている。また補助容量電極（５２）およびこの電極（５
２）と一体で成る補助容量ライン（５２´）も一点鎖線
の様にゲートライン（５１´）と平行に延在されてい
る。この両電極は、例えばＣｒやＡｌの光を遮蔽する材
料より成っている。他にＡｌ、Ｔａ，Ｔａ−Ｍｏ，Ｃｒ
−Ｃｕ等も考えられる。一般にゲートラインと補助容量
ラインは、同一工程で形成されるので、ゲートライン
（５１´）と補助容量ライン（５２´）は、同じ膜厚と
なり、例えば約１５００ÅのＣｒより形成される。また
ゲート（５１）、ゲートライン（５１´）、補助容量電
極（５２）および補助容量ライン（５２´）を覆うゲー
ト絶縁膜（６０）は、プラズマＣＶＤ法で形成された約
３０００ÅのＳｉＮｘ膜である。ここでは、ＳｉＮｘ膜
の代りにＳｉＯ2膜を使用しても良いし、この２つの膜
を２層にしても良い。またＳｉＮｘ膜またはＳｉＯ2膜
を単独で使う場合、成膜工程途中で一旦止めて２工程に
分け、２層構造としても良い。ここで、ＳｉＮXが２層
構造の時は、上層のＳｉＮXを後述の表示電極上へ延在
させも良い。
スより成る。このガラス基板（５０）上には、図７の一
点鎖線で示されるように、ゲート（５１）と一体のゲー
トライン（５１´）が左右に延在されてており、ゲート
（５１）は、ゲートライン（５１´）から下方に突出し
ている。また補助容量電極（５２）およびこの電極（５
２）と一体で成る補助容量ライン（５２´）も一点鎖線
の様にゲートライン（５１´）と平行に延在されてい
る。この両電極は、例えばＣｒやＡｌの光を遮蔽する材
料より成っている。他にＡｌ、Ｔａ，Ｔａ−Ｍｏ，Ｃｒ
−Ｃｕ等も考えられる。一般にゲートラインと補助容量
ラインは、同一工程で形成されるので、ゲートライン
（５１´）と補助容量ライン（５２´）は、同じ膜厚と
なり、例えば約１５００ÅのＣｒより形成される。また
ゲート（５１）、ゲートライン（５１´）、補助容量電
極（５２）および補助容量ライン（５２´）を覆うゲー
ト絶縁膜（６０）は、プラズマＣＶＤ法で形成された約
３０００ÅのＳｉＮｘ膜である。ここでは、ＳｉＮｘ膜
の代りにＳｉＯ2膜を使用しても良いし、この２つの膜
を２層にしても良い。またＳｉＮｘ膜またはＳｉＯ2膜
を単独で使う場合、成膜工程途中で一旦止めて２工程に
分け、２層構造としても良い。ここで、ＳｉＮXが２層
構造の時は、上層のＳｉＮXを後述の表示電極上へ延在
させも良い。
【００１５】次に、ＩＴＯより成る表示電極（５３）が
設けられ、ゲート（５１）を一構成とするＴＦＴの活性
領域に順次積層されたノンドープの第１の非単結晶シリ
コン層（５４）、カラーレジストからなるエッチングス
トッパ膜（７０）、およびＮ +型にドープされた第２の
非単結晶シリコン層（５６）と、このソース領域に対応
する第２の非単結晶シリコン層（５６）と表示電極（５
３）とを電気的に接続するソース電極（５７）と、前記
ドレイン領域に対応する第２の非単結晶シリコン層（５
６）と電気的に接続したドレイン電極（５８）と、これ
と一体で延在されたドレインライン（５８´）がある。
設けられ、ゲート（５１）を一構成とするＴＦＴの活性
領域に順次積層されたノンドープの第１の非単結晶シリ
コン層（５４）、カラーレジストからなるエッチングス
トッパ膜（７０）、およびＮ +型にドープされた第２の
非単結晶シリコン層（５６）と、このソース領域に対応
する第２の非単結晶シリコン層（５６）と表示電極（５
３）とを電気的に接続するソース電極（５７）と、前記
ドレイン領域に対応する第２の非単結晶シリコン層（５
６）と電気的に接続したドレイン電極（５８）と、これ
と一体で延在されたドレインライン（５８´）がある。
【００１６】ＴＦＴに対応するゲート絶縁膜（６０）上
には、ノンドープのアモルファス・シリコン活性層（ａ
−Ｓｉ層）（５４）およびＮ+型のアモルファス・シリ
コンコンタクト層（Ｎ+ａ−Ｓｉ層）（５６）が積層さ
れ、チャンネルに対応するａ−Ｓｉ層とＮ+ａ−Ｓｉ層
との間には、カラーレジストより成るエッチングストッ
パ膜（７０）が設けられている。ドレイン電極（５８）
は、ドレインラインと一体で、ソース電極（５７）は、
表示電極（５３）とコンタクトし、両者とも同一材料で
形成されている。ここでは例えば、ＭＯ，Ａｌが積層さ
れている。また表示電極（５３）の上にゲート絶縁膜が
延在されている場合は、コンタクトホールが形成され、
これを介して接続されている。
には、ノンドープのアモルファス・シリコン活性層（ａ
−Ｓｉ層）（５４）およびＮ+型のアモルファス・シリ
コンコンタクト層（Ｎ+ａ−Ｓｉ層）（５６）が積層さ
れ、チャンネルに対応するａ−Ｓｉ層とＮ+ａ−Ｓｉ層
との間には、カラーレジストより成るエッチングストッ
パ膜（７０）が設けられている。ドレイン電極（５８）
は、ドレインラインと一体で、ソース電極（５７）は、
表示電極（５３）とコンタクトし、両者とも同一材料で
形成されている。ここでは例えば、ＭＯ，Ａｌが積層さ
れている。また表示電極（５３）の上にゲート絶縁膜が
延在されている場合は、コンタクトホールが形成され、
これを介して接続されている。
【００１７】以下は図示していないが上層には、パシベ
ーション膜が設けられたり（省略してもよい。）、金属
より成る遮光膜、ポリイミド等から成る配向膜が設けら
れている。一方、ガラス基板（５０）と対を成す対向ガ
ラス基板が設けられ、この対向ガラス基板には、ＴＦＴ
と対応する位置に遮光膜が設けられ、対向電極が設けら
れる。更には、前述の配向膜が設けられる。
ーション膜が設けられたり（省略してもよい。）、金属
より成る遮光膜、ポリイミド等から成る配向膜が設けら
れている。一方、ガラス基板（５０）と対を成す対向ガ
ラス基板が設けられ、この対向ガラス基板には、ＴＦＴ
と対応する位置に遮光膜が設けられ、対向電極が設けら
れる。更には、前述の配向膜が設けられる。
【００１８】また、この一対のガラス基板間にスペーサ
が設けられ、周辺を封着材で封着し、注入孔より液晶が
注入されて本装置が得られる。本発明の特徴とするとこ
ろは、前記カラーレジストにある。この膜は、次の特徴
を有する必要があり、第１として、ａ−Ｓｉ層（５４）
をエッチングしない現像液でパターン化できるものであ
り、第２として、遮光機能を有するものである。本発明
はこれらの条件を満足できるものであれば良く、この１
例としてカラーレジストがある。カラーレジストは、ア
クリル系やポリイミド系で、中に染料や顔料が混入さ
れ、これによって遮光機能を持たせている。
が設けられ、周辺を封着材で封着し、注入孔より液晶が
注入されて本装置が得られる。本発明の特徴とするとこ
ろは、前記カラーレジストにある。この膜は、次の特徴
を有する必要があり、第１として、ａ−Ｓｉ層（５４）
をエッチングしない現像液でパターン化できるものであ
り、第２として、遮光機能を有するものである。本発明
はこれらの条件を満足できるものであれば良く、この１
例としてカラーレジストがある。カラーレジストは、ア
クリル系やポリイミド系で、中に染料や顔料が混入さ
れ、これによって遮光機能を持たせている。
【００１９】従来エッチングストッパ膜は、ＳｉＮXよ
り成り、光を殆ど通過させてしまう。しかもＳｉＮXを
パターン化する際、このエッチング液は、発明が解決す
る課題の欄にも述べたように、ゲート絶縁膜にピンホー
ルを誘発させる問題があった。しかし本発明のカラーレ
ジスト（７０）を用いると、パターンニングの時に現像
液を用いるので、ａ−Ｓｉ層（５４）の表面の欠陥やピ
ンホールを介して中にこの現像液が浸入しても、ゲート
絶縁膜にピンホールを誘発せず、しかもチャンネル領域
のＮ+ａ−Ｓｉ層（５６）をエッチングする時は、エッ
チングストッパ膜（エッチングストッパー）として働
く。しかもカラーレジストは、遮光機能を有するため、
ＴＦＴに発生するオフ電流を抑制できる。つまり従来の
エッチングストッパ膜に比べ、ピンホールの誘発防止お
よび遮光機能を持つ。
り成り、光を殆ど通過させてしまう。しかもＳｉＮXを
パターン化する際、このエッチング液は、発明が解決す
る課題の欄にも述べたように、ゲート絶縁膜にピンホー
ルを誘発させる問題があった。しかし本発明のカラーレ
ジスト（７０）を用いると、パターンニングの時に現像
液を用いるので、ａ−Ｓｉ層（５４）の表面の欠陥やピ
ンホールを介して中にこの現像液が浸入しても、ゲート
絶縁膜にピンホールを誘発せず、しかもチャンネル領域
のＮ+ａ−Ｓｉ層（５６）をエッチングする時は、エッ
チングストッパ膜（エッチングストッパー）として働
く。しかもカラーレジストは、遮光機能を有するため、
ＴＦＴに発生するオフ電流を抑制できる。つまり従来の
エッチングストッパ膜に比べ、ピンホールの誘発防止お
よび遮光機能を持つ。
【００２０】次に本発明の製造方法を図１乃至図６を用
いて説明する。先ず図１の如く、透明な絶縁性基板（５
０）上にゲート（５１）と一体の複数本のゲートライン
（５１´）および補助容量電極（５２）と一体の補助容
量ライン（５２´）を形成する工程がある。前記基板
（５０）は、例えばガラスより成り、電極は、約１００
０ÅのＣｒをスパッタリングして形成される。またＡｌ
が形成され、その表面が陽極酸化されたものが用いられ
ても良い。
いて説明する。先ず図１の如く、透明な絶縁性基板（５
０）上にゲート（５１）と一体の複数本のゲートライン
（５１´）および補助容量電極（５２）と一体の補助容
量ライン（５２´）を形成する工程がある。前記基板
（５０）は、例えばガラスより成り、電極は、約１００
０ÅのＣｒをスパッタリングして形成される。またＡｌ
が形成され、その表面が陽極酸化されたものが用いられ
ても良い。
【００２１】続いて、図２に示す如く、基板（５０）全
面にゲート絶縁膜（６０）を形成しする工程がある。こ
のゲート絶縁膜（１５）は、ＳｉＮｘ膜より成り、ＰＣ
ＶＤで約３０００Åの厚さに積層される。続いて、図３
の如く、ガラス基板（５０）全面にカラーレジスト（７
０）を形成し、パターン化する工程がある。
面にゲート絶縁膜（６０）を形成しする工程がある。こ
のゲート絶縁膜（１５）は、ＳｉＮｘ膜より成り、ＰＣ
ＶＤで約３０００Åの厚さに積層される。続いて、図３
の如く、ガラス基板（５０）全面にカラーレジスト（７
０）を形成し、パターン化する工程がある。
【００２２】ここで、従来のＳｉＮXより成るエッチン
グストッパ膜のエッチャントでは、ａ−ＳｉがＳｉを主
体とする材料であるため、ａ−Ｓｉ層（５４）を薄くす
るとａ−Ｓｉ層（５４）の表面の欠陥やピンホールを介
してエッチャントが浸入し、ゲート絶縁膜にピンホール
を誘発し、ゲートラインとドレインラインの短絡を発生
させる。従ってａ−Ｓｉ層は、ある程度厚く形成する必
要があり、膜厚が大きくなると射光レベルが高いプロジ
ェクタでは、温度上昇、オフ電流の増加等で問題を有す
る。
グストッパ膜のエッチャントでは、ａ−ＳｉがＳｉを主
体とする材料であるため、ａ−Ｓｉ層（５４）を薄くす
るとａ−Ｓｉ層（５４）の表面の欠陥やピンホールを介
してエッチャントが浸入し、ゲート絶縁膜にピンホール
を誘発し、ゲートラインとドレインラインの短絡を発生
させる。従ってａ−Ｓｉ層は、ある程度厚く形成する必
要があり、膜厚が大きくなると射光レベルが高いプロジ
ェクタでは、温度上昇、オフ電流の増加等で問題を有す
る。
【００２３】本工程では、カラーレジストの現像液は、
ａ−Ｓｉ層（５４）やゲート絶縁膜（８０）をエッチン
グしないので、ピンホールの誘発はなく、しかもａ−Ｓ
ｉ層を薄くできる。またＳｉＮXのエッチングストッパ
ーを形成する従来の場合、このＳｉＮX膜の上に更にホ
トレジストをパターニングする工程が必要となるが、本
工程では、ａ−Ｓｉ層（５４）の膜形成工程の後に、カ
ラーレジスト塗布およびパターニング工程だけでよいの
で、工程数も減らすことができる。
ａ−Ｓｉ層（５４）やゲート絶縁膜（８０）をエッチン
グしないので、ピンホールの誘発はなく、しかもａ−Ｓ
ｉ層を薄くできる。またＳｉＮXのエッチングストッパ
ーを形成する従来の場合、このＳｉＮX膜の上に更にホ
トレジストをパターニングする工程が必要となるが、本
工程では、ａ−Ｓｉ層（５４）の膜形成工程の後に、カ
ラーレジスト塗布およびパターニング工程だけでよいの
で、工程数も減らすことができる。
【００２４】続いて、図４の如く、基板全面にＮ+ａ−
Ｓｉ（５６）をＰＣＶＤで形成し、図５の如く、Ｎ+ａ
−Ｓｉ（５４）とａ−Ｓｉ（５６）の外周を一度にエッ
チングし、ＩＴＯにより表示電極（５３）を形成する。
最後に、Ａｌ，Ｍｏより成る電極材料を全面に形成し、
ソース電極（５７）、ドレイン電極（５８）と一体のド
レインライン（５８´）をエッチングによりパターン化
し、ソース電極とドレイン電極の間のＮ+ａ−Ｓｉ（５
６）を、これらの電極をマスクとしてエッチングする。
Ｓｉ（５６）をＰＣＶＤで形成し、図５の如く、Ｎ+ａ
−Ｓｉ（５４）とａ−Ｓｉ（５６）の外周を一度にエッ
チングし、ＩＴＯにより表示電極（５３）を形成する。
最後に、Ａｌ，Ｍｏより成る電極材料を全面に形成し、
ソース電極（５７）、ドレイン電極（５８）と一体のド
レインライン（５８´）をエッチングによりパターン化
し、ソース電極とドレイン電極の間のＮ+ａ−Ｓｉ（５
６）を、これらの電極をマスクとしてエッチングする。
【００２５】また図示は省略したが、遮光膜を除いた領
域に遮光膜が設けられる。ここで同伝声を有する遮光膜
を設ける場合は、当然であるが間に絶縁層が設けられ
る。この後、配向膜の形成、対向基板の形成、封止およ
び液晶注入等があるが、従来の技術と同様であるのでこ
こでは省略する。
域に遮光膜が設けられる。ここで同伝声を有する遮光膜
を設ける場合は、当然であるが間に絶縁層が設けられ
る。この後、配向膜の形成、対向基板の形成、封止およ
び液晶注入等があるが、従来の技術と同様であるのでこ
こでは省略する。
【００２６】
【発明の効果】以上の説明から明らかな如く、エッチン
グストッパ膜（エッチングストッパ）としての機能、遮
光膜としての機能を持たせたもの、例えばカラーレジス
トをＮ +のａ−Ｓｉ層のエッチングストッパーとして設
け、これを残存させることで、更に遮光機能を持たせた
液晶表示装置が達成できる。
グストッパ膜（エッチングストッパ）としての機能、遮
光膜としての機能を持たせたもの、例えばカラーレジス
トをＮ +のａ−Ｓｉ層のエッチングストッパーとして設
け、これを残存させることで、更に遮光機能を持たせた
液晶表示装置が達成できる。
【００２７】従って、ＴＦＴ基板のＴＦＴの上に遮光膜
を設けた液晶表示装置に本構成を組み込むと、更なるオ
フ電流の抑制を達成できる。また光源の出力によって
は、ＴＦＴの上に設ける遮光膜を無くすことができる。
またエッチングストッパ膜として、窒化膜の代わりにカ
ラーレジストを用いるので、特にゲート絶縁膜にピンホ
ールを誘発することがなく、また窒化膜のエッチングス
トッパー膜を省略できるので、その分工程数も減らすこ
とができる。従ってショートを防止でき、歩留まりも向
上させることができる。
を設けた液晶表示装置に本構成を組み込むと、更なるオ
フ電流の抑制を達成できる。また光源の出力によって
は、ＴＦＴの上に設ける遮光膜を無くすことができる。
またエッチングストッパ膜として、窒化膜の代わりにカ
ラーレジストを用いるので、特にゲート絶縁膜にピンホ
ールを誘発することがなく、また窒化膜のエッチングス
トッパー膜を省略できるので、その分工程数も減らすこ
とができる。従ってショートを防止でき、歩留まりも向
上させることができる。
【図１】本発明の製造方法を説明する断面図である。
【図２】本発明の製造方法を説明する断面図である。
【図３】本発明の製造方法を説明する断面図である。
【図４】本発明の製造方法を説明する断面図である。
【図５】本発明の製造方法を説明する断面図である。
【図６】本発明の製造方法を説明する断面図である。
【図７】液晶表示装置の平面図である。
【図８】従来の製造方法を説明する断面図である。
【図９】従来の製造方法を説明する断面図である。
【図１０】従来の製造方法を説明する断面図である。
（５０） 透明な絶縁性基板 （５１） ゲート （５２） 補助容量電極 （５３） 表示電極 （５４） ａ−Ｓｉ層 （５６） Ｎ+ａ−Ｓｉ層 （５７） ソース電極 （５８） ドレイン電極 （７０） カラーレジスト
Claims (3)
- 【請求項１】 透明な絶縁性基板上に設けられたゲート
およびこれと一体のゲートラインと、前記絶縁性基板を
覆うゲート絶縁層と、前記ゲートを一構成とするＴＦＴ
の活性領域に設けられたノンドープの半導体層と、この
ＴＦＴのソースおよびドレインに対応する半導体層上に
設けられたこう濃度の不純物がドープされたコンタクト
層と、前記ドレインに対応するコンタクト層から延在さ
れたドレイン電極と一体のドレインラインと、前記ソー
スに対応するコンタクト層から延在され、前記ＴＦＴと
隣接して設けられた表示電極とコンタクトするソース電
極とを少なくとも有する液晶表示装置に於て、 前記半導体層の上で、且つソースおよびドレインに対応
するコンタクト層の間に、前記半導体層のエッチャント
と選択性を有し、且つ遮光機能を有するエッチングスト
ッパー膜を設けることを特徴とした液晶表示装置。 - 【請求項２】 透明な絶縁性基板上に設けられたゲート
およびこれと一体のゲートラインと、前記絶縁性基板を
覆うゲート絶縁層と、前記ゲートを一構成とするＴＦＴ
の活性領域に設けられたノンドープの半導体層と、この
ＴＦＴのソースおよびドレインに対応する半導体層上に
設けられたこう濃度の不純物がドープされたコンタクト
層と、前記ドレインに対応するコンタクト層から延在さ
れたドレイン電極と一体のドレインラインと、前記ソー
スに対応するコンタクト層から延在され、前記ＴＦＴと
隣接して設けられた表示電極とコンタクトするソース電
極とを少なくとも有する液晶表示装置に於て、 前記半導体層の上で、且つソースおよびドレインに対応
するコンタクト層の間に、カラーレジストを設けること
を特徴とした液晶表示装置。 - 【請求項３】 ゲートおよびこれと一体のゲートライン
が設けられた透明な絶縁性基板にゲート絶縁膜およびノ
ンドープの半導体層を形成する工程と、 このノンドープの半導体層が形成された前記絶縁性基板
全面にカラーレジストを形成する工程と前記ゲートを一
構成とするスイッチング素子のチャンネルに対応する領
域にカラーレジストを残す工程と、 不純物がドープされた半導体層を全面に形成し、前記ス
イッチング素子に対応する領域に両半導体層を残す工程
と、 このスイッチング素子の近傍に表示電極、この表示電極
とコンタクトするソース電極、ドレイン電極およびこれ
と一体のドレインラインを形成する工程とを有すること
を特徴とした液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21920892A JPH0667197A (ja) | 1992-08-18 | 1992-08-18 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21920892A JPH0667197A (ja) | 1992-08-18 | 1992-08-18 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0667197A true JPH0667197A (ja) | 1994-03-11 |
Family
ID=16731903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21920892A Pending JPH0667197A (ja) | 1992-08-18 | 1992-08-18 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667197A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336890B1 (ko) * | 1998-12-15 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시소자의제조방법 |
| CN103503125A (zh) * | 2012-01-20 | 2014-01-08 | 松下电器产业株式会社 | 薄膜晶体管 |
| CN103943626A (zh) * | 2013-02-04 | 2014-07-23 | 上海天马微电子有限公司 | 一种tft阵列基板、显示面板和显示装置 |
| CN105700257A (zh) * | 2014-11-27 | 2016-06-22 | 业鑫科技顾问股份有限公司 | 薄膜晶体管阵列基板及液晶显示面板 |
-
1992
- 1992-08-18 JP JP21920892A patent/JPH0667197A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336890B1 (ko) * | 1998-12-15 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시소자의제조방법 |
| CN103503125A (zh) * | 2012-01-20 | 2014-01-08 | 松下电器产业株式会社 | 薄膜晶体管 |
| CN103943626A (zh) * | 2013-02-04 | 2014-07-23 | 上海天马微电子有限公司 | 一种tft阵列基板、显示面板和显示装置 |
| CN105700257A (zh) * | 2014-11-27 | 2016-06-22 | 业鑫科技顾问股份有限公司 | 薄膜晶体管阵列基板及液晶显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838696B2 (en) | Liquid crystal display | |
| KR101575750B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| TW569466B (en) | Method of manufacturing thin film transistor, and thin film transistor and liquid crystal display panel manufactured using such method | |
| US4599246A (en) | Method of producing liquid-crystal display device | |
| JP2001217427A (ja) | 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法 | |
| KR101272488B1 (ko) | 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법 | |
| KR100272266B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR970010774B1 (ko) | 액정표시장치용 박막트랜지스터 및 이의 결함제거방법 | |
| JPH06188422A (ja) | 薄膜トランジスタ | |
| JP2882319B2 (ja) | 液晶パネル | |
| KR100380894B1 (ko) | Ｔｆｔ로 복귀하는 광의 광량을 감소시킬 수 있는액정표시장치 및 그의 제조방법 | |
| JPH06222390A (ja) | 液晶表示装置 | |
| US7106390B2 (en) | Liquid crystal display and fabricating method thereof | |
| JPH06160905A (ja) | 液晶表示装置およびその製造方法 | |
| KR100372305B1 (ko) | 액정표시장치의박막트랜지스터기판및그제조방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| KR20010084330A (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2740380B2 (ja) | 液晶表示装置 | |
| KR100486492B1 (ko) | Tft기판의제조방법및tft기판 | |
| KR100471771B1 (ko) | 광차단막을이용한데이터오픈프리박막트랜지스터액정표시장치 | |
| KR0139371B1 (ko) | 박막 트랜지스터 액정표시소자 및 그 제조방법 | |
| KR20010109682A (ko) | 프린지 필드 구동 액정표시장치 및 그의 제조방법 |