JPH0667624A

JPH0667624A - 電気光学装置の画像表示方法

Info

Publication number: JPH0667624A
Application number: JP20864891A
Authority: JP
Inventors: Masaaki Hiroki; 正明廣木; Yasuhiko Takemura; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1991-07-25
Filing date: 1991-07-25
Publication date: 1994-03-11
Anticipated expiration: 2011-09-18
Also published as: JP2535683B2

Abstract

(57)【要約】【目的】電気光学装置の表示方法に関して、画素電極
間にかかる電圧が対称となる方法を提供する。【構成】アクティブマトリクス型電気光学装置におい
て、個々の画素を駆動する素子として、いわゆるトラン
スファー・ゲイト型の相補型電界効果型素子を用い、そ
の入出力端の一方を画素電極に接続した構成において、
その制御電極に、映像信号の極性に応じて、極性を反転
させた単極性パルスあるいはバイポーラパルスを印加す
ることによって、飛び込み電圧その他の要因による、画
素電圧の非対称性を取り除くことを特徴とする表示方
法。

Description

【発明の詳細な説明】

【０００１】

【発明の利用分野】本発明は、駆動用スイッチング素子
として薄膜トランジスタ（以下ＴＦＴという）を使用し
た液晶電気光学装置における画像表示方法において、特
に中間的な色調や濃淡の表現を豊かに得るための階調表
示方法に関するものである。

【０００２】

【従来の技術】液晶組成物はその物質特性から、分子軸
に対して水平方向と垂直方向に誘電率が異なるため、外
部の電界に対して水平方向に配列したり、垂直方向に配
列したりさせることが容易にできる。液晶電気光学装置
は、この誘電率の異方性を利用して、光の透過光量また
は散乱量を制御することでＯＮ／ＯＦＦ、すなわち明暗
の表示をおこなっている。液晶材料としては、ＴＮ（ツ
インステッド・ネマティック）液晶、ＳＴＮ（スーパー
・ツインステッド・ネマティック）液晶、強誘電性液
晶、反強誘電性液晶、ポリマー液晶あるいは分散型液晶
とよばれる材料が知られている。

【０００３】液晶を利用した電気光学装置のうちでもっ
とも優れた画質が得られるものは、アクティブマトリク
ス方式を用いたものであった。従来のアクティブマトリ
クス型の液晶電気光学装置では、アクティブ素子として
薄膜トランジスタ（ＴＦＴ）を用い、ＴＦＴにはアモル
ファスまたは多結晶型の半導体を用い、１つの画素にＰ
型またはＮ型のいずれか一方のみのタイプのＴＦＴを用
いたものであった。即ち、一般にはＮチャネル型ＴＦＴ
（ＮＴＦＴという）を画素に直列に連結している。そし
て、マトリクスの信号線に信号電圧を流し、それぞれの
信号線の直交する箇所に設けられたＴＦＴに双方から信
号が印加されるとＴＦＴがＯＮ状態となることを利用し
て液晶画素のＯＮ／ＯＦＦを個別に制御するものであっ
た。このような方法によって画素の制御をおこなうこと
によって、コントラストの大きい液晶電気光学装置を実
現することができる。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うなアクティブマトリクス方式では、明暗や色調といっ
た、階調表示をおこなうことは極めて難しかった。従
来、階調表示は液晶の光透過性が、印加される電圧の大
きさによって変わることを利用する方式が検討されてい
た。これは、例えば、マトリクス中のＴＦＴのソース・
ドレイン間に、適切な電圧を周辺回路から供給し、その
状態でゲイト電極に信号電圧を印加することによって、
液晶画素にその大きさの電圧をかけようとするものであ
った。

【０００５】しかしながら、このような方法では、例え
ば、ＴＦＴの不均質性やマトリクス配線の不均質性のた
めに、実際には液晶画素にかかる電圧は、各画素によっ
て、最低でも数％も異なってしまった。これに対し、例
えば、液晶の光透過度の電圧依存性は、極めて非線型性
が強く、ある特定の電圧で急激に光透過性が変化するた
め、たとえ数％の違いでも、光透過性が著しく異なって
しまうことがあった。例えば、代表的な液晶材料であ
る、ＴＮ液晶では、光透過性のないＯＦＦ状態から光透
過性の飽和するＯＮ状態までの間の中間的な光透過状態
は、電圧にして１．２Ｖの幅しかない。したがって、１
６階調を達成せんとすると、液晶にかける電圧を７５ｍ
Ｖの精度で制御する必要があった。そのため、実際には
１６階調を達成することが限界であった。

【０００６】このように階調表示が困難であるというこ
とは、液晶ディスプレー装置が従来の一般的な表示装置
であるＣＲＴ（陰極線管）と競争してゆく上で極めて不
利であった。本発明は従来、困難であった階調表示を実
現させるための全く新しい方法を提案することを目的と
するものである。

【０００７】従来の液晶ディスプレー装置において、中
間的な色調、濃淡を得るために、再現性よく液晶画素に
電圧が印加できなかったのは以下のような理由による。
図３には、従来のＴＦＴ液晶ディスプレー装置の駆動信
号と１画素についての回路図が示されている。

【０００８】図３の回路図において、液晶画素は、それ
自体コンデンサーとして機能し、静電容量Ｃ_LCを有す
る。また、通常は液晶画素に並列にコンデンサーが挿入
された構成をとる。このコンデンサーの容量をＣ’とす
る。このように、わざわざコンデンサーを挿入するの
は、ＴＦＴのゲイト電極とソース領域（ＴＦＴの液晶側
の不純物領域と定義する。以下、同じ）の間に生じる寄
生容量Ｃ_TFTが存在するためである。

【０００９】通常の液晶駆動信号は、図３のように、Ｔ
ＦＴには、ドレインには、Ｖ_Dのように、１画面ごとに
極性の反転する信号が加えられ、ゲイト電極には、Ｖ_G
のように周期的にパルス信号が加えられる。ＴＦＴがＮ
ＭＯＳの場合、正のパルス信号とし、ＰＮＯＳの場合に
は負のパルス信号とする。また、Ｖ_Dには、画像の信号
が含まれている。この信号は、通常、アナログ的な信号
である。以下の例では、説明を簡単にするために、画面
には常に一定の電圧がかかり、液晶は全面が同じ色を示
すように駆動信号を加えるものとする。

【００１０】Ｖ_Dが１画面ごとに、極性が反転する信号
であるのは、このようにすることによって、液晶に１画
面ごとに極性の反転する信号を加える必要があるためで
ある。すなわち、液晶は、直流の電圧を長時間印加し続
けると、電気分解を起こし、特性が劣化してしまうから
である。このように、液晶に印加する電圧を絶えず反転
させる操作を、交流化という。この交流化は、１画面ご
とにおこなうだけでなく、複数画面ごとにおこなっても
よい。

【００１１】さて、このようにＴＦＴに外部から駆動信
号が印加されると、液晶にはＶ_LCで示されるような電圧
がかかる。そして、このＶ_LCが理想的なものと大きく異
なるために、前述のように中間階調表示をおこなうこと
が難しくなる。

【００１２】まず、ドレインに信号が印加され、次いで
ゲイトに信号が印加される為、ＴＦＴはＯＮ状態とな
り、液晶が充電される。そして、ドレインには引続き信
号が加わっている状態で、ゲイトの信号を切るので、理
想的には、最初にドレインに加わっていた電圧が液晶に
残り、その後は、ＴＦＴのリーク電流（ＯＦＦ電流）等
によって徐々に小さくなってゆくことが期待される。し
かしながら、ゲイトの信号が切られると同時に液晶にか
かっている電圧もΔＶだけ小さくなる。正確には、−Δ
Ｖの電圧が加わる。

【００１３】これは、先に示したゲイト電極の寄生容量
Ｃ_TFTを介して、液晶の画素電極とゲイト線が容量結合
している為であり、理論的には、 ΔＶ＝Ｃ_TFT・Ｖ_G／（Ｃ_TFT＋Ｃ_LC＋Ｃ’）、で示される。このような電圧の変動を“飛び込み電圧”
という。さらに、次の画面を形成する段になった場合に
は、この飛び込み電圧は、負に充電されている液晶画素
にさらに、ΔＶだけ負の電圧を加えるように作用する
が、これはゲイト電極の電圧が、正からゼロへと降下す
るのに対し、ドレインおよび液晶画素の電圧は負の状態
であったからである。

【００１４】また、ＴＦＴの動作も、ドレインの電圧が
正の場合と負の場合で異なる。ＴＦＴの電流駆動能力
は、ゲイトの電圧とドレイン電圧の差が大きいほど大き
くなる。したがって、ドレイン電圧が正でゲイトの電圧
も正である場合は、ドレイン電圧が負でゲイトの電圧が
正である場合に比べて、電流駆動能力が小さく、したが
って、液晶画素を充分に充電できない場合が生じる。特
に、マトリクスの規模が大きくなると、ゲイト電極に印
加されるパルスの幅が短く、ＴＦＴのＯＮ状態の時間が
数１０μｓｅｃという短時間に、あるいはそれ以下とな
り、アモルファス・シリコンのような移動度の小さい材
料を使用したＴＦＴでは、充分にスイッチングをおこな
えない場合がある。その結果、図３に示すようにＶ_Dの
極性によって、液晶に充電される電圧の絶対値にちがい
が生じ、対称でなくなるという現象が生じる。それに加
えて、飛び込み電圧ΔＶは、Ｖ_Dの極性に関わらず同じ
であるので、より一層、非対称性が強調される。

【００１５】液晶自体は、特にＴＮ液晶やＳＴＮ液晶
は、電圧の極性ではなく、絶対値の大きさによって光透
過性を変化させるものであるから、このように非対称な
電圧を印加することは、結果的には“黒”を表示するつ
もりが、灰色を表示してしまうこととなる。それに加え
て、Ｖ_LCの非対称性は、交流成分に直流成分が重畳した
ことであるから、交流化の意味がなく、液晶の劣化を引
起しかねない。

【００１６】また、例えば、１画面の周期が通常のテレ
ビの場合と同様に３０μｓｅｃ程度であれば、３０μｓ
ｅｃ毎に、画面が暗く（Ｖ_Dが正）、また明るく（Ｖ_D
が負）ということを繰り返し、フリッカー（ちらつき）
の原因となる。このようなフリッカーは、特に中間階調
表示を使用とする場合には問題となる。単に白黒表示だ
けでよいのであれば、Ｖ_LCの非対称性を見込んで、大き
めの電圧を加えればよいのであるから、視覚的には何ら
問題はない。しかしながら、中間階調表示では、大きめ
の電圧を加えて視覚的にごまかすということはできず、
どうしても液晶のしきい値電圧付近の電圧を加えざるを
えないため、Ｖ_LCのわずかのずれによって、白・黒が交
互に出現することとなる。

【００１７】Ｃ_TFTを小さくし、（Ｃ_LC＋Ｃ’）を大き
くすれば、ΔＶは小さくでき、比対称性も軽減できる。
Ｃ_TFTを小さくするには、例えば、セルフアライン法に
よって、ゲイト電極とソース領域の幾何学的な重なりを
減らすことができる。しかしながら、例えば、アモルフ
ァスシリコンＴＦＴやアルミゲイトＴＦＴは、その作製
上の問題から、構造が逆スタガー型であり、セルフアラ
イン法を採用することは極めて難しい。

【００１８】また、Ｃ’とＣ_LCを増やすことは、マトリ
クスに流す電流量の増大をもたらし、消費電力が増加す
ることはもちろん、それに対応するために、ＴＦＴの駆
動能力を高めなければならない。そのためには、例え
ば、ポリシリコンＴＦＴのように移動度の大きなＴＦＴ
を使用するとか、チャネル長を小さくするとか、チャネ
ル幅を大きくするとか、といったマトリクスの作製方法
や設計仕様を変更することが求められる。現実的には、
以上のような方法によって、ΔＶの削減を図っても、ポ
リシリコンＴＦＴで０．１Ｖ、アモルファスシリコンＴ
ＦＴでは１〜数ＶのΔＶが観測される。

【００１９】ΔＶの問題が解決しても、なお、Ｖ_Dの極
性によって、Ｖ_LCの絶対値が異なってしまうということ
を解決することは困難である。例えば、Ｖ_Dの極性にあ
わせて、Ｖ_Gの大きさを変化させる方法が考えられる。
すなわち、Ｖ_Gが−５Ｖのときには、Ｖ_Gを＋１０Ｖと
し、Ｖ_Gが＋５Ｖのときには、Ｖ_Gを＋２０Ｖとするこ
とによって、Ｖ_G−Ｖ_Dをほぼ一定にする方法である。
しかしながら、上の例を見ても明らかなように、ゲイト
には最大で２０Ｖもの高電圧を加えなければならず、な
おかつ、ゲイトの駆動信号の電圧は１０Ｖも変動し、低
電圧、低消費電力を求める現在の需要にあわない。さら
に、ΔＶは、Ｖ_Gに比例するので、全体的には問題を解
決したことにはならない。また、Ｖ_Dの極性にあわせ
て、Ｖ_Gのパルス幅を変化させることも考えられるが、
この場合には、マトリクス全体のことも考慮しなければ
ならない。例えば、マトリクスが４００行で、毎秒６０
画面が構成される場合には、Ｖ_Gのパルスの幅は、最大
で４０μｓｅｃが許容される。Ｖ_Dが正の場合の電流駆
動能力が、負の場合の電流駆動能力の２分の１であれ
ば、Ｖ_Dが正の場合は、Ｖ_Gのパルス幅は４０μｓｅ
ｃ、Ｖ_Dが負の場合にはパルス幅を２０μｓｅｃという
ように変化させる方法である。この場合には、当然のこ
とながら、Ｖ_Dが負の場合についてみれば、パルス幅を
４０μｓｅｃとしたときの半分程度に落ち込んでしま
う。すなわち、その能力を最大限発揮しない状態で使用
せざるを得ない。

【００２０】

【発明が解決しようとする課題】本発明は、上記の説明
で明らかになった、Ｖ_LCの非対称性を無くすことによっ
て、例えば、フリッカーの低減や細かな階調表示を得る
ことを課題とする。

【００２１】

【問題を解決するための手段】以上のような困難の原因
は、ＴＦＴが非対称であることに起因すると言える。本
発明では、従来のような、１つのＮＴＦＴあるいはＰＴ
ＦＴだけを使用した非対称な回路ではなく、図１（Ｃ）
に示すように、ＮＴＦＴとＰＴＦＴを使用し、いわゆる
トランスファーゲイト型の回路とすることによって、こ
のような非対称なＶ_LCを解決する。

【００２２】図１（Ａ）および（Ｂ）には、本発明の回
路において加えられる駆動信号の例が示されている。こ
の例では、ゲイトに印加されるパルスの極性は１つのパ
ルスで変化しないが、Ｖ_Dの極性にあわせて、パルスを
反転させることにより、飛び込み電圧を対称的に発生さ
せることができる。また、Ｖ_GとＶ_Dの差に注目すれ
ば、Ｖ_Dの極性の如何に関わらず、絶えず一定であり、
したがって、充電直後のＶ_LCの絶対値もＶ_Dの極性に依
存しない。

【００２３】図１（Ａ）では、Ｖ_Gの極性とＶ_Dの極性
が同じであり、図１（Ｂ）では、Ｖ_Gの極性とＶ_Dの極
性が逆である。したがって、ＴＦＴの電流駆動能力は、
Ｖ_GとＶ_Dの差の大きい（Ｂ）の方が大きくなる。しか
し、いずれの方法を採用するにしても、Ｖ_LCが対称とな
ることは変わらない。

【００２４】図２には本発明の別の例を示す。ここで
は、ゲイトに印加するパルスとして、正の極性のパルス
と負の極性のパルスが一体となった、バイポーラパルス
が印加される。このようなパルスを印加することによっ
て、図１のように、単極性のパルスを印加する場合より
も電流駆動能力を大きくすることができる。

【００２５】図２（Ａ）においては、Ｖ_Dの極性が正の
場合には、バイポーラ・パルスは、最初に正のパルスが
あり、負のパルスがそれに続く。しかし、Ｖ_Dの極性が
負の場合には、バイポーラ・パルスは、最初に負のパル
スがあり、正のパルスがそれに続く。また、図２（Ｂ）
のように、Ｖ_Dの極性が正の場合には、バイポーラ・パ
ルスは、最初に負のパルスがあり、正のパルスがそれに
続き、Ｖ_Dの極性が負の場合には、バイポーラ・パルス
は、最初に正のパルスがあり、負のパルスがそれに続い
ても構わない。いずれの方法でも、バイポーラ・パルス
はその極性の順序がＶ_Dの極性にあわせて反転されてい
ることに注目すべきである。このように、駆動を対称的
に行うことによって、図１の場合と同様、飛び込み電圧
の対称性を得ることができる。

【００２６】さらに、図２のいずれの方式を採用して
も、図１の場合のように電流駆動能力の差は生じること
はほとんどない。

【００２７】以上の例では、ＮＭＯＳとＰＭＯＳの移動
度は同じものとして扱ったが、例えば、ポリシリコンＴ
ＦＴでは、ＰＭＯＳの移動度はＮＭＯＳの移動度の数分
の１であり、ＰＭＯＳをＮＭＯＳと同じ形状に作製し、
同じ高さで同じ幅のパルスを印加した場合には、ＰＭＯ
Ｓに流れる電流は、ＮＭＯＳのものの数分の１となる。
その場合には、上記のような対称性は維持できない。

【００２８】したがって、例えば、ＰＭＯＳのチャネル
長を数分の１にするとか、チャネル幅を数倍にすると
か、あるいは、パルスの波高や幅を数倍にするというよ
うな措置が必要とされる。しかし、パルスの高さを変化
させることは、ＮＭＯＳの例で示したように、駆動回路
に負担をもたらすため望ましくない。

【００２９】例えば、バイポーラ・パルスを使用する場
合には、正のパルスの幅を負のパルスの幅の数分の１と
することによって調節できる。この場合には、一度、回
路を作製した後、ＮＭＯＳとＰＭＯＳの移動度の違いを
確かめた上で、駆動パルスを調節してやればよいので、
操作が簡単である。しかも、正のパルスの幅と負のパル
スの幅の和は一定とすることができるので、マトリクス
全体の駆動を考えた場合でも何ら問題はない。例えば、
ＮＭＯＳの駆動能力がＰＭＯＳの３倍であるとすれば、
正のパルスの幅を１０μｓｅｃ、負のパルスの幅を３０
μｓｅｃとし、ＮＭＯＳの駆動能力がＰＭＯＳの４倍な
らば、正のパルスの幅を８μｓｅｃ、負のパルス幅を３
２μｓｅｃとすれば、いずれの場合も、全体のパルスの
持続時間は４０μｍを保てる。

【００３０】ＴＦＴの移動度は同じ液晶ディスプレー上
では大差ないが、違うディスプレー間では大きく異なる
ことがある。これは、作製条件を同じにしたつもりでも
起こることであり、極めて小さなパラメータの差が原因
になっているものと考えられる。したがって、ＮＭＯＳ
とＰＭＯＳの特性の差を予め折り込んでディスプレーを
作製しても、ロット毎に若干の違いが生じるものであ
り、そのような場合には、上記のようなパルス幅を変更
して微調整する方法が有効である。

【００３１】以上の例では、アナログ的な中間階調表示
をおこなう場合について説明したが、例えば、デジタル
的な階調表示をおこなう場合にも本発明は適用される。
デジタル的な階調表示とは、例えば、液晶のＯＮ状態と
ＯＦＦ状態の出現する時間の比を制御することによっ
て、中間的な色調・濃淡を得るものであり、やはり、Ｖ
_LCの比対称性が存在する場合には、希望通りの階調表示
が得られない。

【００３２】例えば、半分の時間を液晶に６Ｖ、他の半
分の時間は液晶には電圧をかけないものとする。実効的
には、この時間の間に３Ｖの電圧がかかったことにな
る。液晶の光透過性は、実効的な電圧によって決定され
ることが知られているが、３Ｖという電圧は、例えばＴ
Ｎ液晶の遷移（中間階調）領域に入っており、視覚的に
も中間的な明るさに見える。

【００３３】しかし、飛び込み電圧その他の要因によっ
て、Ｖ_LCが１Ｖだけ、負の方へシフトしたとする。すな
わち、最初の１画面では、５Ｖの電圧が半分、−１Ｖの
電圧が半分かけられ、実効的には２Ｖの電圧がかけられ
たことになる。一方、次の１画面では、−７Ｖと−１Ｖ
の電圧が半分づつかかり、実効的には４Ｖの電圧がかか
ったこととなる。このように、１画面ごとに２Ｖと４Ｖ
の電圧が液晶にかかることとなるが、いずれの電圧も遷
移領域の外側であり、液晶自体は白黒を繰り返し、視覚
的にも、ちらちらした灰色に見える。

【００３４】しかしながら、本発明によれば、Ｖ_LCは対
称性が維持されるので、このような問題が解決されるこ
とが上に述べた通りである。

【００３５】本発明によって、飛び込み電圧ΔＶが大き
くても、Ｖ_LCの対称性が維持できることは以上述べた通
りである。ここで、本発明の別の観点からの利点を述べ
る。ΔＶを小さくするには、例えば、セルフアライン法
というような有効な方法が知られていることは先に述べ
た通りである。しかし、セルフアライン法では、ゲイト
電極の形成後に、不純物拡散をおこなうので、ゲイト電
極は、例えばドープド・シリコンのような耐熱性のある
材料で形成されなければならない。しかし、大画面の液
晶ディスプレーでは、ゲイト配線の抵抗を低減する目的
から、アルミニウムのような低抵抗材料が望まれる。も
ちろんモリブテン等の耐熱性金属の使用も検討されてい
るが、ゲイト酸化膜（酸化珪素）との密着性の問題から
実用には至っていない。アルミニウムとゲイト酸化膜の
相性の良さは過去のアルミゲイトＭＯＳによって実証さ
れているので、ゲイト電極としてアルミニウムを用いる
ことが望まれる。

【００３６】しかしながら、アルミニウムを使用する限
り、セルフアライン法は採用できない。本発明はこのよ
うな矛盾に１つの解決策を示したものである。すなわ
ち、非セルフアライン法によって作製されたアルミゲイ
トＴＦＴであっても、極めて、精度良く、フリッカーの
問題もなく、中間階調表示が可能なのである。

【００３７】すなわち、予めゲイト電極とソース領域の
寄生容量を『設計して』、非セルフアライン法によって
ディスプレーを作製すれば、ΔＶの値も計算できるか
ら、それに合わせて、階調表示をおこなうに必要な駆動
信号を加えることができるのである。このとき、各ＴＦ
Ｔごとの寄生容量のばらつきが小さくなるように作製す
る必要がある。非セルフアライン法で作製した場合、寄
生容量Ｃ_TFTは、ゲイト絶縁膜の厚さを１００ｎｍ、チ
ャネル幅を１０μｍ、ゲイト電極とソース領域の重なり
を１０μｍとすれば、作製上の誤差も考慮して、（４０
±２）ｆＦである。一方、Ｃ_LCとＣ’は、あわせて４０
０ｆＦが可能であり、Ｃ_TFTは（Ｃ_LC＋Ｃ’）の１０％
程度である。もし、Ｖ_Gを１０Ｖとすれば、ΔＶは、Ｃ
_TFTのばらつきを考慮して、（１±０．０５）Ｖであ
り、１６階調表示の条件である、７５ｍＶ以下の電圧制
御は充分可能である。

【００３８】本発明を使用しない場合、Ｖ_LCには、信号
電圧に加えて常に−１Ｖの電圧が重畳している状態であ
り、Ｖ_DをＴＮ液晶のしきい値電圧である３Ｖ程度に設
定したとすると、Ｖ_LCは１画面ごとに２Ｖと４Ｖを繰り
返すが、いずれの電圧も液晶の遷移領域（材料によって
微妙に異なるがＴＮ液晶の代表的な値では、２．４Ｖか
ら３．６Ｖ）の外であるので、白と黒の繰り返しであ
り、結局、視覚的にはちらちらする灰色にしか見えな
い。また、Ｖ_Dを３．２５Ｖにしたとしても、Ｖ_LCは
２．２５Ｖと４．２５Ｖの間を繰り返し、この場合も白
と黒の繰り返しである。結局、本発明を用いないでは、
このようにΔＶが大きい場合には精細な中間階調表示は
困難であることがわかる。もちろん本発明は、セルフア
ライン法等によって予めＣ_TFTが充分小さく作製された
回路においても効果を有することは明らかであろう。

【００３９】本発明を実施するには、液晶材料として
は、ＴＮ液晶やＳＴＮ液晶、強誘電性液晶、分散型（ポ
リマー）液晶が適している。また、本発明を実施せんと
すれば、図４に示すような、ＴＦＴを利用したマトクス
回路を組むことが必要である。図４に示した回路は図１
（Ｃ）をマトリクス状にしたものであり、６４０×４８
０ドットである。以下、本発明を実施するに必要なＴＦ
Ｔの作製方法について実施例を示す。

【００４０】

【実施例】

『実施例１』本実施例では図４に示すような回路構成
を用いた液晶表示装置のマトリクス回路を作製したの
で、その説明を行う。またその際のＴＦＴは、レーザー
アニールを用いた多結晶シリコンとした。

【００４１】この回路構成に対応する実際の電極等の配
置構成を４つの画素について、図５に示している。ま
ず、本実施例で使用する液晶パネルの作製方法を図６を
使用して説明する。図６（Ａ）において、耐熱性を有
し、７００℃以下、例えば約６００℃の熱処理に耐え得
るガラス５０上にマグネトロンＲＦ（高周波) スパッタ
法を用いてブロッキング層５１としての酸化珪素膜を１
０００〜３０００Åの厚さに作製する。プロセス条件は
酸素１００％雰囲気、成膜温度１５℃、出力４００〜８
００Ｗ、圧力０．５Ｐａとした。タ−ゲットに石英また
は単結晶シリコンを用いた成膜速度は３０〜１００Å／
分であった。

【００４２】この上にプラズマＣＶＤ法により珪素膜５
２を作製した。成膜温度は２５０℃〜３５０℃で行い本
実施例では３２０℃とし、モノシラン(SiH₄)を用いた。
モノシラン(SiH₄)に限らず、ジシラン(Si₂H₆) またトリ
シラン(Si₃H₈) を用いてもよい。これらをＰＣＶＤ装置
内に３Ｐａの圧力で導入し、１３．５６ＭＨｚの高周波
電力を加えて成膜した。この際、高周波電力は０．０２
〜０．１０Ｗ／ｃｍ²が適当であり、本実施例では０．
０５５Ｗ／ｃｍ²を用いた。また、モノシラン(SiH₄)の
流量は２０ＳＣＣＭとし、その時の成膜速度は約１２０
Å/ 分であった。ＰＴＦＴとＮＴＦＴとのスレッシュホ
−ルド電圧（Ｖth）に概略同一に制御するため、ホウ素
をジボランを用いて１×10¹⁵〜１×10¹⁸cm^-3の濃度とし
て成膜中に添加してもよい。またＴＦＴのチャネル領域
となるシリコン層の成膜にはこのプラズマＣＶＤだけで
なく、スパッタ法、減圧ＣＶＤ法を用いても良く、以下
にその方法を簡単に述べる。

【００４３】スパッタ法で行う場合、スパッタ前の背圧
を１×10^-5Ｐａ以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を２０〜８０％混入した雰囲気
で行った。例えばアルゴン２０％、水素８０％とした。
成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであっ
た。

【００４４】減圧気相法で形成する場合、結晶化温度よ
りも１００〜２００℃低い４５０〜５５０℃、例えば５
３０℃でジシラン(Si₂H₆) またはトリシラン(Si₃H₈) を
ＣＶＤ装置に供給して成膜した。反応炉内圧力は３０〜
３００Ｐａとした。成膜速度は５０〜２５０Å/ 分であ
った。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧
（Ｖth）を概略同一に制御するため、ホウ素をジボラン
を用いて１×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜中に
添加してもよい。

【００４５】これらの方法によって形成された被膜は、
酸素が５×10²¹cm^-3以下であることが好ましい。結晶化
を助長させるためには、酸素濃度を７×10¹⁹cm^-3以下、
好ましくは１×10¹⁹cm^-3以下とすることが望ましいが、
少なすぎると、バックライトによりオフ状態のリ−ク電
流が増加してしまうため、この濃度を選択した。この酸
素濃度が高いと、結晶化させにくく、レーザーアニ−ル
温度を高くまたはレーザーアニ−ル時間を長くしなけれ
ばならない。水素は４×10²⁰cm^-3であり、珪素４×10²²
cm^-3として比較すると１原子％であった。

【００４６】また、ソ−ス、ドレインに対してより結晶
化を助長させるため、酸素濃度を７×10¹⁹cm^-3以下、好
ましくは１×10¹⁹cm^-3以下とし、ピクセル構成するＴＦ
Ｔのチャネル形成領域のみに酸素をイオン注入法により
５×10²⁰〜５×10²¹cm^-3となるように添加してもよい。
上記方法によって、アモルファス状態の珪素膜を５００
〜５０００Å、本実施例では１０００Åの厚さに成膜し
た。

【００４７】その後、フォトレジスト５３をマスクを
用いてソース・ドレイン領域のみ開孔したパターンを形
成した。その上に、プラズマＣＶＤ法によりｎ型の活性
層となる珪素膜５４を作製した。成膜温度は２５０℃〜
３５０℃でおこない、本実施例では３２０℃とし、モノ
シラン(SiH₄)とモノシランベースのフォスフィン(PH₃)
３％濃度のものを用いた。これらをＰＣＶＤ装置内５Ｐ
ａの圧力でに導入し、１３．５６ＭＨｚの高周波電力を
加えて成膜した。この際、高周波電力は０．０５〜０．
２０Ｗ／ｃｍ²が適当であり、本実施例では０．１２０
Ｗ／ｃｍ²を用いた。

【００４８】この方法によって出来上がったｎ型シリコ
ン層の比導電率は２×１０^-1〔Ωｃｍ^-1〕程度となっ
た。膜厚は５０Åとした。その後リフトオフ法を用い
て、レジスト５３を除去し、ソース・ドレイン領域５
５、５６を形成した。さらに、同様のプロセスを用い
て、ｐ型の活性層を形成した。その際の導入ガスは、モ
ノシラン(SiH₄)とモノシランベースのジボラン(B₂H₆)５
％濃度のものを用いた。これらをＰＣＶＤ装置内に４Ｐ
ａの圧力でに導入し、１３．５６ＭＨｚの高周波電力を
加えて成膜した。この際、高周波電力は０．０５〜０．
２０Ｗ／ｃｍ²が適当であり、本実施例では０．１２０
Ｗ／ｃｍ²を用いた。この方法によって出来上がったｐ
型シリコン層の比導電率は５×１０^-2〔Ωｃｍ^-1〕程度
となった。膜厚は５０Åとした。こうして、図６（Ｂ）
を得た。

【００４９】その後Ｎ型領域と同様にリフトオフ法を用
いて、ソース・ドレイン領域５９、６０を形成した。そ
の後、マスクを用いて珪素膜５２をエッチング除去
し、Ｎチャネル型薄膜トランジスタ用アイランド領域６
３とＰチャネル型薄膜トランジスタ用アイランド領域６
４を形成した。

【００５０】その後、図６（Ｃ）に示すようにＸｅＣｌ
エキシマレーザーを用いて、ソース・ドレイン・チャネ
ル領域をレーザーアニールすると同時に、活性層にレー
ザードーピングを行なった。この時のレーザーエネルギ
ーは、閾値エネルギーが１３０ｍＪ／ｃｍ²で、膜厚全
体が溶融するには２２０ｍＪ／ｃｍ²が必要となる。し
かし、最初から２２０ｍＪ／ｃｍ²以上のエネルギーを
照射すると、膜中に含まれる水素が急激に放出されるた
めに、膜の破壊が起きる。そのために低エネルギーで最
初に水素を追い出した後に溶融させる必要がある。本実
施例では最初１５０ｍＪ／ｃｍ²で水素の追い出しを行
なった後、２３０ｍＪ／ｃｍ²で結晶化をおこなった。

【００５１】この上に酸化珪素膜をゲイト絶縁膜として
５００〜２０００Å例えば１０００Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。

【００５２】この後、この上側に厚さ０．５μｍのアル
ミニウム膜を形成し、これを第４のフォトマスクにて
パタ−ニングしてＮＴＦＴ用のゲイト電極６６、ＰＴＦ
Ｔ用のゲイト電極６７を形成した。ゲイト電極の大きさ
としては、例えばチャネル長７μｍ、チャネル幅を１０
ミクロンとした。こうして図６（Ｄ）を得た。同時に、
図７（Ａ）に示すように、ゲイト配線６５とそれに並行
して配置された配線６８もパターニングした。

【００５３】かくすると、４００℃以上にすべての工程
で温度を加えることがなくＣ／ＴＦＴを作ることができ
る。そのため、基板材料として、石英等の高価な基板を
用いなくてもよく、本発明の大画面の液晶表示装置にき
わめて適したプロセスであるといえる。

【００５４】さらに、層間絶縁物６９を前記したスパッ
タ法により酸化珪素膜の形成として行った。この酸化珪
素膜の形成はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法
を用いてもよい。例えば０．２〜０．６μｍの厚さに形
成し、その後、第５のフォトマスクを用いて電極用の
窓７９を形成した。その後、さらに、これら全体にアル
ミニウムを０．３μｍの厚みにスパッタ法により形成し
第６のフォトマスクを用いてリ−ド７４およびコンタ
クト７３、７５を作製した。こうして図６（Ｅ）を得
た。平面的には図７（Ｂ）のようになった。

【００５５】その後、表面を平坦化用有機樹脂７７例え
ば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あ
けを第７のフォトマスクにて行った。さらに、これら
全体にＩＴＯ（インジウム酸化錫）を０．１μｍの厚み
にスパッタ法により形成し第８のフォトマスクを用い
て画素電極７１を形成した。このＩＴＯは室温〜１５０
℃で成膜し、２００〜４００℃の酸素または大気中のア
ニ−ルにより成就した。こうして、図６（Ｆ）を得た。
平面的には図７（Ｃ）のようになった。

【００５６】図７（Ｃ）のＡ−Ａ’断面図を図７（Ｄ）
に示す。実際には、この上に液晶材料をはさんで、対向
電極が設けられ、図に示すように対向電極と電極７１の
間に静電容量が生じる。それと同時に配線６８と電極７
１の間にも静電容量が生じる。そして、配線６８を対向
電極と同電位に保つことによって、図４に示したよう
に、液晶画素に並列に容量が挿入された回路を構成する
ことができる。特に本実施例のように配置することによ
って、配線６８はゲイト配線６５と平行であるので、２
配線間の寄生容量が少なく、したがって、ゲイト配線を
伝わる信号の減衰や遅延を減らす効果がある。以上のよ
うにして得られたＴＦＴの電気的な特性はＰＴＦＴで移
動度は４０（cm²/Vs）、Ｖthは−５．９（Ｖ）で、ＮＴ
ＦＴで移動度は８０（cm²/Vs）、Ｖthは５．０（Ｖ）で
あった。

【００５７】上記の様な方法に従って作製された液晶表
示装置用のマトリクス回路を得ることが出来た。この液
晶表示装置の電極等の配置の様子を図５に示している。
Ｎチャネル型薄膜トランジスタとＰチャネル型薄膜トラ
ンジスタとが信号線Ｙ₁とＹ₂との交差部に設けられて
いる。このようなＣ／ＴＦＴを用いたマトリクス構成を
有せしめた。かかる構造を左右、上下に繰り返すことに
より、６４０×４８０、１２８０×９６０といった大画
素の液晶表示装置とすることができる。本実施例では１
９２０×４００とした。

【００５８】『実施例２』本実施例では図４に示すよ
うな回路構成を用いた液晶表示装置用のマトリクス回路
を作製したので、その説明を行う。またその際のＴＦＴ
は、低温再結晶プロセスによる多結晶シリコンとした。

【００５９】以下では、ＴＦＴ部分の作製方法について
図８にしたがって記述する。図８（Ａ）において、耐熱
性を有し、７００℃以下、例えば約６００℃の熱処理に
耐え得るガラス１００上にマグネトロンＲＦ（高周波)
スパッタ法を用いてブロッキング層１０１としての酸化
珪素膜を１０００〜３０００Åの厚さに作製する。

【００６０】この上にプラズマＣＶＤ法により珪素膜１
０２を作製した。珪素層の成膜にはこのプラズマＣＶＤ
だけでなく、スパッタ法、減圧ＣＶＤ法を用いても良
い。珪素膜は５００〜５０００Å、本実施例では１００
０Åの厚さに成膜した。

【００６１】その後、フォトレジスト１０３をマスク
を用いてＮＴＦＴのソース・ドレイン領域となるべき領
域のみ開孔したパターンを形成した。そして、レジスト
１０３をマスクとして、リンイオンをイオン注入法によ
り、２×１０¹⁴〜５×１０¹⁶ｃｍ^-2、好ましくは２×１
０¹⁶ｃｍ^-2だけ注入し、ｎ型不純物領域１０４を形成し
た。その後、レジスト１０３は除去された。

【００６２】同様に、レジスト１０５を塗布し、マスク
を用いて、ＰＴＦＴのソース・ドレイン領域となるべ
き領域のみ開孔したパターンを形成した。そして、レジ
スト１０５をマスクとして、ｐ型の不純物領域１０６を
形成した。不純物としては、ホウソを用い、やはりイオ
ン注入法を用いて、２×１０¹⁴〜５×１０¹⁶ｃｍ^-2、好
ましくは２×１０¹⁶ｃｍ^-2だけ、不純物を導入した。こ
のようにして。図８（Ｂ）を得た。

【００６３】その後、珪素膜１０２上に、厚さ５０〜３
００ｎｍ、例えば、１００ｎｍの酸化珪素被膜１０７
を、上記のＲＦスパッタ法によって形成した。そして、
４５０〜７００℃の温度、好ましくは５５０〜６００℃
の温度で、１２〜７０時間、例えば２４時間、非酸化性
雰囲気、例えば、水素あるいは窒素雰囲気中にて加熱処
理をおこなった。熱処理後、酸化珪素膜１０７は除去し
た。

【００６４】その後、フォトマスクによって、アイラ
ンド状のＮＴＦＴ領域１１１とＰＴＦＴ領域１１２を形
成した。この上に酸化珪素膜１０８をゲイト絶縁膜とし
て５００〜２０００Å例えば１０００Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。

【００６５】この後、この上側に厚さ０．５μｍのアル
ミニウム膜を形成した。これを第４のフォトマスクに
てパタ−ニングして、ＮＴＦＴ用のゲイト電極１０９、
ＰＴＦＴ用のゲイト電極１１０を形成した。ゲイト電極
の大きさは、例えば、ＰＭＯＳでは、３μｍ、ＮＭＯＳ
では７μｍとし、チャネル幅はどちらも１０μｍとし
た。図には示されていないが、実施例１の場合と同様に
ゲイト配線とそれに平行な配線も形成した。こうして図
８（Ｄ）を得た。

【００６６】図８（Ｅ）において、層間絶縁物１１３を
前記したスパッタ法により酸化珪素膜の形成として行っ
た。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ
法、常圧ＣＶＤ法を用いてもよい。例えば０．２〜０．
６μｍの厚さに形成し、その後、第５のフォトマスク
を用いて電極用の窓１１７を形成した。その後、さら
に、これら全体にアルミニウムを０．３μｍの厚みにス
パッタ法により形成し第６のフォトマスクを用いてリ
−ド１１６およびコンタクト１１４、１１５を作製した
後、表面を平坦化用有機樹脂１１９、例えば透光性ポリ
イミド樹脂を塗布形成し、再度の電極穴あけを第７のフ
ォトマスクにて行った。さらに、これら全体にＩＴＯ
（インジウム酸化錫）を０．１μｍの厚みにスパッタ法
により形成し第８のフォトマスクを用いて画素電極１
１８を形成した。このＩＴＯは室温〜１５０℃で成膜
し、２００〜４００℃の酸素または大気中のアニ−ルに
より成就した。

【００６７】得られたＴＦＴの電気的な特性はＰＴＦＴ
で移動度は３５（cm²/Vs）、Ｖthは−５．９（Ｖ）で、
ＮＴＦＴで移動度は９０（cm²/Vs）、Ｖthは４．８
（Ｖ）であった。上記の様な方法に従って液晶表示装置
用のマトリクス回路を得た。

【００６８】

【発明の効果】本発明によって、従来のＴＦＴ液晶表示
装置で問題となっていた、飛び込み電圧の重畳による液
晶への直流電圧の印加、ＴＦＴの電流駆動特性のドレイ
ン電圧依存性および飛び込み電圧に起因するちらつきや
フリッカー、あるいは階調の困難等の問題が解決され
た。

【００６９】特に、本発明によって、セルフアライン法
等によって寄生容量Ｃ_TFTを減らさなくとも、上記の問
題が解決できることが示され、非セルフアライン法によ
ってアルミゲイトＴＦＴを作製できるようになり、大規
模液晶ディスプレーが可能であることが示唆された。も
ちろん、本発明をセルフアライン法によって製造された
ディスプレーにおいて使用しても、同様な効果は得ら
れ、本発明は、非セルフアライン法によって作製された
ディスプレーだけに限定されているわけではない。特に
本発明を実施することによって、ＴＦＴの電流駆動能力
がＶ_Dの極性に依存するという問題点を解決できること
は、非セルフアライン法によって作製されたディスプレ
ーであっても、また、セルフアライン法によって作製さ
れたディスプレーであっても、同じであることは明らか
であろう。

【００７０】本発明は、特にアナログ１６階調を念頭に
おいて、説明をしたが、本文中で少し触れたようにデジ
タル階調においても本発明を使用することは効果的であ
る。デジタル階調においては、６４階調以上のより高度
な階調表示が可能であり、また、そのためにも実効電圧
の細かな制御が求められるので、交流化に伴う実効電圧
の変動の少ない本発明は有効に使われる。

【００７１】また、本文では、特に直視型の液晶表示装
置について説明を加えたが、例えば投影型の表示装置に
光スイッチとして用いられる、液晶のマトリクス回路等
の光スイッチ、光シャッター等においても本発明は有効
に機能することは明らかであろう。また、液晶だけでな
く、電場や電界の効果によって光学特性の変化する材料
を用いるアクティブ回路であれば、本発明が実施できる
ことは明らかである。さらに、本発明は、電気光学画素
のアクティブ素子として、ＴＦＴではなく、単結晶半導
体基板上に形成されたモノリシックＩＣを用いたものに
も使用できることは明白である。

【００７２】本発明の実施例では、シリコンを用いたＴ
ＦＴを中心に説明を加えたが、ゲルマニウムを用いたＴ
ＦＴも同様に使用できる。とくに、単結晶ゲルマニウム
の電子移動度は３６００ｃｍ²／Ｖｓ、ホール移動度は
１８００ｃｍ²／Ｖｓと、単結晶シリコンの値（電子移
動度で１３５０ｃｍ²／Ｖｓ、ホール移動度で４８０ｃ
ｍ²／Ｖｓ）の特性を上回っているため、高速動作が要
求される本発明を実行する上で極めて優れた材料であ
る。また、ゲルマニウムは非晶質状態から結晶状態へ遷
移する温度がシリコンに比べて低く、低温プロセスに向
いている。また、結晶成長の際の核発生率が小さく、し
たがって、一般に、多結晶成長させた場合には大きな結
晶が得られる。このようにゲルマニウムはシリコンと比
べても遜色のない特性を有している。

【図面の簡単な説明】

【図１】本発明の回路と駆動波形の例を示す。

【図２】本発明の回路と駆動波形の例を示す。

【図３】従来の回路と駆動波形の例を示す。

【図４】本発明によるマトリクス構成の例を示す。

【図５】実施例による素子の平面構造を示す。

【図６】実施例によるＴＦＴのプロセスを示す。

【図７】実施例によるＴＦＴのプロセスを示す。

【図８】実施例によるＴＦＴのプロセスを示す。

Claims

【特許請求の範囲】

【請求項１】基板上に、Ｎ本の信号線Ｘ_1,Ｘ_2,..Ｘ_n,..
Ｘ_Nと、それに直交するＭ本の信号線Ｙ_1,Ｙ_2,..Ｙ_m,..
Ｙ_Mとによってマトリクス状に形成された配線と、各マ
トリクスの交差点領域には、Ｎチャネル型薄膜トランジ
スタとＰチャネル型薄膜トランジスタとによって形成さ
れたそれぞれ少なくとも１つのトランスファー・ゲイト
素子と、各信号線の交差点領域に設けられた画素Ｚ_11,
Ｚ₁₂,...Ｚ_mn,...Ｚ_MNとを有し、各トランスファー・ゲ
イト素子の出力端子は各画素を構成する静電装置の電極
の一方に接続され、該トランスファー・ゲイト素子の制
御電極は信号線Ｘ_1,Ｘ₂,..Ｘ_n,..Ｘ_Nに、入力端子は信
号線Ｙ_1,Ｙ_2,..Ｙ_m,..Ｙ_Mに接続された電気光学装置に
おいて、任意の信号線Ｘ_nに印加されるパルスが正の極
性のときには、信号線Ｙ_1,Ｙ_2,..Ｙ_m,..Ｙ_Mに印加され
る信号の極性は負またはゼロであり、任意の信号線Ｘ_n
に印加されるパルスが負の極性のときには、信号線Ｙ_1,
Ｙ_2,..Ｙ_m,..Ｙ_Mに印加される信号の極性は正またはゼ
ロであることを特徴とする電気光学装置の画像表示方
法。
【請求項２】基板上に、Ｎ本の信号線Ｘ_1,Ｘ_2,..Ｘ_n,..
Ｘ_Nと、それに直交するＭ本の信号線Ｙ_1,Ｙ_2,..Ｙ_m,..
Ｙ_Mとによってマトリクス状に形成された配線と、各マ
トリクスの交差点領域には、Ｎチャネル型薄膜トランジ
スタとＰチャネル型薄膜トランジスタとによって形成さ
れたそれぞれ少なくとも１つのトランスファー・ゲイト
素子と、各信号線の交差点領域に設けられた画素Ｚ_11,
Ｚ₁₂,...Ｚ_mn,...Ｚ_MNとを有し、各トランスファー・ゲ
イト素子の出力端子は各画素を構成する静電装置の電極
の一方に接続され、該トランスファー・ゲイト素子の制
御電極は信号線Ｘ_1,Ｘ₂,..Ｘ_n,..Ｘ_Nに、入力端子は信
号線Ｙ_1,Ｙ_2,..Ｙ_m,..Ｙ_Mに接続された電気光学装置に
おいて、任意の信号線Ｘ_nに印加されるパルスが正の極
性のときには、信号線Ｙ_1,Ｙ_2,..Ｙ_m,..Ｙ_Mに印加され
る信号の極性は正またはゼロであり、任意の信号線Ｘ_n
に印加されるパルスが負の極性のときには、信号線Ｙ_1,
Ｙ_2,..Ｙ_m,..Ｙ_Mに印加される信号の極性は負またはゼ
ロであることを特徴とする電気光学装置の画像表示方
法。
【請求項３】基板上に、Ｎ本の信号線Ｘ_1,Ｘ_2,..Ｘ_n,..
Ｘ_Nと、それに直交するＭ本の信号線Ｙ_1,Ｙ_2,..Ｙ_m,..
Ｙ_Mとによってマトリクス状に形成された配線と、各マ
トリクスの交差点領域には、Ｎチャネル型薄膜トランジ
スタとＰチャネル型薄膜トランジスタとによって形成さ
れたそれぞれ少なくとも１つのトランスファー・ゲイト
素子と、各信号線の交差点領域に設けられた画素Ｚ_11,
Ｚ₁₂,...Ｚ_mn,...Ｚ_MNとを有し、各トランスファー・ゲ
イト素子の出力端子は各画素を構成する静電装置の電極
の一方に接続され、該トランスファー・ゲイト素子の制
御電極は信号線Ｘ_1,Ｘ₂,..Ｘ_n,..Ｘ_Nに、入力端子は信
号線Ｙ_1,Ｙ_2,..Ｙ_m,..Ｙ_Mに接続された電気光学装置に
おいて、信号線Ｘ_1,Ｘ₂,..Ｘ_n,..Ｘ_Nには、バイポーラ
・パルスが印加されるとき、任意の信号線Ｘ_nに印加さ
れるバイポーラ・パルスが正の極性で開始する場合に
は、信号線Ｙ_1,Ｙ_2,..Ｙ_m,..Ｙ_Mに印加される信号の極
性は負またはゼロであり、任意の信号線Ｘ_nに印加され
るバイポーラ・パルスが負の極性で開始する場合には、
信号線Ｙ_1,Ｙ_2,..Ｙ_m,..Ｙ_Mに印加される信号の極性は
正またはゼロであることを特徴とする電気光学装置の画
像表示方法。
【請求項４】基板上に、Ｎ本の信号線Ｘ_1,Ｘ_2,..Ｘ_n,..
Ｘ_Nと、それに直交するＭ本の信号線Ｙ_1,Ｙ_2,..Ｙ_m,..
Ｙ_Mとによってマトリクス状に形成された配線と、各マ
トリクスの交差点領域には、Ｎチャネル型薄膜トランジ
スタとＰチャネル型薄膜トランジスタとによって形成さ
れたそれぞれ少なくとも１つのトランスファー・ゲイト
素子と、各信号線の交差点領域に設けられた画素Ｚ_11,
Ｚ₁₂,...Ｚ_mn,...Ｚ_MNとを有し、各トランスファー・ゲ
イト素子の出力端子は各画素を構成する静電装置の電極
の一方に接続され、該トランスファー・ゲイト素子の制
御電極は信号線Ｘ_1,Ｘ₂,..Ｘ_n,..Ｘ_Nに、入力端子は信
号線Ｙ_1,Ｙ_2,..Ｙ_m,..Ｙ_Mに接続された電気光学装置に
おいて、信号線Ｘ_1,Ｘ₂,..Ｘ_n,..Ｘ_Nには、バイポーラ
・パルスが印加されるとき、任意の信号線Ｘ_nに印加さ
れるバイポーラ・パルスが負の極性で開始する場合に
は、信号線Ｙ_1,Ｙ_2,..Ｙ_m,..Ｙ_Mに印加される信号の極
性は負またはゼロであり、任意の信号線Ｘ_nに印加され
るバイポーラ・パルスが正の極性で開始する場合には、
信号線Ｙ_1,Ｙ_2,..Ｙ_m,..Ｙ_Mに印加される信号の極性は
正またはゼロであることを特徴とする電気光学装置の画
像表示方法。