JPH0667970A - 拡張記憶装置の保守制御装置 - Google Patents

拡張記憶装置の保守制御装置

Info

Publication number
JPH0667970A
JPH0667970A JP4221645A JP22164592A JPH0667970A JP H0667970 A JPH0667970 A JP H0667970A JP 4221645 A JP4221645 A JP 4221645A JP 22164592 A JP22164592 A JP 22164592A JP H0667970 A JPH0667970 A JP H0667970A
Authority
JP
Japan
Prior art keywords
storage device
flag
extended storage
processing unit
maintenance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4221645A
Other languages
English (en)
Other versions
JP3068713B2 (ja
Inventor
Fumio Kanehira
文雄 兼平
Takashi Chiba
隆 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4221645A priority Critical patent/JP3068713B2/ja
Publication of JPH0667970A publication Critical patent/JPH0667970A/ja
Application granted granted Critical
Publication of JP3068713B2 publication Critical patent/JP3068713B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 データ処理システムが主記憶装置とは別に有
する拡張記憶装置の保守制御装置に関し、拡張記憶装置
の記憶状態を確実に表示する拡張記憶装置の保守制御装
置を目的とする。 【構成】 不揮発機構の有無とは無関係に拡張記憶装置
5を保守することが可能か否かを表わす情報をフラグ7
に記憶する。そして、そのフラグは中央処理装置からの
制御でオン/オフするので、そのフラグ7を見ることに
よって保守等の時に現在の拡張記憶装置5の状態を的確
に判断することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はコンピュータシステムの
記憶装置の保守に係り、さらに詳しくはデータ処理シス
テムが主記憶装置とは別に有する拡張記憶装置の保守制
御装置に関する。
【0002】
【従来の技術】データ処理システム等は、中央処理装置
(CPU)、主記憶装置(MSU)、チャンネル処理装
置(CHP)、CPUとCHP間のインタフェース制御
並びに主記憶アクセスの制御を行う記憶制御装置(MC
U)、拡張記憶装置(SSU:System Storage Unit)よ
り構成される。
【0003】例えば、中央処理装置は主記憶装置内のプ
ログラムを実行し、チャンネル装置からデータを読み取
り、そしてその処理した結果をチャネンネル装置に出力
している。この主記憶装置のアクセス並びにチャンネル
装置のアクセスには記憶制御装置を介してなされる。こ
れらの装置の他に接続された拡張制御装置を介し種々の
データを拡張記憶装置に記憶している。
【0004】一般に不揮発機構を持つ拡張記憶装置を具
備するデータ処理システムでは、OSからの読み出しな
らびに一部書き換え可能なステータス情報を有してい
る。このステータス情報としては以下のようなBS,B
I,BF等のフラグがある。
【0005】BS(Battery Suppot) は不揮発機構サポ
ートの有無を表わし、“1”のときサポートされて有効
となる。 BI(Battery Invalidation) はバッテリ・バックアッ
プの指示であり、“0”のときバッテリ・バックアップ
を行う。このBIはBS=1のとき有効となる。
【0006】BF(Battery Failure)はバッテリ・バッ
クアップの結果を報告する。“0”のときバックアップ
成功である。 さらに、データの有効性を示す一方法としてDI(Data
Invalidation)なるフラグがある。このDIはBSの値
とは無関係に常に有効であり、“0”の時SSU上のデ
ータが有効であることを示す。また、SSUの電源がオ
ン・オフすると“1”になる。
【0007】図13は従来のバッテリ・ステータスデー
タ図表である。BS,BI,BF,DIの値で、それぞ
れステータスを表わしている。すなわち図13に示す如
く9種類の状態が存在し、それらを4個のフラグで表し
ている。この様な拡張記憶装置のステータス情報である
フラグを用いてそれらの不揮発機構を管理している。
【0008】
【発明が解決しようとする課題】拡張記憶装置は主記憶
装置と外部記憶装置(DASD)の中間に位置する高速
大容量の例えば半導体記憶装置である。一般にデータベ
ースのトランザクション処理のような高信頼性を要求さ
れる場合は、その都度処理結果を外部記憶装置(DAS
D)に保持しようとすると、外部記憶装置のアクセス時
間がシステムの処理性能を決めてしまう。このため、拡
張記憶装置にバッテリ・バックアップによる不揮発化機
構や二重化機構を装備し、処理結果をSSUへ格納し、
信頼性を図っている。
【0009】しかしながら前述した従来技術において
は、処理結果の最新データがSSUにのみ存在すること
があり、バッテリのバックアップの状態によっては拡張
記憶装置の電源を落とすことができず修復作業をするよ
うな場合に問題となった。
【0010】例えば拡張記憶装置のデータが無効であれ
ば拡張記憶装置の電源を落とした修復作業や拡張記憶装
置を使用した修復確認試験を行うことができるが、拡張
記憶装置のデータが有効なときは保守作業を行う前に拡
張記憶装置のデータを外部記憶装置に移してから保守作
業を行わなければならない。しかしながら、作業者はバ
ッテリ・バックアップ情報しか判断できず、SSUデー
タが有効であった時に保守作業の可否を判断することが
困難であった。
【0011】本発明は拡張記憶装置の記憶状態を確実に
表示する拡張記憶装置の保守制御装置を目的とする。
【0012】
【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。本発明は、演算や制御処理の少なくとも
一方を実行する中央処理装置1と、該中央処理装置のプ
ログラムやデータを記憶する主記憶装置2と、基本的な
データの入出力制御を行うチャンネル処理装置3と、前
記中央処理装置1の前記チャンネル処理装置3のアクセ
スの制御ならびに前記中央処理装置1の前記主記憶装置
2のアクセスの制御を行う記憶制御装置4と、該記憶制
御装置4で制御され、前記主記憶装置2の拡張用として
動作する拡張記憶装置5とを有するデータ処理システム
6におけるものである。
【0013】フラグ7は不揮発機構の有無とは無関係に
保守が可能か否かを示す情報を記憶する。制御手段8は
記憶制御装置4を介して前記中央処理装置1からの制御
でオン/オフする。これらのフラグ7、制御手段8は前
記拡張記憶装置5に設けられている。
【0014】
【作用】不揮発機構の有無とは無関係に拡張記憶装置5
を保守することが可能か否かを表わす情報をフラグ7に
記憶する。そして、そのフラグは中央処理装置からの制
御でオン/オフする。
【0015】特にBI,BF,DIフラグの読み出し/
書き込み命令によって前記フラグ7の読み出し/書き込
みをも行う。中央処理装置1の拡張記憶装置5のアクセ
スによってすなわち拡張記憶装置5の状態を制御する制
御命令によって前記フラグをオン/オフできるので、そ
のフラグ7を見ることによって保守等の時に現在の拡張
記憶装置5の状態を的確に判断することができる。
【0016】
【実施例】以下、図面を用いて本発明を詳細に説明す
る。図2は本発明の実施例の構成図である。図2の構成
は拡張記憶装置11−a〜11−bに1つあるいは複数
のCPU群が結合されたSCMPシステムである。
【0017】クラスタ内記憶制御装置14−a〜14−
dにはクラスタ内中央処理装置(CPU0〜CPU
3)、チャンネル処理装置(CHP)、主記憶装置(M
SU0〜MSU1)が接続している。これらの中央処理
装置CPU0〜3は主記憶装置内MSU0〜MSU1に
ロードされたプログラムを実行する。
【0018】一方、クラスタ内記憶制御装置14−a〜
14−dはそれぞれ拡張記憶装置(SSU0,SSU
1)11−a,11−bに接続している。さらにクラス
タ内記憶制御装置14−a〜14−dに接続したクラス
タ内サービスプロセッサ(SVP),システムコントロ
ーラ(SCI)15−a〜15−dは拡張記憶装置11
a,11bに接続している。拡張記憶装置11−a,1
1−bにはユニットパワー制御部(SSU−UPC)1
2−a,12−bとバッテリ装置13−a,13−bが
接続している。また、拡張記憶装置11−a,11−b
内には記憶の制御を司る基本クロックを発生するオシレ
ータ10−a,10−bとDSフラグが設けられてい
る。尚、図2においてはSCMP(System Coupled Mul
ti Processor) を構成する各構成要素が全て二重化され
ているが、これは二重化である必要はない。
【0019】クラスタ内の各システムA〜D内の中央処
理装置CPU0〜CPU3の実行により拡張記憶装置1
1−a,11bをアクセスする際には従来と同様に各プ
ロセッサからの命令の実行によってなされる。さらに本
発明の実施例においては、従来によるバックアップ用ス
テータス用情報の読み出し/書き込み命令の機能にDS
フラグの設定を設けている。DSフラグは図示しないが
保守者に対してランプ等で表示される。このDSフラグ
は保守可・不可を表示しており、保守者はこのフラグを
見て保守の作業を進めることができる。
【0020】図3はSGB(Set Ssu Bmode)の説明図で
ある。図4はSGS(Sence Ssu Status) の説明図であ
る。SGB命令20はバックアップ動作指定命令であ
り、命令(OP)でXを、そしてそのオペランドでレジ
スタR1を指定する。レジスタR1内21はBit2〜
7にBR,DR,DSR,BI,DI,DSが設定され
る。
【0021】SGS命令はバックアップ結果であるステ
ータスの読み出し命令であり、命令でYを、そしてその
オペランドでレジスタR1 22を指定する。そのレジ
スタR2 22ではBit3にDS以後DI,BS,B
I,BFを指定している。なお、各SGB命令並びにS
GS命令はそれぞれ8ビット単位で1st 1B, 2nd1
B等順次拡張記憶装置11−a,11−bに対応して情
報を読み出したり、書き込んだりする。
【0022】一方、拡張記憶装置内11−a,11−b
には、記憶制御装置14−a,14−dを介して中央処
理装置CPU0〜CPU3から加わるSGS命令がSG
B命令をデコードするデーコーダ25−a,25−bが
設けられており、デコード結果がSSU論理部24−
a,24−bに加わる。このデコードした結果によっ
て、SSU論理部24−a,24−bが動作し、DSフ
ラグをセットしたりリセットしたりする。
【0023】図5はそれぞれのビットに対応したオーダ
と結果の説明図である。オーダBR,BIに対し結果B
I,BF、又オーダDR,DIに対して結果DI、オー
ダDSR,DSに対し結果DSが対応する。本発明の実
施例においてはオーダDSR,DSを設けその結果とし
てDSを変化させている。
【0024】オーダすなわち命令BR,BIが共に
“0”であるならば、結果“BI,BF”は“N,N”
すなわち何もしない。“0,1”の時には“1,N”、
“1,0”の時には“0,0”、“1,1”の時には指
定例外となる。
【0025】また、オーダDR,DIが“0,0”であ
るならば、結果DIは“N”、“0,1”なら“1”、
“1,0”なら“0”,“1,1”は“指定例外”であ
る。さらに、オーダDSR,DSが“0,0”であると
き結果DSは“N”、“0,1”で“1”、“1,0”
で“0”、“1,1”で“指定例外”となる。
【0026】前述した従来の状態すなわち図13に示し
た項目数1〜9に対応してDSで、保守可、不可等の状
態を記憶する。図6は本発明の実施例のバッテリ・ステ
ータス図表である。BS,DIが“0,0”である時に
はバッテリ無しでSSU上のデータは有効である。この
時には、保守作業ができるか否かはDSの値による。ま
た、BSが“0”で、BIが“1”のときはバッテリ無
しでSSU上のデータは無効である。よってこの時のD
Sは保守可すなわち“1”となる。またBSが1でB
I,BFが0のときには、バッテリ有りで拡張記憶装置
上のデータは有効であり、保守作業ができるか否かはD
Sの値による。すなわち“0”であるならば保守不可と
なり、“1”であるならば保守可となる。BSが
“1”,BIが“0”,BFが“1”,DIが“0”の
時は、バッテリ有りで拡張記憶装置上のデータは有効で
さらに、バックアップ機能に障害有りの状態であり、D
Sに設定されたフラグによって保守できるか否かが決定
される。BSが“1”,BIが“0”,BFが“1”,
DIが“1”の時にはバッテリ有りでSSU上のデータ
は無効、バックアップ失敗であり、DSは保守可能とな
る。なぜならば、SSU上のデータは無効であるからで
ある。BSとBIが“1”でBFとDIが“0”の時は
バッテリ有りで、バックアップを無効化しているがSS
U上のデータは有効であり、この時にはDSの設定され
た値によって保守可能であるかが決定される。BSが
“1”,BIが“1”,BFが“0”,DIが“1”の
時にはバッテリ有りで、SSUのデータは無効であり、
保守は可となる。また、BS,BI,BFが“1”でD
Iが“0”の時はバッテリ有りでバッテリ異常を検出し
ているが、SSU上のデータは有効であり、DSの値に
よって設定可能か否かが決定される。また、BS,B
I,BF,DI全てが“1”の時にはバッテリ有り、S
SU上のデータは無効、バックアップ機能に障害有りで
あり、SSU上のデータは無効であるのでDSフラグに
依存せずに保守は可能となる。
【0027】前述したDSフラグはSSU11−a〜1
1−bに設けられ、それに接続されたSSU−UPC1
2−a,12−b内に設けたランプ等で表示される。そ
してそれらのDSフラグのオン/オフはSSU論理部2
4−a,24−bで制御される。
【0028】以上、本発明においては、SGB命令や、
SGS命令で拡張記憶装置の状態をDSフラグをセット
したり、リセットして表示するので、保守者はその表示
を見ることによって確実な保守作業に入ることができ
る。
【0029】図7はDSフラグの回路構成図である。コ
ンピュータのOSからDSフラグを書き替える時はSG
B命令が発行される。命令デコード部25−a,25−
bはこの命令をデコードし、SBG命令の起動信号SG
VALを作成する。SSU論理部ではSBG命令の
起動信号SGB VALとDSフラグのセット/リセッ
ト信号DS SET,DS RESETを解析しラッチ
にセットする。セットされた内容はSSU−UPC(ユ
ニットパワー制御部)に送出され、保守者が認識できる
ようにDSフラグの内容を表示させる信号として表示装
置へ送る。
【0030】さらに詳細にその動作を説明する。SSU
論理部のアンドゲート41にはSGB VAL,DS
SETが入力しており、アンドゲート41はアンド論理
をとってアンドゲート42に入力する。また、アンドゲ
ート43にはSGB VAL,DS RESETが入力
しており、これらの信号をアンドの論理をとった後反転
してアンドゲート44に入力する。アンドゲート42,
44の出力はオアゲート45を介しDタイプフリップフ
ロップ48に入力する。Dタイプフリップフロップの出
力はDSフラグレジスタ49に出力されるとともに、イ
ンバータ46を介しアンドゲート42に、また直接アン
ドゲート44に入力する。
【0031】図8〜図12はフラグ変化動作説明図であ
る。イニシャル状態においてはSGB VAL,DS
SET,DS RESETは“0”であるので、アンド
ゲート41,43の出力も“0”となる。この結果は直
接アンドゲート42に加わるのでアンドゲート42の出
力も“0”となる。また、アンドゲート44の一方には
インバータ47を介して“1”が入力するが、Dタイプ
フリップフロップ48は0を記憶しているので他方の入
力には0が入力し、アンドゲート44の出力も“0”と
なる。その結果、オアゲート45の入力には共に0が入
力するのでオアゲート45の出力も“0”となり、Dタ
イプフリップフロップ48も0を記憶する。また同様に
DSレジスタ49も0を記憶する。この状態がノーマル
状態でありDSフラグがセットされてない状態である。
【0032】図9のその2ではDSフラグ命令が起動さ
れた際の変化を表わしている。DS命令が起動されると
SGB VAL,DS SETが共に“1”となり、ア
ンドゲート41の出力は“1”となる。Dタイプフリッ
プフロップが変化する以前においては0であるので、こ
れによってインバータ46を介した信号も“1”とな
り、アンドゲート42の出力も“1”となる。この
“1”がオアゲート45を介しDタイプフリップフロッ
プ48に入力し、Dタイプフリップフロップは“0”か
ら“1”にその記憶データが変化する。なお、図中※0
は変化する前の値を表わしている。このような状態によ
ってDSフラグがセットされ、その状態が記憶される。
【0033】図10におけるその3ではSGB VA
L,DS SETが“1”から“0”に変化してもDタ
イプフリップフロップ48の値が変化しないことを表し
ている。SGB VAL,DS SETが“1”から
“0”に変化してもインバータ47の出力は1であり、
更にDタイプフリップフロップ48の出力は1であるの
で、そのレベルが他方に加わるアンドゲート44の出力
は“1”となる。よってオアゲート45を介しその結果
は1となりDタイプフリップフロップ48は変化せず、
その状態は“1”に保たれる。
【0034】一方、リセットする際にはSGB VAL
と、DS RESETが1となる。これらの信号が
“1”となることによってアンドゲート43出力は1と
なり、インバータ47を介し“0”がアンドゲート44
に入力する。アンドゲート44にはDタイプフリップフ
ロップの出力すなわち“1”が入力するが他方が“0”
であるので、オアゲート45の入力は“0”となる。ま
た、アンドゲート42にはアンドゲート41の“0”が
加わるのでこの出力も“0”でありオアゲートには共に
入力が“0”となり、その出力も“0”となる。よって
Dタイプフリップフロップ48は“0”に設定される。
そして、SGB VAL,DS SET1が“0”に変
化しても図12のその5で示すごとく、オアゲート45
の入力はともに“0”となり、Dタイプフリップフロッ
プ48は“0”を維持することとなる。
【0035】以上のようなSSU論理部の動作によりS
SU−UPC内のフラグレジスタ49はセットやリセッ
トされ、それに対応して表示装置へその状態を表示する
ことができる。この表示状態をオペレータは見て、現在
保守が可であるか否かを判定することができる。
【0036】また、保守作業が必要な時にはSSUデー
タを外部記憶装置に移し、SGB命令を実行する。DS
フラグはSGS命令の実行で確認でき、作業者はDSフ
ラグで作業内容の可否を判断する。また、オペレーティ
ングシステムからDSフラグを書き替える時にはSGB
命令を発行する。SSU論理部ではSGB命令の起動信
号とDSフラグのセット/リセット信号によってフラグ
をセットあるいはリセットする。SSU−UPCへその
セット/リセットの結果を送出し、SSU UPCでは
SSU論理部から送られたDSフラグのセット/リセッ
ト信号をもとに保守者が確認できるようDSフラグの内
容を表示する。例えばこの表示はランプ等でよい。
【0037】前述した図7乃至図12ではDタイプフリ
ップフロップ48を設けてあるが、本発明はこれに限ら
ずORの出力をそのまま出力し、さらにノアゲート46
やアンドゲート44に直接入力してもよい。この時には
Dタイプフリップフロップ48は不要である。また、拡
張記憶装置のデータが無効あるいは拡張記憶装置のデー
タが外部記憶装置に移されているにもかかわらず保守作
業ができるか否か確認できなければ、システム電源を落
とした後での保守作業が必要となる。
【0038】
【発明の効果】以上述べた如く本発明によれば、拡張記
憶装置の記憶状態を確実に表示することができる。これ
によって例えばシステム運用中に本DSフラグを確認す
ることによってシステム電源を落とすことなく、拡張記
憶装置の保守を行うことができる。
【図面の簡単な説明】
【図1】本発明の原理ブロック図である。
【図2】本発明の実施例の構成図である。
【図3】SGB(Set Ssu Bmode :バックアップ動作指
定命令)の説明図である。
【図4】SGS(Sence Ssu Status:バックアップ結果
であるステータスの読出し命令) の説明図である。
【図5】オーダと結果の関係説明図である。
【図6】本発明の実施例のバッテリステータス情報図表
である。
【図7】DSフラグの回路構成図である。
【図8】フラグ変化の動作説明図(その1)である。
【図9】フラグ変化の動作説明図(その2)である。
【図10】フラグ変化の動作説明図(その3)である。
【図11】フラグ変化の動作説明図(その4)である。
【図12】フラグ変化の動作説明図(その5)である。
【図13】従来のバッテリステータス情報図表である。
【符号の説明】
1 中央処理装置 2 主記憶装置 3 チャンネル処理装置 4 記憶制御装置 5 拡張記憶装置 7 フラグ 8 制御手段

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 演算や制御処理の少なくとも一方を実行
    する中央処理装置(1)と、該中央処理装置(1)のプ
    ログラムやデータを記憶する主記憶装置(2)と、基本
    的なデータの入出力制御を行うチャンネル処理装置
    (3)と、 前記中央処理装置(1)の前記チャンネル処理装置
    (3)のアクセスの制御ならびに前記中央処理装置
    (1)の前記主記憶装置(2)のアクセスの制御を行う
    記憶制御装置(4)と、該記憶制御装置(4)で制御さ
    れ、前記主記憶装置(2)の拡張用として動作する拡張
    記憶装置(5)とを有するデータ処理システム(6)に
    おいて、 前記拡張記憶装置(5)に、不揮発機構の有無とは無関
    係に保守が可能か否かを表わす情報を記憶するフラグ
    (7)と、 前記記憶制御装置(4)を介して前記フラグを前記中央
    処理装置(1)からの制御でオン・オフする制御手段
    (8)とを設けてなることを特徴とする拡張記憶装置の
    保守制御装置。
  2. 【請求項2】 前記中央処理装置は前記拡張記憶装置の
    状態を制御する制御命令によって、前記フラグをオン・
    オフする請求項1記載の拡張記憶装置の保守制御装置。
  3. 【請求項3】 前記制御命令はバックアップ用ステータ
    ス情報の読み出し/書き込み命令に付加された命令であ
    ることを特徴とする請求項2記載の拡張記憶装置の保守
    制御装置。
JP4221645A 1992-08-20 1992-08-20 拡張記憶装置の保守制御装置 Expired - Fee Related JP3068713B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4221645A JP3068713B2 (ja) 1992-08-20 1992-08-20 拡張記憶装置の保守制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4221645A JP3068713B2 (ja) 1992-08-20 1992-08-20 拡張記憶装置の保守制御装置

Publications (2)

Publication Number Publication Date
JPH0667970A true JPH0667970A (ja) 1994-03-11
JP3068713B2 JP3068713B2 (ja) 2000-07-24

Family

ID=16770031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4221645A Expired - Fee Related JP3068713B2 (ja) 1992-08-20 1992-08-20 拡張記憶装置の保守制御装置

Country Status (1)

Country Link
JP (1) JP3068713B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891672A (en) * 1987-03-10 1990-01-02 Canon Kabushiki Kaisha Image forming apparatus with developing device accommodating apparatus
US4894684A (en) * 1987-03-10 1990-01-16 Canon Kabushiki Kaisha Image forming apparatus with developing device accommodating apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0481956A (ja) * 1990-07-25 1992-03-16 Fujitsu Ltd データ処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0481956A (ja) * 1990-07-25 1992-03-16 Fujitsu Ltd データ処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891672A (en) * 1987-03-10 1990-01-02 Canon Kabushiki Kaisha Image forming apparatus with developing device accommodating apparatus
US4894684A (en) * 1987-03-10 1990-01-16 Canon Kabushiki Kaisha Image forming apparatus with developing device accommodating apparatus

Also Published As

Publication number Publication date
JP3068713B2 (ja) 2000-07-24

Similar Documents

Publication Publication Date Title
KR950000550B1 (ko) 반도체기억장치
CA1131365A (en) Programmable controller with data archive
EP0267613A2 (en) Micro processor capable of being connected with coprocessor
EP0048825B1 (en) Microprocessor controlled machine
EP0173967A2 (en) Microprogram load unit
US5615167A (en) Method for increasing system bandwidth through an on-chip address lock register
JPS588018B2 (ja) 多重プロセッサシステム
JPH0667970A (ja) 拡張記憶装置の保守制御装置
JPS6119061B2 (ja)
CA1222326A (en) Fault protection flip-flop
EP0827080B1 (en) Mircrocomputer with selfdiagnostic unit
JPH08179994A (ja) コンピュータシステム
JPH0519171B2 (ja)
JPH0821009B2 (ja) チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム
EP0382234B1 (en) Microprocessor having improved functional redundancy monitor mode arrangement
JP2546915B2 (ja) 集積回路
JP3171615B2 (ja) データ転送のリトライ制御方式
JPH0444766B2 (ja)
JPS6119060B2 (ja)
JPS5840619A (ja) シ−ケンスコントロ−ラおよびその制御方法
JPS63129440A (ja) ストアスル−バツフア装置
JPS63187343A (ja) 診断方式
JPS6053893B2 (ja) 制御記憶装置
JPS6134179B2 (ja)
JPS6248865B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080519

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees