JPS6119060B2 - - Google Patents
Info
- Publication number
- JPS6119060B2 JPS6119060B2 JP55163044A JP16304480A JPS6119060B2 JP S6119060 B2 JPS6119060 B2 JP S6119060B2 JP 55163044 A JP55163044 A JP 55163044A JP 16304480 A JP16304480 A JP 16304480A JP S6119060 B2 JPS6119060 B2 JP S6119060B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- data
- database
- computers
- equalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
本発明は、待機冗長形の二重化計算機システム
の改良に関するものである。さらに詳しくは、メ
モリ転写手段を改善した二重化計算機システムに
関するものである。
の改良に関するものである。さらに詳しくは、メ
モリ転写手段を改善した二重化計算機システムに
関するものである。
計算機システムの信頼性を高める一つの手法と
して待機冗長形の二重化方式が採用される。この
方式の計算機システムにおいては、2台の計算機
とこれら計算機の動作を監視し制御する二重化制
御装置が用いられる。二重化制御装置は計算機の
動作を監視してどちらか一方を実作業に従事させ
他方を待機状態にしておき、実作業側の計算機に
故障を発見したとき実作業の受持ちを待機側の計
算機に肩代わりさせる。肩代わりした計算機が実
作業に従事している間に故障した計算機の修理が
行われ、修理が済み次第計算機の二重系が復元さ
れる。二重化計算機システムの信頼性は、2台の
計算機の同時故障の確率と二重化制御装置の故障
の確率によつて決まるが、前者は後者よりはるか
に小さいので、事実上後者すなわち二重化制御装
置の故障の確率によつて決まる。したがつて、二
重化制御装置はできるだけ信頼性の高いものにす
る必要がある。
して待機冗長形の二重化方式が採用される。この
方式の計算機システムにおいては、2台の計算機
とこれら計算機の動作を監視し制御する二重化制
御装置が用いられる。二重化制御装置は計算機の
動作を監視してどちらか一方を実作業に従事させ
他方を待機状態にしておき、実作業側の計算機に
故障を発見したとき実作業の受持ちを待機側の計
算機に肩代わりさせる。肩代わりした計算機が実
作業に従事している間に故障した計算機の修理が
行われ、修理が済み次第計算機の二重系が復元さ
れる。二重化計算機システムの信頼性は、2台の
計算機の同時故障の確率と二重化制御装置の故障
の確率によつて決まるが、前者は後者よりはるか
に小さいので、事実上後者すなわち二重化制御装
置の故障の確率によつて決まる。したがつて、二
重化制御装置はできるだけ信頼性の高いものにす
る必要がある。
このような二重化計算機システムにおいては、
実作業の引継ぎの連続性を保つために、2つの計
算機のメモリの内容を一致させなければならな
い。2つの計算機のメモリ内容を一致させる従来
例としては、2つの計算機のどちらからでもアク
セスできる共通のメモリを二重化制御装置内に設
け、実作業を遂行するうえで必要な種類のデータ
はこのメモリに記憶するようにしたものがある。
しかしながら、この従来例においては、実作業側
の計算機のプログラム暴走などにより、共通のメ
モリが破壊されるとそれがそのまま待機側に引継
がれて共倒れになるという不都合が生じ、また二
重化制御部はメモリを有することにより構成が複
雑化して信頼性が低くなる。
実作業の引継ぎの連続性を保つために、2つの計
算機のメモリの内容を一致させなければならな
い。2つの計算機のメモリ内容を一致させる従来
例としては、2つの計算機のどちらからでもアク
セスできる共通のメモリを二重化制御装置内に設
け、実作業を遂行するうえで必要な種類のデータ
はこのメモリに記憶するようにしたものがある。
しかしながら、この従来例においては、実作業側
の計算機のプログラム暴走などにより、共通のメ
モリが破壊されるとそれがそのまま待機側に引継
がれて共倒れになるという不都合が生じ、また二
重化制御部はメモリを有することにより構成が複
雑化して信頼性が低くなる。
メモリ内容を一致させる他の従来例としては、
実作業の肩代わりに先立つて二重化制御装置によ
りメモリの内容を実作業側から待機側に転写する
ようにしたものがある。この場合二重化制御装置
はメモリを持つ必要がないので、信頼性を高くし
うるが、データが多くて転写に時間がかかるとき
は、その所要時間が無視できなくなり、計算機に
よる作業の実時間性が損われる。また実作業側の
計算機の故障が電源断のようなメモリアクセスを
不可能にする故障の場合は、データの転写が不可
能になり、待機側による正しい作業の引継ぎが行
えない。
実作業の肩代わりに先立つて二重化制御装置によ
りメモリの内容を実作業側から待機側に転写する
ようにしたものがある。この場合二重化制御装置
はメモリを持つ必要がないので、信頼性を高くし
うるが、データが多くて転写に時間がかかるとき
は、その所要時間が無視できなくなり、計算機に
よる作業の実時間性が損われる。また実作業側の
計算機の故障が電源断のようなメモリアクセスを
不可能にする故障の場合は、データの転写が不可
能になり、待機側による正しい作業の引継ぎが行
えない。
メモリ内容を一致させるさらに他の従来例とし
ては、実作業側から待機側へのデータ転写を肩代
わりの時期に関係なく定期的に行つて、2つの計
算機のメモリ内容が一致している確率を高めるよ
うにしたものがある。このようにすると、データ
転写の周期を短くするほどメモリ一致の確率が高
まるが、それだけオーバーヘツドが増すので周期
とデータ量には自から限度がある。
ては、実作業側から待機側へのデータ転写を肩代
わりの時期に関係なく定期的に行つて、2つの計
算機のメモリ内容が一致している確率を高めるよ
うにしたものがある。このようにすると、データ
転写の周期を短くするほどメモリ一致の確率が高
まるが、それだけオーバーヘツドが増すので周期
とデータ量には自から限度がある。
また、これら転写方式の従来例においては、転
写機能の異常等により誤まつたデータが転写され
てもそれを検知することができないので、データ
異常のまま肩代わりが行われて代わつた計算機が
やがてダウンする事態も生じうる。
写機能の異常等により誤まつたデータが転写され
てもそれを検知することができないので、データ
異常のまま肩代わりが行われて代わつた計算機が
やがてダウンする事態も生じうる。
本発明の目的は、2つの計算機間のメモリ転写
が良好な実時間性を保つて行える二重化計算機シ
ステムを提供することにある。
が良好な実時間性を保つて行える二重化計算機シ
ステムを提供することにある。
本発明の他の目的は、実作業側の計算機のプロ
グラム暴走などによりメモリが破壊されても待機
側には波及しない二重化計算機システムを提供す
ることにある。
グラム暴走などによりメモリが破壊されても待機
側には波及しない二重化計算機システムを提供す
ることにある。
以下、図面によつて本発明を詳細に説明する。
第1図は、本発明実施例の概念的構成図である。
第1図において、1,2は計算機、3は二重化制
御装置、41,42はそれぞれ計算機1,2の入
出力バス、5は入出力バス切換器、6は入出力装
置である。二重化制御装置3は2つの計算機1,
2とはメモリバス、監視信号線、制御信号線等に
よつてそれぞれ接続され、両計算機の動作監視と
入出力バス使用許可制御およびメモリ転写制御を
行う。二重化制御装置3はまた入出力バス切換器
5に制御信号を与え、その切換えを制御する。
第1図は、本発明実施例の概念的構成図である。
第1図において、1,2は計算機、3は二重化制
御装置、41,42はそれぞれ計算機1,2の入
出力バス、5は入出力バス切換器、6は入出力装
置である。二重化制御装置3は2つの計算機1,
2とはメモリバス、監視信号線、制御信号線等に
よつてそれぞれ接続され、両計算機の動作監視と
入出力バス使用許可制御およびメモリ転写制御を
行う。二重化制御装置3はまた入出力バス切換器
5に制御信号を与え、その切換えを制御する。
二重化制御装置3は、2つの計算機1,2の状
態を判定して、どちらか一方の正常な計算機に入
出力バス使用許可信号を与え、かつ入出力バス切
換器5をそちら側に投入する。2つの計算機1,
2のうち入出力バス使用許可信号が与えられた方
が実作業に従事し、他方の計算機は待機する。
態を判定して、どちらか一方の正常な計算機に入
出力バス使用許可信号を与え、かつ入出力バス切
換器5をそちら側に投入する。2つの計算機1,
2のうち入出力バス使用許可信号が与えられた方
が実作業に従事し、他方の計算機は待機する。
計算機1,2と二重化制御装置3の詳細な接続
関係を、メモリ転写手段に着目して示せば第2図
のようになる。ただし第2図は繁雑さを避けるた
めに、計算機1を実作業側、計算機2を待機側と
したときの計算機1から計算機2へのメモリ転写
系の構成のみを示したものであつて、計算機2か
ら計算機1へのメモリ転写系も全く同様に構成さ
れている。計算機1,2はそれぞれプロセツサ1
1,21とメインメモリ12,22を持つてい
る。二重化制御装置3はアドレスモニタ部31と
監視部32とデータベース等値化部33とデータ
ベース複写部34を持つている。
関係を、メモリ転写手段に着目して示せば第2図
のようになる。ただし第2図は繁雑さを避けるた
めに、計算機1を実作業側、計算機2を待機側と
したときの計算機1から計算機2へのメモリ転写
系の構成のみを示したものであつて、計算機2か
ら計算機1へのメモリ転写系も全く同様に構成さ
れている。計算機1,2はそれぞれプロセツサ1
1,21とメインメモリ12,22を持つてい
る。二重化制御装置3はアドレスモニタ部31と
監視部32とデータベース等値化部33とデータ
ベース複写部34を持つている。
アドレスモニタ部31はフアーストイン・フア
ーストアウト・メモリ(FIFO)を含み、計算機
1がメモリアクセスするときのアドレスを傍受
し、等値化要求信号を伴つたアドレスを受信した
ときそれをFIFOに記憶する。監視部32は計算
機1,2のレデイ信号とアドレスモニタ部31の
データレデイ信号を監視してデータベース等値化
部33とデータベース複写部34の動作を制御す
る。データベース等値化部33は監視部32の制
御信号とアドレスモニタ部31のFIFOから与え
られるアドレスに従つて計算機1のメインメモリ
を読み出し、この読出したデータを計算機2のメ
インメモリの同一アドレスに書込む。これによつ
て、計算機1が要求したデータが計算機2に転写
され等値化が行われる。FIFOは計算機1のメモ
リアクセスと二重化制御部3の等値化動作とのタ
イミング差を緩衝する。計算機1による等値化要
求は、計算機1がメインメモリ12内のデータベ
ースのある種のデータの書込みを行つたときに発
せられる。この種のデータは、計算機1,2が実
作業を遂行する場合に共通に利用するデータとさ
れる。したがつて、計算機1の書込みによつてこ
の種の共用データが変化するたびにその変化した
データが計算機2のデータベースに転写されるこ
とになる。一方データベース複写部34は、監視
部32の制御信号に従つて計算機1の全データベ
ースを計算機2に書き移す。データベース複写部
34の動作は、計算機2が二重系に投入されたと
きに計算機2の初期化作業の1つとして行われ
る。データベース等値化部33とデータベース複
写部34は並行して動作できるようになつてい
る。したがつて、データベース複写中に計算機1
が共用データを書替えると、そのつどそのデータ
につき等値化が行われる。
ーストアウト・メモリ(FIFO)を含み、計算機
1がメモリアクセスするときのアドレスを傍受
し、等値化要求信号を伴つたアドレスを受信した
ときそれをFIFOに記憶する。監視部32は計算
機1,2のレデイ信号とアドレスモニタ部31の
データレデイ信号を監視してデータベース等値化
部33とデータベース複写部34の動作を制御す
る。データベース等値化部33は監視部32の制
御信号とアドレスモニタ部31のFIFOから与え
られるアドレスに従つて計算機1のメインメモリ
を読み出し、この読出したデータを計算機2のメ
インメモリの同一アドレスに書込む。これによつ
て、計算機1が要求したデータが計算機2に転写
され等値化が行われる。FIFOは計算機1のメモ
リアクセスと二重化制御部3の等値化動作とのタ
イミング差を緩衝する。計算機1による等値化要
求は、計算機1がメインメモリ12内のデータベ
ースのある種のデータの書込みを行つたときに発
せられる。この種のデータは、計算機1,2が実
作業を遂行する場合に共通に利用するデータとさ
れる。したがつて、計算機1の書込みによつてこ
の種の共用データが変化するたびにその変化した
データが計算機2のデータベースに転写されるこ
とになる。一方データベース複写部34は、監視
部32の制御信号に従つて計算機1の全データベ
ースを計算機2に書き移す。データベース複写部
34の動作は、計算機2が二重系に投入されたと
きに計算機2の初期化作業の1つとして行われ
る。データベース等値化部33とデータベース複
写部34は並行して動作できるようになつてい
る。したがつて、データベース複写中に計算機1
が共用データを書替えると、そのつどそのデータ
につき等値化が行われる。
これらアドレスモニタ部31、監視部32、デ
ータベース等値化部33、およびデータベース複
写部34は例えばマイクロプロセツサのプログラ
ムによつて実現するのが好ましいが、もちろんそ
れぞれ専用のハードウエアで実現してもよい。
ータベース等値化部33、およびデータベース複
写部34は例えばマイクロプロセツサのプログラ
ムによつて実現するのが好ましいが、もちろんそ
れぞれ専用のハードウエアで実現してもよい。
このようなメモリ転写機構により、待機側の計
算機2のデータベースは、データベース複写部3
4によつて実作業側の計算機1のデータベースと
一致するように初期化されるとともに、データベ
ース中の共用データについては計算機1が書替え
を行うたびにそれに合わせて等値化される。した
がつて、一旦初期化した後は、共用データのうち
書替えのあつたものだけを転写すればよいので、
従来のように、定期的にあるいは計算機切換えの
たびごとに一連の共用データをすべて転写するの
に比べて総合的なメモリ転写速度は大幅に改善さ
れる。すなわち、2つの計算機間のメモリ転写が
良好な実時間性を保つて行えることになる。
算機2のデータベースは、データベース複写部3
4によつて実作業側の計算機1のデータベースと
一致するように初期化されるとともに、データベ
ース中の共用データについては計算機1が書替え
を行うたびにそれに合わせて等値化される。した
がつて、一旦初期化した後は、共用データのうち
書替えのあつたものだけを転写すればよいので、
従来のように、定期的にあるいは計算機切換えの
たびごとに一連の共用データをすべて転写するの
に比べて総合的なメモリ転写速度は大幅に改善さ
れる。すなわち、2つの計算機間のメモリ転写が
良好な実時間性を保つて行えることになる。
またデータベースの等値化にあたつては、書替
えの行われた部位のアドレス信号だけを傍受し
て、そのアドレスから改めてデータを読出して転
写するようにしたので、アドレス信号を誤まつて
受信しても別な部位間でデータ転写が行われるだ
けであり、しかもデータはその部位のデータとし
て正しいものであるから問題はない。ただし本来
の部位のデータが等値化されずに残るが、実作業
側においてこの種のデータの書替えはたびたび行
われるのが普通であるから、次の機会には等値化
される。すなわち誤まつたデータが転写される危
険性が少ない。
えの行われた部位のアドレス信号だけを傍受し
て、そのアドレスから改めてデータを読出して転
写するようにしたので、アドレス信号を誤まつて
受信しても別な部位間でデータ転写が行われるだ
けであり、しかもデータはその部位のデータとし
て正しいものであるから問題はない。ただし本来
の部位のデータが等値化されずに残るが、実作業
側においてこの種のデータの書替えはたびたび行
われるのが普通であるから、次の機会には等値化
される。すなわち誤まつたデータが転写される危
険性が少ない。
計算機1,2のメインメモリ12,22におけ
る情報配置を第3図に示す。ただし第3図におい
ては、2つのメインメモリを実作業側と待機側と
いう形で相対化している。メインメモリ12,2
2における情報配置は、アドレス番号の小さい方
から順に、モニタ、I/Oコントロールプログラ
ム、データベース、等値化要求プログラム、およ
び待機用プログラムとされる。I/Oコントロー
ルプログラムは計算機1,2が入出力装置6を駆
使して実作業をするための各種のプログラムの集
まりである。データベースはI/Oコントロール
プログラムによつて利用される各種のデータの集
まりであつて、計算機1,2が実作業を遂行する
場合に共通に利用するデータすなわち等値化を要
するデータもここに含まれる。等値化を要するデ
ータへのアクセスは等値化要求プログラムを通じ
て行われる。したがつてI/Oコントロールプロ
グラムがその実行中にそのようなデータを読み書
きするときは、等値化要求プログラムを使用して
アクセスすることになる。
る情報配置を第3図に示す。ただし第3図におい
ては、2つのメインメモリを実作業側と待機側と
いう形で相対化している。メインメモリ12,2
2における情報配置は、アドレス番号の小さい方
から順に、モニタ、I/Oコントロールプログラ
ム、データベース、等値化要求プログラム、およ
び待機用プログラムとされる。I/Oコントロー
ルプログラムは計算機1,2が入出力装置6を駆
使して実作業をするための各種のプログラムの集
まりである。データベースはI/Oコントロール
プログラムによつて利用される各種のデータの集
まりであつて、計算機1,2が実作業を遂行する
場合に共通に利用するデータすなわち等値化を要
するデータもここに含まれる。等値化を要するデ
ータへのアクセスは等値化要求プログラムを通じ
て行われる。したがつてI/Oコントロールプロ
グラムがその実行中にそのようなデータを読み書
きするときは、等値化要求プログラムを使用して
アクセスすることになる。
等値化要求プログラムによつてデータの書込み
が行われたとき自動的に等値化要求信号が発せら
れる。等値化要求プログラムはデータベース領域
を挾んでI/Oコントロールプログラムとは反対
側の領域に置かれているので、この領域のプログ
ラムが実行されかつデータ書込み動作が行われた
ことは、プログラムカウンタの内容と命令コード
とを併せて解読することによつて機械的に検知で
きる。すなわち、等値化要求信号は特別な命令や
プログラムによらずハードウエアによつて自動的
に発することができる。この等値化要求信号に応
じて二重化制御装置3により前記のように待機側
のメモリへのデータ転写が行われる。
が行われたとき自動的に等値化要求信号が発せら
れる。等値化要求プログラムはデータベース領域
を挾んでI/Oコントロールプログラムとは反対
側の領域に置かれているので、この領域のプログ
ラムが実行されかつデータ書込み動作が行われた
ことは、プログラムカウンタの内容と命令コード
とを併せて解読することによつて機械的に検知で
きる。すなわち、等値化要求信号は特別な命令や
プログラムによらずハードウエアによつて自動的
に発することができる。この等値化要求信号に応
じて二重化制御装置3により前記のように待機側
のメモリへのデータ転写が行われる。
メインメモリ中の情報配置を、データベースを
挾んで、前にI/Oコントロールプログラム、後
に等値化要求プログラムというふうにし、かつ等
値化要求信号は等値化要求プログラムが実行され
なければ発生しないようにしたので、仮りにI/
Oコントロールプログラムが暴走してデータベー
スを破壊する事態が起こつても、破壊されたデー
タベースが待機側に転写されることは防止され
る。すなわち、I/Oコントロールプログラムが
暴走しても等値化要求プログラムに到達する前に
データベースにさしかかるので、ここで未定義命
令の実行や未定義アドレスへのアクセス等の異常
が発生し計算機切換えの条件が成立す。このた
め、等値化要求プログラムが実行されないうちに
計算機切換えが行われるので、破壊されたデータ
ベースの異常なデータが待機側に転写されること
はない。したがつて異常なデータが転写されるこ
とによる2つの計算機の共倒れは生じない。
挾んで、前にI/Oコントロールプログラム、後
に等値化要求プログラムというふうにし、かつ等
値化要求信号は等値化要求プログラムが実行され
なければ発生しないようにしたので、仮りにI/
Oコントロールプログラムが暴走してデータベー
スを破壊する事態が起こつても、破壊されたデー
タベースが待機側に転写されることは防止され
る。すなわち、I/Oコントロールプログラムが
暴走しても等値化要求プログラムに到達する前に
データベースにさしかかるので、ここで未定義命
令の実行や未定義アドレスへのアクセス等の異常
が発生し計算機切換えの条件が成立す。このた
め、等値化要求プログラムが実行されないうちに
計算機切換えが行われるので、破壊されたデータ
ベースの異常なデータが待機側に転写されること
はない。したがつて異常なデータが転写されるこ
とによる2つの計算機の共倒れは生じない。
実作業側のI/Oコントロールプログラムは、
第4図のようにデータベース領域中の特定のアド
レスにあるチエツク用データを予め規約された方
法で定期的に更新するようになつている。この更
新はもちろん等値化要求プログラムを通じて行わ
れ、例えば1秒周期で値を1ずつ増加させるよう
な更新をする。このように更新されたデータは二
重化制御装置3により逐一待機側に転写されるの
で、待機側においても特定アドレスのデータが同
様に変化する。待機側においては待機用プログラ
ムによつてこのデータの変化状況がチエツクさ
れ、予め規約されたとおりの変化をしているかど
うか判定される。二重化制御装置3のデータ転写
機能が正常ならば、待機側のこのデータも予め規
約されたとおりに変化する筈であるから、これに
よつてデータ転写機能の異常の有無が検出でき
る。データ転写機能の異常が検出されたときはそ
の旨がオペレータに報知される。オペレータはこ
の報知に接したら、二重化制御装置の修理を計算
機システムの定期点検期間あるいはもし可能であ
れば運転期間中に行つて機能を回復させる。デー
タ転写機能が異常になつても、実作業側の計算機
が故障しない限り入出力制御に支障はないので直
ちにシステムダウンになることはない。
第4図のようにデータベース領域中の特定のアド
レスにあるチエツク用データを予め規約された方
法で定期的に更新するようになつている。この更
新はもちろん等値化要求プログラムを通じて行わ
れ、例えば1秒周期で値を1ずつ増加させるよう
な更新をする。このように更新されたデータは二
重化制御装置3により逐一待機側に転写されるの
で、待機側においても特定アドレスのデータが同
様に変化する。待機側においては待機用プログラ
ムによつてこのデータの変化状況がチエツクさ
れ、予め規約されたとおりの変化をしているかど
うか判定される。二重化制御装置3のデータ転写
機能が正常ならば、待機側のこのデータも予め規
約されたとおりに変化する筈であるから、これに
よつてデータ転写機能の異常の有無が検出でき
る。データ転写機能の異常が検出されたときはそ
の旨がオペレータに報知される。オペレータはこ
の報知に接したら、二重化制御装置の修理を計算
機システムの定期点検期間あるいはもし可能であ
れば運転期間中に行つて機能を回復させる。デー
タ転写機能が異常になつても、実作業側の計算機
が故障しない限り入出力制御に支障はないので直
ちにシステムダウンになることはない。
なお、二重化制御装置3には自己診断機能が付
与されて、二重化制御装置3の大部分の異常はこ
れによつて検出報知され、オペレータによる適切
な処置がとれるようになつているが、データ転写
機能は自己診断がきかない部分の1つである。し
かし、データ転写機能の異常については、上記の
ように待機側の計算機によつて検出報知されるの
で、それに対応したオペレータの適切な処置によ
つて計算機システムのダウンが回避される。
与されて、二重化制御装置3の大部分の異常はこ
れによつて検出報知され、オペレータによる適切
な処置がとれるようになつているが、データ転写
機能は自己診断がきかない部分の1つである。し
かし、データ転写機能の異常については、上記の
ように待機側の計算機によつて検出報知されるの
で、それに対応したオペレータの適切な処置によ
つて計算機システムのダウンが回避される。
以上のように本発明によれば、メモリ転写手段
の改善により、2つの計算機間のメモリ転写が良
好な実時間性を保つて行え、かつ実動作側の計算
機のプログラム暴走などによりメモリが破壊され
ても待機側の計算機には波及しない二重化計算機
システムが実現できる。
の改善により、2つの計算機間のメモリ転写が良
好な実時間性を保つて行え、かつ実動作側の計算
機のプログラム暴走などによりメモリが破壊され
ても待機側の計算機には波及しない二重化計算機
システムが実現できる。
第1図は、本発明実施例の概念的構成図、第2
図は、第1図の装置の要部の詳細図、第3図およ
び第4図は2つの計算機のメモリにおける情報配
置図兼動作説明図である。 1,2……計算機、3……二重化制御装置、4
1,42……入出力バス、5……入出力バス切換
器、6……入出力装置、11,21……プロセツ
サ、12,22……メモリ、31……アドレスモ
ニタ部、32……監視部、33……データベース
等値化部、34……データベース複写部。
図は、第1図の装置の要部の詳細図、第3図およ
び第4図は2つの計算機のメモリにおける情報配
置図兼動作説明図である。 1,2……計算機、3……二重化制御装置、4
1,42……入出力バス、5……入出力バス切換
器、6……入出力装置、11,21……プロセツ
サ、12,22……メモリ、31……アドレスモ
ニタ部、32……監視部、33……データベース
等値化部、34……データベース複写部。
Claims (1)
- 【特許請求の範囲】 1 入出力装置を共用する2つの計算機と、これ
ら計算機の動作を監視し制御する二重化制御装置
とを有する待機冗長形の二重化計算機システムに
おいて、前記2つの計算機はそれぞれ自己のメモ
リ装置を備え、それぞれのメモリ装置にアドレス
番号の小さい方からI/Oコントロールプログラ
ム、データベース、等値化要求プログラムの順に
情報を配置し、実作業時どちらの計算機によつて
も共通に利用されるたぐいのデータへのアクセス
は等値化要求プログラムを通じて行うようにし、
かつこの等値化要求プログラムによつて前記のた
ぐいのデータの書込みを行つたときは前記二重化
制御装置に対して等値化要求信号を発するように
し、 前記二重化制御装置は、転写すべきデータのア
ドレス情報を監視し一時記憶するバツフアメモリ
を含み前記等値化要求信号を受けるアドレスモニ
タ部と、一時記憶されたアドレス情報を使用して
実作業側の計算機内メモリ装置から転写すべきデ
ータを読み出し待機側計算機内のメモリ装置へ当
該データを書き込むデータベース等値化部と、全
データベースを実作業側計算機から待機側計算機
へ転写するデータベース複写部と、2つの計算機
の状態及びアドレスモニタ部を監視し前記データ
ベース等値化部及びデータベース複写部の動作を
制御する監視部を備え、前記等値化要求信号に基
づいて書込みの行われたデータを実作業側の計算
機のメモリ装置から待機側の計算機のメモリ装置
に転写するようにしたことを特徴とする二重化計
算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55163044A JPS5786968A (en) | 1980-11-19 | 1980-11-19 | Doubled computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55163044A JPS5786968A (en) | 1980-11-19 | 1980-11-19 | Doubled computer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5786968A JPS5786968A (en) | 1982-05-31 |
| JPS6119060B2 true JPS6119060B2 (ja) | 1986-05-15 |
Family
ID=15766107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55163044A Granted JPS5786968A (en) | 1980-11-19 | 1980-11-19 | Doubled computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5786968A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637438U (ja) * | 1986-07-01 | 1988-01-19 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61206046A (ja) * | 1985-03-11 | 1986-09-12 | Toshiba Corp | プログラマブルコントロ−ラのバツクアツプ装置 |
| JP2701739B2 (ja) * | 1994-05-25 | 1998-01-21 | 日本電気株式会社 | プロセッサの系切替え方式 |
-
1980
- 1980-11-19 JP JP55163044A patent/JPS5786968A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637438U (ja) * | 1986-07-01 | 1988-01-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5786968A (en) | 1982-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5758113A (en) | Refresh control for dynamic memory in multiple processor system | |
| US5890003A (en) | Interrupts between asynchronously operating CPUs in fault tolerant computer system | |
| EP0447576A1 (en) | Synchronization of fault-tolerant computer system having multiple processors | |
| JPH07117903B2 (ja) | 障害回復方法 | |
| EP1380950B1 (en) | Fault tolerant information processing apparatus | |
| US6389554B1 (en) | Concurrent write duplex device | |
| JPS6119061B2 (ja) | ||
| JPS6119060B2 (ja) | ||
| JPS641809B2 (ja) | ||
| JPS60157643A (ja) | 二重化計算機 | |
| JP2500447B2 (ja) | メモリコピ―方式 | |
| JPS6095663A (ja) | 2重化磁気デイスク装置の自動切換装置 | |
| JPH08179994A (ja) | コンピュータシステム | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS59201110A (ja) | プログラマブルコントロ−ラ | |
| JPH0362244A (ja) | 半導体外部記憶装置におけるデータ保証制御方式 | |
| JPH03269745A (ja) | 二重化プロセッサシステム | |
| JPH02277142A (ja) | 二重系計算機システム | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JPH0283631A (ja) | 二重化情報処理装置のメモリアクセス方式 | |
| JPH06348604A (ja) | メモリコピー方式 | |
| JPH08137709A (ja) | 情報処理システム | |
| JPH0215353A (ja) | 特定アドレス時異常設定方式 | |
| JPH0936863A (ja) | 冗長システム | |
| JPH10254723A (ja) | 二重化コンピュータシステム |