JPH0668540B2 - 半導体メモリ試験装置 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は被試験メモリをパターン発生器よりのアドレ
スによりアクセスすると共に、パターン発生器よりのデ
ータを書込み、その後、パターン発生器よりのアドレス
信号によつてその被試験メモリを読出し、その読出され
たデータを期待値と比較して被試験メモリを試験する半
導体メモリ試験装置に関する。

「従来の技術」 従来のこの種の半導体メモリ試験装置は例えば第４図に
示すように構成されていた。パターン発生器１１のアド
レス端子１２よりアドレス信号を被試験メモリ１３に与
え、被試験メモリ１３のそのアドレスに、パターン発生
器１１で発生したデータ端子１４よりのデータを書込
む。その後パターン発生器１１より被試験メモリ１３に
アドレスを印加して読出し、その時読出されたデータ
と、パターン発生器１１から出力されたデータ、つまり
期待値データとの比較を論理比較器１５にて行い、被試
験メモリ１３の良否判定を行う。

パターン発生器１１はアドレス発生部２１、データ発生
部２２、データメモリ２３、クロツク制御信号発生部２
４、シーケンス制御部２５により構成される。シーケン
ス制御部２５はアドレス発生部２１、データ発生部２
２、クロツク制御信号発生部２４の制御を行う。アドレ
ス発生部２１は被試験メモリ１３に印加するアドレス信
号の発生を行う。データ発生部２２は被試験メモリ１３
に印加するデータ、つまり書込みデータ及び論理比較器
１５に出力する期待値データの発生を行う。

データメモリ２３はデータ発生部２２と同じく被試験メ
モリ１３に印加するデータ及び論理比較器１５に出力す
る期待値データの発生を行う。データメモリ２３はあら
かじめ書込んでおいたデータを読出すことによりデータ
発生を行う。データ発生部２２は規則性のあるデータ発
生に用いられ、データメモリ２３は規則性のないランダ
ムなデータ発生に用いられている。データ発生部２２よ
りデータをデータ端子１４へ出力するか、データメモリ
２３よりデータをデータ端子１４へ出力するかはマルチ
プレクサ２６により切換える。

クロツク制御信号発生部２４は被試験メモリ１３に印加
するクロツクの制御信号を発生する。

「発明が解決しようとする問題点」 この第４図に示した従来の半導体メモリ試験装置は次の
ような欠点があつた。

(イ)第５図に示すようにランダムアクセスポートとシリ
アルアクセスポートとを持つメモリがある。このメモリ
のＲＡＭ部２７はランダムアクセスポートを介して通常
のダイナミツクＲＡＭと同等の動作をする。このメモリ
のＳＡＭ部２８はメモリチツプ内部のポインタによりア
クセスされ、クロツクに同期して書込み、または読出し
が行われ、ポインタはクロツクが入力されることにより
１ずつ増加する。またＲＡＭ部２７とＳＡＭ部２８との
間でデータ転送を行うことができ、かつＲＡＭ部２７と
ＳＡＭ部２８とは非同期に独立に動作させることが可能
である。

このようなランダムアクセスポートとシリアルアクセス
ポートを持つたメモリを試験する場合には、パターン発
生器にアドレス発生部、データ発生部が一系統しかない
ため、ＲＡＭ部２７とＳＡＭ部２８とに対して独立にか
つ同時にデータを発生することができない。またデータ
メモリ２３を利用してもこれをアクセスするためにアド
レス発生部２１からのアドレスを使用するため、これを
ＳＡＭ部２８のアドレスとするとこれは順番に発生する
ため、ランダムに発生させるＲＡＭ部２７に対するアド
レス発生が行えない。

(ロ)書込みポインタと読出しポインタとを持つＦＩＦＯ
メモリは書込みアドレス、読出しアドレスはそれぞれの
ポインタにより決定され、これらのポインタは書込みク
ロツク、読出しクロツクによつてインクリメントする。
このメモリを試験する場合、従来はデータメモリよりデ
ータを発生していた。しかし被試験メモリは書込み時は
書込みポインタ、読出しは読出しポインタによりアドレ
スが決定するのに対し、データメモリをアクセスするア
ドレスを発生するアドレス発生部は一系統しかないの
で、書込みポインタに対するアドレスを発生させると、
読出しポインタに対するアドレスを発生することができ
ない。

「問題点を解決するための手段」 この発明によればパターン発生器より発生したアドレス
信号を被試験メモリに印加してアクセスし、またデータ
をその被試験メモリに印加して書込むように構成すると
共に、上記アドレス信号によつてバツフアメモリを被試
験メモリと同様にアクセスし、かつまた被試験メモリに
対して書込みを供給したデータをそのバツフアメモリに
書込むようにされる。つまり被試験メモリと同一内容の
データがバツフアメモリに書込まれるようにされる。被
試験メモリを読出す場合にはバツフアメモリも同一アド
レスを読出し、そのバツフアメモリより読出されたデー
タを期待値として被試験メモリより読出されたデータと
論理比較器で比較するようにされる。

更にランダムアクセスポート及びシリアルアクセスポー
トを持つメモリを試験できるように、上記バツフアメモ
リのアドレスの入力側にマルチプレクサを設け、更にカ
ウンタを設け、このカウンタに被試験メモリのポインタ
をセツトするアドレスをロードすることができるように
され、かつそのカウンタをクロツクごとに歩進させるこ
とができるようにし、そのカウンタの内容か、被試験メ
モリへ供給するアドレスかのいずれかを前記マルチプレ
クサで選択してバツフアメモリのアドレスへ供給するよ
うにする。このようにして被試験メモリをランダムアク
セスする時は、被試験メモリへ供給するアドレスをマル
チプレクサによつて選択してバツフアメモリにも供給し
てバツフアメモリをランダムアクセスし、また被試験メ
モリに対しポインタを設定してそれより順次自動的にク
ロツクごとにアドレスを更新する場合は、前記カウンタ
にそのポインタをロードし、そのカウンタをクロツクご
とに歩進し、そのカウンタの内容でバツフアメモリをア
クセスするようにすることによつてランダムアクセスポ
ート及びシリアルアクセスポートを持つメモリを試験す
ることが可能となる。この場合、読出しと書込みとを同
時に行う場合においては、そのようなマルチプレクサと
バツフアメモリとの組をもう１組設けることによつてそ
の一方のバツフアメモリを書込み、他方のバツフアメモ
リを読出しとすることによつて被試験メモリに対し書込
み読出しを同時に行つている場合の試験を行うことがで
きる。

更に被試験メモリとして書込みポインタ及び読出しポイ
ンタを持つＦＩＦＯメモリを試験する場合にはバツフア
メモリのアドレスの入力側にマルチプレクサを設け、か
つカウンタを二つ設けてバツフアメモリはマルチプレク
サによつて被試験メモリに対するアドレスと、前記二つ
のカウンタの各内容との三つのうち一つ選んでバツフア
メモリへアドレスとして供給できるように構成し、その
各カウンタに、それぞれ被試験メモリの各ポインタに格
納するアドレスを同様に格納し、しかもこれら一方のカ
ウンタを書込みポインタに対するその書込みポイントの
セツト、他方のカウンタを読出しポインタに対する読出
しポイントのセツトに利用することにより、またこれら
カウンタを被試験メモリの書込みクロツク、読出しクロ
ツクで歩進させることによつて被試験メモリに対する書
込みと同様の書込みをバツフアメモリに行うことがで
き、かつ被試験メモリの読出しと同様にバツフアメモリ
を読出すことができる。

「実施例」 第１図にこの発明の第１実施例、つまりランダムアクセ
スポートとシリアルアクセスポートとをもつメモリを試
験する場合にこの発明を適用した例を示し、第４図と対
応する部分には同一符号を付けてある。

この発明では被試験メモリ１３と同等またはそれ以上の
記憶容量を持つたバツフアメモリ３１と、パターン発生
器１１内にバツフアメモリ３１に対する制御信号発生器
３２とが設けられる。バツフアメモリ３１は被試験メモ
リ１３のデータビツト数に応じてメモリ構成を変えるこ
とができる。すなわち被試験メモリ１３が１ワード１ビ
ツトの時はバツフアメモリ３１も１ワード１ビツト構成
に、被試験メモリ１３が１ワード４ビツトの時はバツフ
アメモリ３１も１ワード４ビツト構成とされる。

バツフアメモリ３１には被試験メモリ１３と同一データ
が与えられており、被試験メモリ１３の同一アドレスに
同一データがバツフアメモリに書込まれ、また被試験メ
モリ１３と同一アドレスで、バツフアメモリ３１がアク
セスされるようになされる。このためバツフアメモリ３
１のアドレス入力端子と直列に２入力マルチプレクサ３
７が挿入され、そのマルチプレクサ３７の一方の１入力
側にカウンタ３８が接続される。カウンタ３８はパター
ン発生器１１で発生したアドレスをロードする機能、カ
ウンタ３８の値をインクリメント（順次１加算）、デク
リメント（順次１減算）及び保持する機能を有する。マ
ルチプレクサ３７はバツフアメモリ３１に印加するアド
レスを、パターン発生器１１で発生た端子１２のアドレ
スにするか、カウンタ３８の計数値にするかの選択を行
う。

カウンタ３８の制御はパターン発生器１１の制御信号発
生部３２より出力されるカウンタ制御信号により行う。
マルチプレクサ３７の切換えもパターン発生器１１の制
御信号発生部３２より出力されるマルチプレクサ制御信
号により行う。

ランダムアセクスポートとシリアルアクセスポートを持
つメモリにおいてはＳＡＭ部はポインタによりアクセス
される。そのポインタの初期設定は外部から与えるアド
レスによつて行われるが、その初期値がカウンタ３８に
も設定される。

被試験メモリ１３のＲＡＭ部に対し、パターン発生器１
１からアドレス及びデータを与え、これと同時にそのア
ドレスをマルチプレクサ３７を通じてバツフアメモリ３
１に与えてアクセスし、また前記データをバツフアメモ
リ３１に与えて同時に書込み、その後、被試験メモリ１
３のＲＡＭ部内のデータをＳＡＭ部に転送し、パターン
発生器１１からアドレスにより被試験メモリ１３のＳＡ
Ｍ部のポインタを初期設定し、同時にそのアドレスによ
りカウンタ３８を初期設定し、そのカウンタ３８により
バツフアメモリ３１をアクセスして読出し、これと同期
して被試験メモリ１３のＳＡＭ部からの読出しデータと
バツフアメモリ３１の読出しデータとを論理比較するこ
とにより被試験メモリを試験することができる。

ランダムアクセスポートとシリアルアクセスポートを持
つメモリではそれぞれのポートを非同期に、つまり独立
に動作させることが可能であるが、第２図に示すように
第１図におけるバツフアメモリ３１、マルチプレクサ３
７の組の他にバツフアメモリ４１、マルチプレクサ４２
の組を設けることにより、例えばこの被試験メモリをシ
リアルアクセスポートから読出しを行いながら、ランダ
ムアクセスポートよりデータを書込む試験を行うことが
できる。カウンタ３８でバツフアメモリ４１をアクセス
し、シリアルポートのための期待値をバツフアメモリ４
１から発生し、被試験メモリ１３にランダムアクセスポ
ートを通じて書込みを行うと同時にバツフアメモリ３１
に対して同時にそのデータの書込みを行う。

第３図は書込みポインタ及び読出しポインタをもつＦＩ
ＦＯメモリの試験装置にこの発明を適用した第２実施例
を示す。第１図に示した構成に対しカウンタ４３を設
け、カウンタ３８、カウンタ４３はパターン発生器１１
からの制御信号により独立に動作する。マルチプレクサ
３７はパターン発生器１１からのアドレス、カウンタ３
７の計数値、カウンタ４３の計数値のうちのいずれかを
選択してバツフアメモリ３１のアドレスに印加する。

被試験メモリ１３の書込みポインタを初期化する時に、
カウンタ３８にパターン発生器１１からのその初期化ア
ドレスを格納し、被試験メモリ１３の読出しポインタを
初期化する時にカウンタ４３にその初期化アドレスを格
納する。被試験メモリ１３に書込みクロツクが印加さ
れ、書込みが行われる時にはマルチプレクサ３７でカウ
ンタ３８を選択し、バツフアメモリ３１に書込みを行
う。被試験メモリ１３に読出しクロツクが印加され、読
出しが行われる時にはマルチプレクサ３７でカウンタ４
３を選択し、バツフアメモリ３１をアクセスする。バツ
フアメモリ３１の出力と被試験メモリ１３の出力とを論
理比較器１５で比較する。このようにして試験を行うこ
とによりパターン発生器１１ではカウンタ３８、カウン
タ４３を初期化する時のみアドレスを発生すれば良く、
被試験メモリ１３に印加する書込みクロツク、読出しク
ロツクに合せて、パターン発生器１１からアドレスを発
生する必要もない。

「発明の効果」 以上述べたようにこの発明によればカウンタとマルチプ
レクサとバツフアメモリとを設け、被試験メモリのポイ
ンタにアドレスを設定する際に、そのアドレスを前記カ
ウンタに格納し、そのカウンタを被試験メモリのポイン
タを順次変化させるクロツクと同期して順次変化させ、
そのカウンタの計数値をマルチプレクサにより選択して
バツフアメモリへアドレスとして供給することにより、
バツフアメモリの被試験メモリのアドレスと同一アドレ
スに対し同一データを書込み、又は読出しすることが、
メモリのＳＡＭ部やＦＩＦＯメモリに対し行うことがで
き、その際にパターン発生器から、各アクセスごとにい
ちいちアドレスを発生する必要がない。またマルチプレ
クサの選択によりパターン発生器から発生したアドレス
を被試験メモリ、及びバツフアメモリへも供給すること
ができる。

更に第２図に示したようにマルチプレクサ及びバツフア
メモリを２組設ければ、被試験メモリのＲＡＭ部と、Ｓ
ＡＭ部とを独立に試験することができる。また第３図に
示したようにカウンタを２組設けると、ＦＩＦＯメモリ
に対し、読出し、書込み操作を簡単に行うことができ
る。

【図面の簡単な説明】

第１図はランダムアクセスポート及びシリアルアクセス
ポートを持つメモリの試験に適するこの発明の実施例を
示すブロツク図、第２図は同様にランダムアクセスポー
ト及びシリアルアクセスポートを持つメモリの試験に適
するこの発明の他の実施例を示すブロツク図、第３図は
書込みポインタ及び読出しポインタを持つＦＩＦＯメモ
リの試験に適するこの発明の実施例を示すブロツク図、
第４図は従来の半導体メモリ試験装置を示すブロツク
図、第５図はランダムアクセスポート及びシリアルアク
セスポートを持つメモリの概念を示す図である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】パターン発生器よりのアドレス信号を被試
   験メモリへ印加し、またパターン発生器よりのデータを
   被試験メモリに与えてこれを書込み、パターン発生器よ
   りのアドレス信号より被試験メモリを読出してその読出
   しデータと期待値とを論理比較器で比較して被試験メモ
   リの試験を行う半導体メモリ試験装置において、 上記パターン発生器よりのアドレス信号をロードするこ
   とができ、上記パターン発生器からの制御信号により計
   数値に対し、順次１ずつ変化させることができるカウン
   タと、 そのカウンタの計数値と上記パターン発生器からのアド
   レス信号との何れかを選択して出力するマルチプレクサ
   と、 そのマルチプレクサの出力がアドレス信号として与えら
   れ、上記パターン発生器よりのデータが書込みデータと
   して与えられるバツフアメモリとを備え、 上記パターン発生器よりのアドレス信号により上記被試
   験メモリが読出されて上記論理比較器へ供給されると共
   に上記バツフアメモリから同時に読出された出力が期待
   値として上記論理比較器へ供給されることを特徴とする
   半導体メモリ試験装置。