JPH0668609A - ディスク装置 - Google Patents

Abstract

(57)【要約】 【目的】 固定磁気ディスク装置のディスクにおけるバ
ッドセクタを確実に検出し、バッドセクタのアクセスを
禁止する。 【構成】 ヘッド３の出力段に微分回路１８を設け、微
分波形に基づいて読み取り出力波形のピークを示すパル
スを形成する。コンパレータ３２、３３によってゲート
パルスを形成し、ピーク検出パルスとゲートパルスの論
理積でリードパルスを作る。トラックフォーマットのリ
ードを複数回行う。このリード毎にコンパレータ３２、
３３の参照電圧を切換える。リードパルスに基づいてエ
ラーを検出し、エラーを含むセクタ（バッドセクタ）を
登録する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固定磁気ディスク装置
（ＨＤＤ）又はこれに類似のディスク装置に関し、更に
詳細には、不良セクタの検出を確実に行うことができる
ディスク装置に関する。

【０００２】

【従来の技術】固定磁気ディスク装置の記録媒体ディス
クは多数のトラック（シリンダ）を有し、各トラックに
は予め所定のトラックフォーマットが書き込まれてい
る。トラックフォーマットは、多数のセクタを含み、各
セクタにはＩＤフィールドとデータフィールドとが含ま
れている。この種のディスクにおいて記録媒体磁気ディ
スクの部分的欠陥に起因するトラックフォーマットの部
分的記録不良が問題になる。この不良を検出するため
に、固定磁気ディスク装置の製作者は、所定のトラック
フォーマットを書き込んだ後にこれを読み取ってエラー
チェックを行う。ＩＤフィールドにはセクタアドレス等
のＩＤデータが書き込まれていると共にＣＲＣ（Cyclic
Redundancy Check ）データ等のエラ−チェック用デ
−タが書き込まれているので、ＣＲＣデータ等に基づい
てエラーチェックを行うことができる。また、デ−タフ
ィ−ルドには主デ−タ（主情報）とエラ−訂正（ＥＣ
Ｃ）が書き込まれているので、主デ−タのエラ−チェッ
クも可能である。エラーチェックによってエラーが検出
されたセクタ又はトラックはバッド（不良）セクタ又は
バッドトラックとしてこれ等のアドレス信号がＲＯＭ又
はディスクの所定トラックに登録される。その後に登録
されたバッドセクタ又はバッドトラックのアクセス命令
があった時には、このアクセスを禁止し、代替セクタ又
は代替トラックを割り当てる。これにより、顧客使用時
におけるリードエラーの発生が少なくなる。

【０００３】

【発明が解決しようとする課題】ところで、従来の方法
でバッドセクタ又はバッドトラックを検出して登録して
も、ディスクの特性の経時変化、電源電圧、温度の変動
等によって工場から出荷した後にトラックフォーマット
のリードエラーが生じることがある。主情報（データ）
の書き込み後にリードエラーが発生すると、主情報を再
現させることが不能になる。

【０００４】そこで、本発明の目的は不良セクタの検出
を正確に行うことができるディスク装置を提供すること
にある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
の本発明は、記録媒体ディスクに書き込まれた複数のセ
クタを含むトラックフォーマットを読み取ることができ
ると共に、前記トラックフォーマットに従って書き込ま
れた主情報を読み取ることができるディスク装置であっ
て、前記ディスクの回転手段と、前記ディスクに書き込
まれた前記トラックフォーマットを読み取るための読み
取り手段と、前記読み取り手段に結合され、前記読み取
り手段から得られた読み取り出力波形を微分する微分回
路と、前記微分回路に結合され、前記微分回路から得ら
れた微分出力がこの微分出力の最大値（山の値）と最小
値（谷の値）とのほぼ中間の基準電圧レベルを横切る時
点に同期して前記読み取り出力波形のピーク（最大値側
ピ−クと最小値側ピ−クとの一方又は両方）を示すピー
ク検出パルスを形成するピーク検出パルス形成回路と、
前記読み取り手段から得られた正常の読み取り出力波形
におけるピークレベルと前記基準電圧レベルとの間に設
定された電圧レベルの異なる複数の参照電圧を選択的に
発生する参照電圧発生手段と、一方の入力端子が前記信
号読み取り手段に結合され、他方の入力端子が前記参照
電圧発生手段に結合された電圧比較手段と、前記ピーク
検出パルス形成回路と前記電圧比較手段とに結合され、
前記電圧比較手段から得られた前記読み取り出力波形が
前記参照電圧を横切っていることを示す出力パルスの期
間に前記ピーク検出パルスが位置している時にのみ前記
ピーク検出パルスに対応するリードパルスを出力するよ
うに形成されたリードパルス形成手段と、前記リードパ
ルス形成手段に結合され、前記リードパルスに基づいて
前記セクタの不良の有無を検出する不良検出手段と、前
記不良検出手段に結合され、前記不良検出手段から得ら
れた不良セクタを示す情報を前記ディスク又は別のメモ
リに登録する不良セクタ登録手段と、前記トラックフォ
ーマットの読み取りを複数回実行するように前記読み取
り手段による走査を制御し且つ前記複数回の読み取り時
に前記参照電圧のレベルを切換えるように前記参照電圧
発生手段を制御する制御手段とを備えたディスク装置に
係わるものである。なお、請求項２に示すように正相読
み取り出力と逆相読み取り出力とを得るように構成し、
それぞれの微分出力を得るように構成することができ
る。

【０００６】

【発明の作用及び効果】本発明においては、電圧比較手
段の出力パルスは微分手段に基づいて得られたピーク検
出パルスが真のピークを示す信号であるか否かの判断に
使用される。即ち、比較手段の出力パルスの期間内にピ
ーク検出パルスが発生した時のみ真のピークと判定され
る。従って、ノイズ等による偽りのピークは除外され
る。比較手段の出力パルス（ゲートパルス）の有無及び
幅は読み取り出力波形に依存している。読み取り出力波
形が参照電圧を横切らない場合には出力パルス（ゲート
パルス）が発生しない。比較手段から出力パルス（ゲー
トパルス）が発生しなければ、ピーク検出パルスが真の
ピークであるか否かの判定が不可能になり、ピーク検出
パルスに対応するリードパルスも発生しない。この結
果、不良検出手段は不良を示す出力を発生する。本発明
においては、比較手段に与えられる参照電圧が複数用意
され、複数の参照電圧による比較出力パルスが形成され
る。従って、ピーク検出パルスが真のピークであるか否
かの判定が厳しく行われ、ディスクの不良又はトラック
フォーマットの不良に基づくバッドセクタが正確に検出
される。主情報のリード（読み出し）及びライト（書き
込み）時にバッドセクタ又はバッドトラックのアクセス
が禁止される。バッドセクタの判定が厳しく行われるの
で、温度変化や電源電圧変化によるリ−ドエラ−の新た
な発生が防止される。

【０００７】

【第１の実施例】次に、図１〜図１０を参照して本発明
の実施例に係わる固定磁気ディスク装置を説明する。図
１において、記録媒体磁気ディスク１は着脱不能にディ
スクモータ２に結合されている。モータ２はディスク１
を高速且つ定速回転させる。読み取り手段としての磁気
ヘッド３はコア４とコイル５とから成り、アーム６に支
持されている。アーム６の先端のヘッド３をディスク１
の半径方向に移動させて所定トラックに位置決めするた
めにアーム６はヘッド移動装置７に結合されている。

【０００８】ディスク１は同心円状に多数のトラック
（シリンダ）８を有し、各トラック８には所定のトラッ
クフォーマットが記録されている。１つのトラックのフ
ォーマットは多数（この例では４３個）のセクタ９を含
み、各セクタ９は、図２に概略的に示すようにＩＤフィ
ールド１０とデータフィールド１１とを含み、ＩＤフィ
ールド１０にはアドレス信号記録領域１２とＣＲＣデー
タ記録領域１３とが設けられている。また、データフィ
ールド１１には主データ（情報）記録領域１４とＥＣＣ
記録領域１５とが設けられている。１つのセクタ９に
は、図２の他にトラッキングサーボのための信号、同期
信号等が書き込まれた領域及びギャップが設けられてい
るが、これ等の図示は省略されている。

【０００９】再び図１を説明すると、ヘッド３のコイル
５は差動信号出力手段としての差動増幅回路１６に接続
されている。ディスク１とヘッド３との間に相対的走査
運動が生じることにより、差動増幅回路１６の一対の出
力ライン１７ａ、１７ｂには図５（Ａ）に示す正相読み
取り出力波形と図５（Ｂ）に示す逆相読み取り出力波形
とが得られる。なお、図５（Ａ）（Ｂ）では４ビットの
論理の“１”の出力が原理的に示されている。

【００１０】差動増幅回路１６の一対の出力ライン１７
ａ、１７ｂに結合された差動型微分回路１８は図５
（Ａ）（Ｂ）に示す正相及び逆相読み取り出力波形をそ
れぞれ微分して図５（Ｃ）（Ｄ）に示す正相及び逆相の
微分出力を一対の出力ライン１９ａ、１９ｂに出力す
る。なお、図５（Ａ）〜（Ｄ）の各波形は直流の基準電
圧レベルＬ0 （２Ｖ）を中心にして振動する波形であ
る。この基準電圧レベルＬ0 は各波形の最大値（山の値
即ち正側ピ−ク）と最小値（谷の値即ち負側ピ−ク）と
の中間値である。

【００１１】微分回路１８の一対の出力ライン１９ａ、
１９ｂに結合されたピーク検出パルス形成回路２０は一
般はゼロクロス検出回路と呼ばれるものであり、図５
（Ｃ）（Ｄ）に示す正相及び逆相の微分出力が基準電圧
レベルＬ0 を横切る時点を検出し、この時点に対応させ
て図５（Ｅ）に示すピーク検出パルスをライン２１に発
生するものである。

【００１２】図３は図１の微分回路１８とピーク検出パ
ルス形成回路２０とを原理的に示し、図６は図３のＡ〜
Ｇ点の状態を示す。微分回路１８は差動増幅器２２と、
抵抗２３とコンデンサ２４の時定数回路の組み合せによ
って構成されている。ピーク検出パルス形成回路２０
は、第１及び第２のピーク検出用コンパレータ２５、２
６と、ピーク検出用基準電圧レベル付与手段としての基
準電圧源２７と、ピーク検出パルス発生回路２８とから
成る。なお、ピーク検出パルス発生回路２８は一対のモ
ノマルチバイブレータ（ＭＭＶ）２９、３０とＯＲゲー
ト３１とから成る。第１のピーク検出用コンパレータ２
５の一方の入力端子は一方の微分出力ライン１９ａに接
続され、他方の入力端子は基準電圧源２７に接続されて
いる。従って、第１のピーク検出用コンパレータ２５は
図６（Ａ）に示すライン１９ａの微分出力ａと基準電圧
源２７の基準電圧レベルＬ0 とを比較し、微分出力ａが
基準電圧レベルＬ0 を横切る期間に対応するパルス幅を
有する図６（Ｃ）の比較出力パルスを発生する。また、
第２のピーク検出用コンパレータ２６は図６（Ｂ）に示
すライン１９ｂの逆相微分出力ｂと基準電圧レベルＬ0
とを比較し、図６（Ｄ）に示す比較出力パルスを発生す
る。一対のコンパレータ２５、２６に接続された一対の
ＭＭＶ２９、３０は、図６（Ｃ）（Ｄ）の比較出力パル
スの前縁に同期して図６（Ｅ）（Ｆ）に示すパルスを出
力する。ＭＭＶ２９、３０に接続されたＯＲゲート３１
は図６（Ｅ）（Ｆ）のパルスに対応した図６（Ｇ）のパ
ルスをライン２１に送出する。図６（Ａ）（Ｂ）は図５
（Ｃ）（Ｄ）に対応し、図６（Ｇ）は図５（Ｅ）に対応
している。。図５（Ｅ）及び図６（Ｇ）のパルスは図５
（Ａ）（Ｂ）の読み取り出力波形のピークに対応して発
生するので、ピーク検出パルスと呼ぶことができる。

【００１３】再び、図１を説明すると、ゲートパルスを
形成するため比較手段として正相用コンパレータ３２と
逆相用コンパレータ３３とが設けられている。正相及び
逆相用コンパレータ３２、３３の一方の入力端子は正相
及び逆相読み取り出力ライン１７ａ、１７ｂに接続さ
れ、他方の入力端子は参照電圧発生手段３４における分
圧点３５に接続されている。参照電圧発生手段は直流電
源端子３６とグランドとの間に接続された第１及び第２
の抵抗Ｒ1 、Ｒ2 と、この第１及び第２の抵抗Ｒ1 、Ｒ
2 に第１及び第２のスイッチＳ1 、Ｓ2 を介して並列に
接続された第３及び第４の抵抗Ｒ3 、Ｒ4 とから成る。
第１及び第２のスイッチＳ1 、Ｓ2 は制御可能な電子ス
イッチから成り、制御回路３７による制御に基づいて選
択的にオン・オフし、分圧比を変える。これにより、分
圧点３５にはレベルの異なる第１、第２及び第３の参照
電圧Ｌ1 、Ｌ2 、Ｌ3 が得られる。この参照電圧の切換
えは後述から明らかなようにトラックフォーマットの読
み取り時に行われる。

【００１４】図７（Ａ）（Ｂ）は正相及び逆相の読み取
り出力波形と第１、第２及び第３の参照電圧Ｌ1 、Ｌ2
、Ｌ3 との関係を示す。第１、第２及び第３の参照電
圧Ｌ1、Ｌ2 、Ｌ3 は正常に読み取られた出力波形のピ
ーク値と基準電圧ベレルＬ0 との間に設定されている。
図７（Ｃ）（Ｄ）の実線で示すパルスは第２の参照電圧
Ｌ2 と読み取り出力波形との比較出力パルスを示し、破
線は第１及び第３の参照電圧Ｌ1 、Ｌ3 と読み取り出力
波形との比較出力パルスを示す。参照電圧Ｌ1 、Ｌ2 、
Ｌ3 を変えることによって比較出力パルスの時間幅はＴ
1 、Ｔ2 、Ｔ3 のように変化する。なお、第１の参照電
圧Ｌ1 を得る時には第１のスイッチＳ1 をオン、第２の
スイッチＳ2 をオフにし、第２の参照電圧Ｌ2 を得る時
には第１及び第２のスイッチＳ1 、Ｓ2 を共にオフに
し、第３の参照電圧Ｌ3 を得る時には第１のスイッチＳ
1 をオフ、第２のスイッチＳ2 をオンにする。

【００１５】コンパレータ３２、３３に接続されたゲー
トパルス出力回路３８はＯＲゲートから成り、図５
（Ｆ）（Ｇ）の正相及び逆相比較出力パルス（ゲートパ
ルス）の両方を合せた図５（Ｈ）のゲートパルスをライ
ン３９に出力する。

【００１６】リードパルス形成手段４０はＡＮＤゲート
４１とＭＭＶ４２とから成り、ＡＮＤゲート４１の一方
の入力端子はピーク検出パルス出力ライン２１に接続さ
れ、この他方の入力端子はゲートパルス出力ライン３９
に接続されている。従って、ＡＮＤゲート４１は図５
（Ｅ）のピーク検出パルスと図５（Ｈ）のゲートパルス
とが同時に発生している時にのみ高レベルのパルスを図
５（Ｉ）に示すように発生する。ＡＮＤゲート４１に接
続されたＭＭＶ４２は図５（Ｉ）のリードパルスの前縁
に同期して一定のパルス幅のリードパルスを出力ライン
４３に送出する。

【００１７】制御回路３７はディスク装置の各種の制御
を実行するものであり、ここにはリードパルス出力ライ
ン４３、リードデータ出力ライン４４、ライト制御ライ
ン４５が接続され、更にライン４６を介してライト（書
き込み）回路４７、ライン４８、４９を介してスイッチ
Ｓ1 、Ｓ2 、ライン５０を介してヘッド移動装置７が接
続されている。

【００１８】図４は図１の制御回路３７を概略的に示
す。この制御回路３７には、ＰＬＬ（フェーズ・ロック
・ループ）回路５１が含まれている。このＰＬＬ回路５
１は位相比較器５２とローパスフィルタ（ＬＰＦ）５３
とＶＣＯ（電圧制御発振器）５４とから成り、位相比較
器５２の一方の入力端子はリードパルス出力ライン４３
に接続され、他方の入力端子はＶＣＯ５４に接続されて
いる。ＰＬＬ回路５１の出力ライン５５には周知の原理
でビットセルの配列周期に対応した周期を有するバルス
列が得られる。

【００１９】図４のデコ−ダ５６はライン４３に接続さ
れ、ライン４３から供給される例えば、１−７ＲＬＬ方
式又はＭＦＭ方式等に変調されたデ−タをＮＲＺ方式に
復調する。

【００２０】上記復調を実行するためにデコ−ダ５６に
はクロック発生器５７が接続されている。クロック発生
器５７はＰＬＬ回路５１の出力ライン５５に接続され、
ビットセルに対応した周期を有するライン５５のパルス
に基づいてデコ−ダ５６に第１のクロック信号をライン
５７ａで与える。またクロック発生器５７はラインこ５
７ｂによって標準クロックから成る第２のクロック信号
をエラ−チェック及び訂正回路５８に与える。

【００２１】エラーチェック及び訂正回路５８はデコ−
ダ５６及びクロック発生器５７に接続されており、リ−
ドデ−タのエラーの有無を検出する。即ち、トラックフ
ォーマットの再生時においては、図２に示すようにＩＤ
フィールド１０のアドレス信号とＣＲＣデータとが読み
取られ、ＣＲＣデータに基づいてアドレス信号のエラー
の有無を検出する。また、データフィールド１１に主デ
ータが書き込まれたディスクの再生時においては、アド
レス信号のＣＲＣによるチェックと主データとのＥＣＣ
に基づくエラーチェックが行われる。エラ−チェック及
び訂正回路５８でチェック及び訂正されたデ−タはライ
ン４４に送出される。なおライン４４には一般にバッフ
ァメモリが接続される。

【００２２】マイクロコンピュータ５９はＣＰＵ、ＲＡ
Ｍ、ＲＯＭを有し、各種の制御を実行する。マイクロコ
ンピュータ５９にはエラーチェック回路５８が接続され
ている他に、ライト制御ライン４５、ヘッド移動制御ラ
イン５０、トラックフォーマット発生制御ライン６０及
びスイッチ制御ライン６１が接続されている。

【００２３】ライトデータ発生回路６２は、マイクロコ
ンピュータ５９の指示に従ってディスク１に書き込むト
ラックフォーマットを所定のパターンで発生し、これを
ライン４６によって図１のライト回路４７に送る。

【００２４】スイッチ制御回路６３は、トラックフォー
マットのリード時にマイクロコンピュータ５９の指示に
従って図１のスイッチＳ1 、Ｓ2 をオン・オフ制御する
信号を発生する。なお、実際の制御回路３７は図示され
た回路及びライン以外の多くの回路及びラインを有して
いるが、これ等は本発明に直接に関係ないので省略され
ている。

【００２５】次に、ディスク１の初期化動作時において
参照電圧発生手段３４から与える参照電圧を変えること
による効果を説明する。もし、図５（Ａ）（Ｂ）及び図
７（Ａ）（Ｂ）に示すようにライン１７ａ、１７ｂに正
常な振幅の読み出し出力波形が得られている時には、標
準の第２の参照電圧Ｌ2 でトラックフォーマットのリー
ドを十分に達成することができる。一方、ディスク１に
不良箇所があるために図８（Ａ）に示すようにライン１
７ａの読み取り出力波形に低振幅部分ａ1 、ａ2 が含ま
れている場合において、従来と同様に第２の参照電圧Ｌ
2 のみで読み取り出力波形をコンパレータ３２でスライ
スすると、この低振幅部分ａ1 が第２の参照電圧Ｌ2 を
横切っているので、ゲートパルスが得られる。トラック
フォーマット時においてゲートパルスが得られると、エ
ラー検出においてバッドセクタとならないので、バッド
セクタとして登録されない。しかし、経時変化、温度変
化、電源電圧変化等によってフォーマット後の顧客によ
る主データのリード時において、低振幅部分ａ1 が第２
の参照電圧Ｌ2 を横切らないような低い振幅に変化する
と、コンパレータ３２から低振幅部分ａ1 に対応してゲ
ートパルスが発生しなくなる。図８（Ａ）の基準電圧レ
ベルＬ0 よりも下側（負側）の低振幅部分ａ2 において
も正側と同様な状態が生じると、図１の逆相用コンパレ
ータ３３からもゲートパルスが発生しない。本来ゲート
パルスが発生すべき箇所にゲートパルスが発生しなけれ
ば、リードパルスを得ることができなくなり、このセク
タの読み取りが不可能になる。これに対して、本実施例
では第２の参照電圧Ｌ2 によってトラックフォーマット
を読み取ってバッドセクタを検出するのみでなく、第１
及び第３の参照電圧Ｌ1 、Ｌ3 によってもトラックフォ
ーマットを読み取ってバッドセクタを検出する。図８
（Ａ）において、低振幅部分ａ1 が第２の参照電圧Ｌ2
を横切っていても、第１の参照電圧Ｌ1 に切換えると、
低振幅部分ａ1 はＬ1 を横切らなくなり、図８（Ｂ）に
示すようにゲートパルスが発生せず、図８（Ｃ）に示す
ようにリードパルスの欠落が生じ、ＣＲＣチェックがエ
ラーになり、バッドセクタ登録が行われる。これによ
り、その後にリードが不可能になる恐れがあるセクタの
使用が禁止される。

【００２６】第１及び第２の参照電圧Ｌ1 、Ｌ2 を使用
してフォーマット時にバッドセクタの検出を行ってもそ
れなりの効果があるが、本実施例では更に第３の参照電
圧Ｌ3 を使用してバッドセクタの検出を行っている。第
３の参照電圧Ｌ3 は図９（Ａ）の読み取り出力波形に擬
似ピークＰが含まれている時に有益である。図９に示す
ように擬似ピークＰがトラックフォーマットのリード時
に第２の参照電圧Ｌ2を横切っていない場合であって、
その後に読み取る時の温度や電源電圧の変動で第２の参
照電圧Ｌ2 を横切ることがある。この様な状態が生じる
と、ゲートパルスが図９（Ｂ）に示すように分割され、
リードパルスも図９（Ｃ）に示すように分割される恐れ
がある。そこで、本実施例ではトラックフォーマットの
リード時に第３の参照電圧Ｌ3 も使用してバッドセクタ
の検出を行う。第３の参照電圧Ｌ3 が図１の正相用コン
パレータ３２に与えられると、擬似ピークＰが第３の参
照電圧Ｌ3 を横切るので、図９（Ｂ）に示すように正相
ゲートパルスが分割され、リードパルスも図９（Ｃ）に
示すように分割され、バッドセクタが検出される。従っ
て、擬似ピークＰを含むセクタはバッドセクタとして予
め登録され、このセクタは主データのリード及びライト
時に使用されない。

【００２７】図１０はトラックフォーマットのリードに
よるバッドセクタの登録の手順を示す。マイクロコンピ
ユータ５９はブロック７０のスタート後にライトデータ
発生回路６２を制御し、ブロック７１に示すようにトラ
ックフォーマットのデータパターンをセットする。次
に、ライトデータがライト回路４７に送られ、ディスク
１の全トラックにブロック７２に示すようにライトされ
る。次に、ブロック７３に示すように参照電圧をセット
する。なお、第１回目の第２の参照電圧Ｌ2 がセットさ
れる。次に、ブロック７４に示すようにトラックフォー
マットをリードする。次に。ブロック７５に示すように
ＣＲＣデータに基づいてエラーの有無を判定する。この
エラーの有無の判定はセクタ単位に行われる。エラーが
検出された場合にはブロック７６に示すようにバッドセ
クタを登録し、ブロック７４に戻って再び次のセクタを
リードしてエラーを判定する。エラーが検出されない場
合には次のセクタのリードを続ける。ブロック７７で全
セクタのリードが終了したか否かを判定する。次に、ブ
ロック７８で第１、第２及び第３の参照電圧Ｌ1 、Ｌ2
、Ｌ3 によるリードが終了したか否かが判定される。
終了していない時にはブロック７３に戻り、参照電圧を
Ｌ2 、Ｌ1 、Ｌ3 の順に切換える。Ｌ3 によるリードが
終了した時にはブロック７９で所定回数（例えば５回）
のトラックフォーマットの全面ライトが終了したか否か
が判定される。ライトが所定回数に達していない時には
ブロック７１に戻ってトラックフォーマットのライト及
びリードを繰返してバッドセクタを検出して登録する。
ライトが所定回数に達した時にはブロック８０でプログ
ラムが終了する。なお、工場から出荷した後に使用者が
主データを記録し、この主データをリードする時にはス
イッチＳ1 、Ｓ2 を共にオフにして第２の参照電圧Ｌ2
に固定し、トラックフォーマットのリードを進める。こ
の際、リ−ドエラ−が発生したらコンパレ−タ３２、３
３のレベルを変えてリトライ（再読み取り）を行うこと
ができる。

【００２８】

【第２の実施例】次に、図１１及び図１２を参照して第
２の実施例の固定磁気ディスク装置を説明する。但し、
図１１において図１と共通する部分には同一の符号を付
してその説明を省略する。図１１では増幅回路１６の正
相出力ライン１７ａのみが微分回路１８に接続されてい
る。微分回路１８は図１２（Ａ）の正相の読み取り出力
波形を微分して出力ライン１９ａに図１２（Ｂ）の微分
出力を発生する。ピーク検出パルス形成回路２０は１つ
のコンパレータとエッヂ検出回路とから成り、図１２
（Ｂ）の微分出力と基準電圧レベルＬ0 とを比較して方
形波パルスに整形し、この方形波パルスの前縁と後縁に
おいて図１２（Ｃ）に示すピーク検出パルスを発生する
ように構成されている。

【００２９】ゲートパルス用の一方のコンパレータ３２
は図１と同一に接続されている。ゲートパルス用の他方
のコンパレータ３３の一方の入力端子は読み取り出力ラ
イン１７ａに接続され、他方の入力端子は第２の参照電
圧発生手段３４ａに接続されている。第２の参照電圧発
生手段３４ａは第１の参照電圧発生手段３４と同様なも
のであり、図１２（Ａ）に示す基準電圧レベルＬ0 より
も低い３つの参照電圧Ｌ1 ′、Ｌ2 ′、Ｌ3 ′を与え
る。Ｌ1'、Ｌ2'、Ｌ3'はＬ0 を中心にしてＬ1 、Ｌ2 、
Ｌ3 に対称の値に設定されており、第１の参照電圧発生
手段３４と同一の回路構成で得ることができる。これに
より、コンパレータ３２、３３からは図５（Ｆ）（Ｇ）
と同一のパルスが得られ、ゲートパルス出力回路３８か
らは図１２（Ｄ）に示すゲートパルスを得ることができ
る。図１２（Ｃ）（Ｄ）は図５（Ｅ）（Ｈ）に対応する
ので、図１１の装置によっても図１と同様な作用効果が
得られる。

【００３０】

【第３の実施例】図１３及び図１４は第３の実施例のデ
ィスク装置の一部及びこの動作を示す。第３の実施例は
第１の実施例のコンパレータ３２、３３の入力と参照電
圧発生手段３４を少し変えた他は第１の実施例と同一で
ある。従って、変更点のみ説明する。

【００３１】図１３のライン１７ａ、１７ｂは図１の差
動増幅回路１６の出力ライン１７ａ、１７ｂと同一のも
のを示す。２つのコンパレータ３２、３３の一方の入力
端子にはこのライン１７ａ、１７ｂが直接に接続されず
に直流バイアス加算用差動増幅回路９０を介して接続さ
れている。この出力ライン９１、９２には図１４（Ａ）
（Ｂ）に示す正相及び逆相のバイアス加算波形が得られ
る。参照電圧発生手段３４′は差動増幅器９３と全波整
流回路９４と、バイアス付加回路９５とを図１の参照電
圧発生回路３４に加えることによって構成されている。
差動増幅器９３はライン９１、９２に接続され、図１４
（Ａ）（Ｂ）の波形の差の出力を形成する。これが全波
整流され更にバイアス付加回路９５を通って端子３６に
加えられると、分圧点３５に図１４（Ｃ）に示す交流分
を含む参照電圧が得られる。この参照電圧は図１と同様
にスイッチＳ1 、Ｓ2 で切換えられ、Ｌ11、Ｌ12、Ｌ13
と変化する。参照電圧Ｌ11、Ｌ12、Ｌ13の切換えが行わ
れると、コンパレータ３２、３３のゲートパルス発生条
件が変化し、第１の実施例と同様な作用効果が得られ
る。

【００３２】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図３のＭＭＶ２９、３０の代りに、微分回路を
設けてコンパレータ２５、２６の出力パルスの前縁に同
期したパルスを形成することができる。また、図３の微
分回路１８を独立した２つの正相及び逆相用微分回路と
することができる。 （２） 本発明では参照電圧をＬ1 、Ｌ2 、Ｌ3 の３段
に設定できる構成としたが、Ｌ1 、Ｌ2 又はＬ2 、Ｌ3
による２段でも同様効果を得ることができる。例えばＬ
1 、Ｌ2 のみにて行う場合には、図１の第１のスイッチ
Ｓ2 と抵抗Ｒ4とを省いて第３の参照電圧Ｌ3 が発生し
ないようにする。図１２の場合は参照電圧Ｌ3 とＬ3 ′
とを省く。また、図１４の場合は参照電圧Ｌ11を省く。
更にＬ2、Ｌ3 のみにて行う場合も同様である。Ｌ2 、
Ｌ3 による２段の参照電圧切り替えは例えば図１５に示
す回路で行う。図１５において制御回路３７からのライ
ン４９が“Ｈ”になればトランジスタから成るスイッチ
Ｓ2 のコレクタ端子は“Ｌ”になる。即ちＲ2 とＲ4 が
並列接続され、分圧点３５の参照電圧はＬ3 になる。一
方、ライン４９が“Ｌ”であればスイッチＳ3 のコレク
タ端子は他との導通がなく、分圧点３５の電圧はＲ1 、
Ｒ2 により分圧に基づいてＬ2 になる。 （３） 各実施例において増幅回路１６の出力波形及び
微分回路１８の出力波形が直流２Ｖの基準電圧レベルを
中心に上下に振動するように示されているが正負両方の
電源を有する場合にはゼロボルトを基準電圧として振動
させてもよい。 （４） 参照電圧Ｌ1 、Ｌ2 、Ｌ3 等をディジタル信号
をＤ／Ａ変換することによって発生させてもよい。 （５） 本発明を光磁気ディスク装置、フロッピーディ
スク装置等にも適用することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係わる固定磁気ディス
ク装置を示すブロック図である。

【図２】ディスク上のトラックのフォーマットを概略的
に示す図である。

【図３】図１の微分回路及びピーク検出パルス形成回路
を詳しく示す図である。

【図４】図１の制御回路を概略的に示すブロック図であ
る。

【図５】図１のＡ〜Ｊ点の電圧を示す波形図である。

【図６】図３のＡ〜Ｇ点の電圧を示す波形図である。

【図７】図１のゲートパルス用の２つのコンパレータの
入力及び出力を示す波形図である。

【図８】読み取り出力波形に低振幅部分を含む場合の図
１の正相用コンパレータの入力及び出力とリードパルス
を示す波形図である。

【図９】読み取り出力波形に擬似ピークが含まれている
時の正相用コンパレータの入力及び出力とリードパルス
を示す波形図である。

【図１０】バッドセクタ検出の手順を示す図である。

【図１１】第２の実施例の固定磁気ディスク装置を示す
ブロック図である。

【図１２】図１１のＡ〜Ｄ点の電圧を示す波形図であ
る。

【図１３】第３の実施例の固定磁気ディスク装置の一部
を示すブロック図である。

【図１４】図１３のＡ〜Ｅ点の電圧を示す波形図であ
る。

【図１５】変形例の参照電圧発生手段を示す回路図であ
る。

【符号の説明】

３２、３３ コンパレータ ３４ 参照電圧発生手段 Ｓ1 、Ｓ2 スイッチ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年７月１２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００３２

【補正方法】変更

【補正内容】

【００３２】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図３のＭＭＶ２９、３０の代りに、微分回路を
設けてコンパレータ２５、２６の出力パルスの前縁に同
期したパルスを形成することができる。また、図３の微
分回路１８を独立した２つの正相及び逆相用微分回路と
することができる。 （２） 本発明では参照電圧をＬ1 、Ｌ2 、Ｌ3 の３段
に設定できる構成としたが、Ｌ1 、Ｌ2 又はＬ2 、Ｌ3
による２段でも同様効果を得ることができる。例えばＬ
1 、Ｌ2 のみにて行う場合には、図１の第１のスイッチ
Ｓ2 と抵抗Ｒ4とを省いて第３の参照電圧Ｌ3 が発生し
ないようにする。図１２の場合は参照電圧Ｌ3 とＬ3 ′
とを省く。また、図１４の場合は参照電圧Ｌ11を省く。
更にＬ2、Ｌ3 のみにて行う場合も同様である。Ｌ2 、
Ｌ3 による２段の参照電圧切り替えは例えば図１５に示
す回路で行う。図１５において制御回路３７からのライ
ン４９が“Ｈ”になればトランジスタから成るスイッチ
Ｓ2 のコレクタ端子は“Ｌ”になる。即ちＲ2 とＲ4 が
並列接続され、分圧点３５の参照電圧はＬ3 になる。一
方、ライン４９が“Ｌ”であればスイッチＳ3 のコレク
タ端子は他との導通がなく、分圧点３５の電圧はＲ1 、
Ｒ2 による分圧に基づいてＬ2 になる。 （３） 各実施例において増幅回路１６の出力波形及び
微分回路１８の出力波形が直流２Ｖの基準電圧レベルを
中心に上下に振動するように示されているが正負両方の
電源を有する場合にはゼロボルトを基準電圧として振動
させてもよい。 （４） 参照電圧Ｌ1 、Ｌ2 、Ｌ3 等をディジタル信号
をＤ／Ａ変換することによって発生させてもよい。 （５） 本発明を光磁気ディスク装置、フロッピーディ
スク装置等にも適用することができる。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 記録媒体ディスクに書き込まれた複数の
   セクタを含むトラックフォーマットを読み取ることがで
   きると共に、前記トラックフォーマットに従って書き込
   まれた主情報を読み取ることができるディスク装置であ
   って、 前記ディスクの回転手段と、 前記ディスクに書き込まれた前記トラックフォーマット
   を読み取るための読み取り手段と、 前記読み取り手段に結合され、前記読み取り手段から得
   られた読み取り出力波形を微分する微分回路と、 前記微分回路に結合され、前記微分回路から得られた微
   分出力がこの微分出力の最大値と最小値のほぼ中間の基
   準電圧レベルを横切る時点に同期して前記読み取り出力
   波形のピークを示すピーク検出パルスを形成するピーク
   検出パルス形成回路と、 前記読み取り手段から得られた正常の読み取り出力波形
   におけるピークレベルと前記基準電圧レベルとの間に設
   定された電圧レベルの異なる複数の参照電圧を選択的に
   発生する参照電圧発生手段と、 一方の入力端子が前記信号読み取り手段に結合され、他
   方の入力端子が前記参照電圧発生手段に結合された電圧
   比較手段と、 前記ピーク検出パルス形成回路と前記電圧比較手段とに
   結合され、前記電圧比較手段から得られた前記読み取り
   出力波形が前記参照電圧を横切っていることを示す出力
   パルスの期間に前記ピーク検出パルスが位置している時
   にのみ前記ピーク検出パルスに対応するリードパルスを
   出力するように形成されたリードパルス形成手段と、 前記リードパルス形成手段に結合され、前記リードパル
   スに基づいて前記セクタの不良の有無を検出する不良検
   出手段と、 前記不良検出手段に結合され、前記不良検出手段から得
   られた不良セクタを示す情報を前記ディスク又は別のメ
   モリに登録する不良セクタ登録手段と、 前記トラックフォーマットの読み取りを複数回実行する
   ように前記読み取り手段による走査を制御し且つ前記複
   数回の読み取り時に前記参照電圧のレベルを切換えるよ
   うに前記参照電圧発生手段を制御する制御手段とを備え
   たディスク装置。
2. 【請求項２】 前記ディスクは磁気ディスクであり、 前記読み取り手段は磁気ヘッドとこの磁気ヘッドから差
   動信号を出力する手段とから成り、 前記微分回路は前記差動信号出力手段から得られた正相
   読み取り出力と逆相読み取り出力との微分出力をそれぞ
   れ形成して出力する第１及び第２の出力端子を有する回
   路であり、 前記ピーク検出パルス形成回路は、前記基準電圧レベル
   を付与するためピーク検出用基準電圧レベル付与手段
   と、前記第１の出力端子と前記ピーク検出用基準電圧レ
   ベル付与手段とに結合された第１のピーク検出用コンパ
   レータと、前記第２の出力端子と前記ビーク検出用基準
   電圧レベル付与手段とに結合された第２のピーク検出用
   コンパレータと、前記第１及び第２のピーク検出用コン
   パレータに結合され、前記第１及び第２のピーク検出用
   コンパレータの出力パルスの前縁に同期して前記正相及
   び逆相の読み取り出力のピークを示すピーク検出パルス
   を発生するピーク検出パルス発生回路とから成るもので
   あり、 前記電圧比較手段は、一方の入力端子が前記差動信号出
   力手段の正相出力端子に結合され、他方の入力端子が前
   記参照電圧発生手段に結合された正相用コンパレータ
   と、一方の入力端子が前記差動信号出力手段の逆相出力
   端子に結合され、他方の入力端子が前記参照電圧発生手
   段に結合された逆相用コンパレータとから成ることを特
   徴とする請求項１記載のディスク装置。