JPH0668675A - メモリデバイス - Google Patents
メモリデバイスInfo
- Publication number
- JPH0668675A JPH0668675A JP4245696A JP24569692A JPH0668675A JP H0668675 A JPH0668675 A JP H0668675A JP 4245696 A JP4245696 A JP 4245696A JP 24569692 A JP24569692 A JP 24569692A JP H0668675 A JPH0668675 A JP H0668675A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- fet
- source
- memory device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 リフレッシュが不要であるとともに、その回
路規模が小さいメモリデバイスを提供することを目的と
する。 【構成】 ゲートＧ１に入力電圧Ｖiが接続されかつソ
ースＳ１が保護抵抗Ｒ１を介して接地されたＰチャンネ
ルの第１ＦＥＴと、この第１ＦＥＴのドレインＤ１にゲ
ートＧ２が接続されかつドレインＤ２が電源Ｖccに接続
されるとともにソースＳ２が保護抵抗Ｒ２を介して第１
ＦＥＴのゲートＧ１に接続されたＮチャンネルの第２Ｆ
ＥＴと、第２ＦＥＴのゲートＧ２と電源Ｖccに接続する
スイッチＳＷＲとを有するメモリセルＭＣを備えてい
る。この１対のＦＥＴにより自己保持回路を構成する。
路規模が小さいメモリデバイスを提供することを目的と
する。 【構成】 ゲートＧ１に入力電圧Ｖiが接続されかつソ
ースＳ１が保護抵抗Ｒ１を介して接地されたＰチャンネ
ルの第１ＦＥＴと、この第１ＦＥＴのドレインＤ１にゲ
ートＧ２が接続されかつドレインＤ２が電源Ｖccに接続
されるとともにソースＳ２が保護抵抗Ｒ２を介して第１
ＦＥＴのゲートＧ１に接続されたＮチャンネルの第２Ｆ
ＥＴと、第２ＦＥＴのゲートＧ２と電源Ｖccに接続する
スイッチＳＷＲとを有するメモリセルＭＣを備えてい
る。この１対のＦＥＴにより自己保持回路を構成する。
Description
【０００１】
【産業上の利用分野】この発明はメモリデバイスに係
り、特にリフレッシュ不要なメモリデバイスに関する。
り、特にリフレッシュ不要なメモリデバイスに関する。
【０００２】
【従来の技術】従来、スタティックＲＡＭは一般にフリ
ップフロップによってメモリセル（記憶単位）を構成し
ており、その回路規模が比較的大きく、デバイスサイズ
に対して記憶容量が小さく、またコスト高であるなどの
欠点を有する。
ップフロップによってメモリセル（記憶単位）を構成し
ており、その回路規模が比較的大きく、デバイスサイズ
に対して記憶容量が小さく、またコスト高であるなどの
欠点を有する。
【０００３】
【発明が解決しようとする課題】この発明はこのような
従来の問題点を解消すべく創案されたもので、リフレッ
シュが不要であるとともに、その回路規模が小さいメモ
リデバイスを提供することを目的とする。
従来の問題点を解消すべく創案されたもので、リフレッ
シュが不要であるとともに、その回路規模が小さいメモ
リデバイスを提供することを目的とする。
【０００４】
【課題を解決するため手段】この発明に係るメモリデバ
イスは、１対のＦＥＴ（電界効果トランジスタ）によっ
て自己保持回路を構成するものである。
イスは、１対のＦＥＴ（電界効果トランジスタ）によっ
て自己保持回路を構成するものである。
【０００５】
【実施例】次にこの発明に係るメモリデバイスの１実施
例を図面に基づいて説明する。メモリデバイスは図１の
メモリセルＭＣを備えており、このメモリセルにおいて
１ｂｉｔのデータを保持し得るようになっている。メモ
リセルＭＣは入力電圧ＶiがゲートＧ１に接続されたｐ
チャンネルの第１ＭＯＳＦＥＴ（以後符号Ｔ１で示
す。）と、Ｔ１のドレインＤ１がゲートＧ２に接続され
たｎチャンネルの第２ＭＯＳＦＥＴ（以後符号Ｔ２で示
す。）とによって自己保持回路を構成してなる。
例を図面に基づいて説明する。メモリデバイスは図１の
メモリセルＭＣを備えており、このメモリセルにおいて
１ｂｉｔのデータを保持し得るようになっている。メモ
リセルＭＣは入力電圧ＶiがゲートＧ１に接続されたｐ
チャンネルの第１ＭＯＳＦＥＴ（以後符号Ｔ１で示
す。）と、Ｔ１のドレインＤ１がゲートＧ２に接続され
たｎチャンネルの第２ＭＯＳＦＥＴ（以後符号Ｔ２で示
す。）とによって自己保持回路を構成してなる。
【０００６】Ｔ２はドレインＤ２が電源Ｖccに接続さ
れ、またソースＳ２がＴ１のゲートＧ１に接続されてお
り、一方Ｔ１はソースＳ１が接地されている。ここで、
Ｖiが閾値を越えることによってＴ１が導通したときに
は、Ｔ１のドレインＤ１からソースＳ１を通ってグラン
ドに至る回路が形成され、Ｔ２のゲートＧ２は低レベル
となる。この結果、電源ＶccからドレインＤ２、ソース
Ｓ２を通って、ゲートＧ１に至る回路が形成され、ゲー
トＧ２が高レベルに保持される。
れ、またソースＳ２がＴ１のゲートＧ１に接続されてお
り、一方Ｔ１はソースＳ１が接地されている。ここで、
Ｖiが閾値を越えることによってＴ１が導通したときに
は、Ｔ１のドレインＤ１からソースＳ１を通ってグラン
ドに至る回路が形成され、Ｔ２のゲートＧ２は低レベル
となる。この結果、電源ＶccからドレインＤ２、ソース
Ｓ２を通って、ゲートＧ１に至る回路が形成され、ゲー
トＧ２が高レベルに保持される。
【０００７】このように１対のトランジスタによって自
己保持回路を構成することにより、リフレッシュの不要
なメモリデバイスを極めて小規模の回路で実現し得る。
またトランジスタとしてＦＥＴを用いたので、状態は電
圧レベルで保持され、消費電力は極めてわずかである。
入力電圧ＶiはアドレススイッチＡＤＲを介してゲート
Ｇ１に接続され、ＡＤＲはアドレスデコーダの出力に基
づいて開閉される。
己保持回路を構成することにより、リフレッシュの不要
なメモリデバイスを極めて小規模の回路で実現し得る。
またトランジスタとしてＦＥＴを用いたので、状態は電
圧レベルで保持され、消費電力は極めてわずかである。
入力電圧ＶiはアドレススイッチＡＤＲを介してゲート
Ｇ１に接続され、ＡＤＲはアドレスデコーダの出力に基
づいて開閉される。
【０００８】一旦高レベルになったメモリセルＭＣをリ
セットするには、ゲートＧ２を高レベルにするか、ゲー
トＧ１を低レベルにする必要があり、例えばゲートＧ２
を電源Ｖccに接続するスイッチＳＷＲが設けられる。こ
のリフレッシュ時にＴ１を保護するために、ソースＳ１
は保護抵抗Ｒ１を介して接地されている。一方高レベル
時のＴ２を保護するため、ソースＳ２は保護抵抗Ｒ２を
介してゲートＧ１に接続されている。
セットするには、ゲートＧ２を高レベルにするか、ゲー
トＧ１を低レベルにする必要があり、例えばゲートＧ２
を電源Ｖccに接続するスイッチＳＷＲが設けられる。こ
のリフレッシュ時にＴ１を保護するために、ソースＳ１
は保護抵抗Ｒ１を介して接地されている。一方高レベル
時のＴ２を保護するため、ソースＳ２は保護抵抗Ｒ２を
介してゲートＧ１に接続されている。
【０００９】
【発明の効果】前述のとおり、この発明に係るメモリデ
バイスは、１対のＦＥＴ（電界効果トランジスタ）によ
って自己保持回路を構成するので、リフレッシュが不要
であるとともに、その回路規模が小さいという優れた効
果を有する。
バイスは、１対のＦＥＴ（電界効果トランジスタ）によ
って自己保持回路を構成するので、リフレッシュが不要
であるとともに、その回路規模が小さいという優れた効
果を有する。
【図１】 この発明に係るメモリデバイスにおけるメモ
リセルの１実施例を示す回路図である。
リセルの１実施例を示す回路図である。
ＭＣ メモリセル Ｖi 入力電圧 Ｖcc 電源 Ｔ１ 第１ＭＯＳＦＥＴ Ｔ２ 第２ＭＯＳＦＥＴ ＳＷＲ スイッチ ＡＤＲ アドレススイッチ Ｄ１，Ｄ２ ドレイン Ｓ１，Ｓ２ ソース Ｇ１，Ｇ２ ゲート Ｒ１，Ｒ２ 保護抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 6741−5Ｌ Ｇ１１Ｃ 17/00 ３０４ Ｚ (72)発明者 寿 国梁 東京都世田谷区北沢３−５−18 株式会社 鷹山内 (72)発明者 高取 直 東京都世田谷区北沢３−５−18 株式会社 鷹山内 (72)発明者 山本 誠 東京都世田谷区北沢３−５−18 株式会社 鷹山内
Claims (2)
- 【請求項１】 ゲートに入力電圧が接続されかつソース
が接地されたＰチャンネルの第１ＦＥＴと、この第１Ｆ
ＥＴのドレインにゲートが接続されかつドレインが電源
に接続されるとともにソースが第１ＦＥＴのゲートに接
続されたＮチャンネルの第２ＦＥＴと、第２ＦＥＴのゲ
ートと電源に接続するスイッチとを有するメモリセルを
備えたメモリデバイス。 - 【請求項２】 第１ＦＥＴのソースは保護抵抗を介して
接地されていることを特徴とする請求項１記載のメモリ
デバイス。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245696A JPH0668675A (ja) | 1992-08-21 | 1992-08-21 | メモリデバイス |
| KR1019930014940A KR940004648A (ko) | 1992-08-21 | 1993-08-02 | 메모리장치 |
| EP19930113106 EP0584688A3 (en) | 1992-08-21 | 1993-08-16 | Memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245696A JPH0668675A (ja) | 1992-08-21 | 1992-08-21 | メモリデバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0668675A true JPH0668675A (ja) | 1994-03-11 |
Family
ID=17137454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4245696A Pending JPH0668675A (ja) | 1992-08-21 | 1992-08-21 | メモリデバイス |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0584688A3 (ja) |
| JP (1) | JPH0668675A (ja) |
| KR (1) | KR940004648A (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL298671A (ja) * | 1963-10-01 | |||
| DE2446028C2 (de) * | 1974-09-26 | 1984-02-16 | Siemens AG, 1000 Berlin und 8000 München | Statisches Speicherelement |
| US4053798A (en) * | 1975-02-20 | 1977-10-11 | Matsushita Electronics Corporation | Negative resistance device |
| US4352997A (en) * | 1977-05-31 | 1982-10-05 | Texas Instruments Incorporated | Static MOS memory cell using inverted N-channel field-effect transistor |
| US4308594A (en) * | 1980-01-31 | 1981-12-29 | Mostek Corporation | MOS Memory cell |
-
1992
- 1992-08-21 JP JP4245696A patent/JPH0668675A/ja active Pending
-
1993
- 1993-08-02 KR KR1019930014940A patent/KR940004648A/ko not_active Withdrawn
- 1993-08-16 EP EP19930113106 patent/EP0584688A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0584688A3 (en) | 1994-04-06 |
| EP0584688A2 (en) | 1994-03-02 |
| KR940004648A (ko) | 1994-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4096584A (en) | Low power/high speed static ram | |
| KR101278689B1 (ko) | 불휘발성 메모리 셀 및 기억장치와 불휘발성 논리 회로 | |
| JP2723278B2 (ja) | ハイキャパシタンス線プログラミング用デコーダ・ドライバ回路 | |
| US20140016402A1 (en) | Sram bit cell with reduced bit line pre-charge voltage | |
| KR960042752A (ko) | 낮은 전원전압 동작에서도 빠르고 안정된 동작이 가능한 스태틱형 반도체기억장치 | |
| US4204277A (en) | Dynamic read-write random access memory | |
| US20070268752A1 (en) | Nonvolatile semiconductor memory device | |
| US4070655A (en) | Virtually nonvolatile static random access memory device | |
| EP0710959A3 (en) | Semiconductor device equipped with simple stable switching circuit for selectively supplying different power voltages | |
| US4701883A (en) | ECL/CMOS memory cell with separate read and write bit lines | |
| US4779230A (en) | CMOS static ram cell provided with an additional bipolar drive transistor | |
| KR950034795A (ko) | 스태틱램 메모리셀 | |
| JPH0516119B2 (ja) | ||
| US20060018147A1 (en) | Low-power, p-channel enhancement-type metal-oxide semiconductor field-effect transistor (PMOSFET) SRAM cells | |
| US20060023521A1 (en) | Method and apparatus for initializing sram device during power-up | |
| JPH08227943A (ja) | 高速度・高密度ｓｒａｍセル | |
| KR900005467A (ko) | 불휘발성 반도체기억장치 | |
| US6487107B1 (en) | Retention time of memory cells by reducing leakage current | |
| KR900005442A (ko) | 반도체 기억장치 | |
| JPH10149693A5 (ja) | ||
| US10446225B1 (en) | Memory system having a source bias circuit | |
| JPS589514B2 (ja) | 半導体メモリのコモンデ−タ線負荷回路 | |
| JPH0729996A (ja) | 半導体記憶装置 | |
| JPH04111298A (ja) | メモリ回路 | |
| JPH07254288A (ja) | 半導体記憶装置 |