JPH0668692A - ピーク電圧保持回路 - Google Patents
ピーク電圧保持回路Info
- Publication number
- JPH0668692A JPH0668692A JP4240059A JP24005992A JPH0668692A JP H0668692 A JPH0668692 A JP H0668692A JP 4240059 A JP4240059 A JP 4240059A JP 24005992 A JP24005992 A JP 24005992A JP H0668692 A JPH0668692 A JP H0668692A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- leak
- voltage holding
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 118
- 230000003247 decreasing effect Effects 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 14
- 230000014509 gene expression Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 リ−クを持ったピ−ク電圧保持回路を実現す
るために設計性の悪い抵抗素子を用いることなく、従っ
て設計の容易な精度の良いリ−ク特性を持ち、しかもモ
ノリシック集積回路化に適したピ−ク電圧保持回路を提
供すること。 【構成】 電圧を保持する電圧保持コンデンサ11と、ピ
−ク電圧保持回路にリ−ク特性を与えるリ−クコンデン
サ121〜124と、前記電圧保持コンデンサと前記リ−クコ
ンデンサとの間に接続されて電荷の移動を制御する第１
のスイッチ17と、前記リ−クコンデンサの両端に接続さ
れて電荷の放電を制御する第２のスイッチ18と、前記第
１と第２のスイッチの開閉を制御する制御手段と、前記
電圧保持コンデンサが保持している電圧の出力手段とで
構成され、前記電圧保持コンデンサ11が蓄えている電荷
の変化量を可変する手段を設けたピ−ク電圧保持回路。
るために設計性の悪い抵抗素子を用いることなく、従っ
て設計の容易な精度の良いリ−ク特性を持ち、しかもモ
ノリシック集積回路化に適したピ−ク電圧保持回路を提
供すること。 【構成】 電圧を保持する電圧保持コンデンサ11と、ピ
−ク電圧保持回路にリ−ク特性を与えるリ−クコンデン
サ121〜124と、前記電圧保持コンデンサと前記リ−クコ
ンデンサとの間に接続されて電荷の移動を制御する第１
のスイッチ17と、前記リ−クコンデンサの両端に接続さ
れて電荷の放電を制御する第２のスイッチ18と、前記第
１と第２のスイッチの開閉を制御する制御手段と、前記
電圧保持コンデンサが保持している電圧の出力手段とで
構成され、前記電圧保持コンデンサ11が蓄えている電荷
の変化量を可変する手段を設けたピ−ク電圧保持回路。
Description
【０００１】
【産業上の利用分野】本発明は、ピ−ク電圧保持回路に
関し、特に、コンデンサを利用したピ−ク電圧保持回路
であって、ホ−ルド特性にリ−クを持ったピ−ク電圧保
持回路に関する。
関し、特に、コンデンサを利用したピ−ク電圧保持回路
であって、ホ−ルド特性にリ−クを持ったピ−ク電圧保
持回路に関する。
【０００２】
【従来の技術】コンデンサと増幅器を用いたピ−ク電圧
保持回路は、整流機能を有する増幅器を介してアナログ
入力電圧をコンデンサに印加し、コンデンサが保持して
いる電圧よりもアナログ入力電圧の方が低い場合、増幅
器の整流作用により回路が導通せず、コンデンサは以前
の電圧を保持し続ける。逆に、コンデンサが保持してい
る電圧よりもアナログ入力電圧の方が高い場合には、増
幅器の整流作用により回路が導通し、コンデンサをアナ
ログ入力電圧まで充電することによって、これまでに印
加されたアナログ入力電圧の最大値をコンデンサに保持
するものである。
保持回路は、整流機能を有する増幅器を介してアナログ
入力電圧をコンデンサに印加し、コンデンサが保持して
いる電圧よりもアナログ入力電圧の方が低い場合、増幅
器の整流作用により回路が導通せず、コンデンサは以前
の電圧を保持し続ける。逆に、コンデンサが保持してい
る電圧よりもアナログ入力電圧の方が高い場合には、増
幅器の整流作用により回路が導通し、コンデンサをアナ
ログ入力電圧まで充電することによって、これまでに印
加されたアナログ入力電圧の最大値をコンデンサに保持
するものである。
【０００３】このようなコンデンサと増幅器を用いたピ
−ク電圧保持回路の従来例を図５に示す。図５におい
て、11はコンデンサ、13、14は増幅器、10はアナログ入
力電圧入力端子、20はホ−ルド電圧出力端子、15、16は
ダイオ−ドである。
−ク電圧保持回路の従来例を図５に示す。図５におい
て、11はコンデンサ、13、14は増幅器、10はアナログ入
力電圧入力端子、20はホ−ルド電圧出力端子、15、16は
ダイオ−ドである。
【０００４】
【発明が解決しようとする課題】上述した従来のピ−ク
電圧保持回路のホ−ルド特性にリ−クを持たせる場合、
従来、電圧保持コンデンサと並列に抵抗を接続し、電圧
保持コンデンサに蓄えた電荷を徐々に放電させることが
行なわれている。
電圧保持回路のホ−ルド特性にリ−クを持たせる場合、
従来、電圧保持コンデンサと並列に抵抗を接続し、電圧
保持コンデンサに蓄えた電荷を徐々に放電させることが
行なわれている。
【０００５】このようなリ−ク回路を図６（従来のリ−
ク回路図）に示す。図６において、21は抵抗であって、
電圧保持コンデンサ11に蓄えられた電荷のリ−ク経路を
構成する。16は電荷の逆流を阻止するためのダイオ−ド
であって、図５に示すダイオ−ド16と同じものである。
抵抗21の抵抗値は、抵抗21と電圧保持コンデンサ11とで
構成されるリ−ク時定数が必要とされるリ−ク特性を満
たすように決めるが、通常106Ω以上の高抵抗となる。
ク回路図）に示す。図６において、21は抵抗であって、
電圧保持コンデンサ11に蓄えられた電荷のリ−ク経路を
構成する。16は電荷の逆流を阻止するためのダイオ−ド
であって、図５に示すダイオ−ド16と同じものである。
抵抗21の抵抗値は、抵抗21と電圧保持コンデンサ11とで
構成されるリ−ク時定数が必要とされるリ−ク特性を満
たすように決めるが、通常106Ω以上の高抵抗となる。
【０００６】ところで、リ−クを持ったピ−ク電圧保持
回路をモノリシック集積回路で構成する場合、抵抗値の
大きい高抵抗素子を構成するためには特別な工程を必要
とし、面積も大きくなるという問題点を有する。また、
このような高抵抗は、製造上その抵抗値を一定に保つこ
とがむずかしく、従って製品毎にリ−ク特性にバラツキ
が生じやすく、このようなリ−ク回路の設計は、非常に
困難であるという欠点があった。
回路をモノリシック集積回路で構成する場合、抵抗値の
大きい高抵抗素子を構成するためには特別な工程を必要
とし、面積も大きくなるという問題点を有する。また、
このような高抵抗は、製造上その抵抗値を一定に保つこ
とがむずかしく、従って製品毎にリ−ク特性にバラツキ
が生じやすく、このようなリ−ク回路の設計は、非常に
困難であるという欠点があった。
【０００７】本発明は、上記問題点、欠点を解消するピ
−ク電圧保持回路を提供することを目的とする。即ち、
本発明の目的は、リ−クを持ったピ−ク電圧保持回路を
実現するために設計性の悪い抵抗素子を用いることな
く、従って設計の容易な精度の良いリ−ク特性を持ち、
しかもモノリシック集積回路化に適したピ−ク電圧保持
回路を提供するにある。
−ク電圧保持回路を提供することを目的とする。即ち、
本発明の目的は、リ−クを持ったピ−ク電圧保持回路を
実現するために設計性の悪い抵抗素子を用いることな
く、従って設計の容易な精度の良いリ−ク特性を持ち、
しかもモノリシック集積回路化に適したピ−ク電圧保持
回路を提供するにある。
【０００８】
【課題を解決するための手段】本発明によるピ−ク電圧
保持回路は、電圧を保持する電圧保持コンデンサとピ−
ク電圧保持回路にリ−ク特性を与えるための回路をコン
デンサとスイッチとで構成し、しかも、リ−ク特性を可
変する手段を有することを特徴とし、これによって前記
目的とするピ−ク電圧保持回路を提供するものである。
保持回路は、電圧を保持する電圧保持コンデンサとピ−
ク電圧保持回路にリ−ク特性を与えるための回路をコン
デンサとスイッチとで構成し、しかも、リ−ク特性を可
変する手段を有することを特徴とし、これによって前記
目的とするピ−ク電圧保持回路を提供するものである。
【０００９】即ち、本発明は、「アナログ入力電圧の入
力手段と、入力されたアナログ電圧の最大値を保持する
電圧保持コンデンサと、前記電圧保持コンデンサの両端
に接続するリ−ク回路と、前記リ−ク回路の動作を制御
するための制御回路と、前記電圧保持コンデンサが保持
している電圧を外部へ出力するための出力手段とを有し
て構成されたピ−ク電圧保持回路において、前記電圧保
持コンデンサに蓄えられている電荷を徐々に減少せし
め、前記電圧保持コンデンサが保持している電圧を徐々
に低下させるようにしたことを特徴とするピ−ク電圧保
持回路。」を要旨とするものである。
力手段と、入力されたアナログ電圧の最大値を保持する
電圧保持コンデンサと、前記電圧保持コンデンサの両端
に接続するリ−ク回路と、前記リ−ク回路の動作を制御
するための制御回路と、前記電圧保持コンデンサが保持
している電圧を外部へ出力するための出力手段とを有し
て構成されたピ−ク電圧保持回路において、前記電圧保
持コンデンサに蓄えられている電荷を徐々に減少せし
め、前記電圧保持コンデンサが保持している電圧を徐々
に低下させるようにしたことを特徴とするピ−ク電圧保
持回路。」を要旨とするものである。
【００１０】以下、本発明を詳細に説明すると、本発明
によるピ−ク電圧保持回路は、詳細には、(1) アナログ
入力電圧の入力手段、(2) 電圧を保持する電圧保持コン
デンサ、(3) ピ−ク電圧保持回路にリ−ク特性を与える
リ−クコンデンサ、(4) 前記電圧保持コンデンサと前記
リ−クコンデンサとの間に接続されて前記リ−クコンデ
ンサへの電荷の移動を制御する第１のスイッチ、(5) 前
記リ−クコンデンサの両端に接続されて前記リ−クコン
デンサに蓄えられていた電荷の放電を制御する第２のス
イッチ、(6) 前記第１と第２のスイッチの開閉を制御す
る制御手段、(7) 前記電圧保持コンデンサが保持してい
る電圧の出力手段、とで構成される。
によるピ−ク電圧保持回路は、詳細には、(1) アナログ
入力電圧の入力手段、(2) 電圧を保持する電圧保持コン
デンサ、(3) ピ−ク電圧保持回路にリ−ク特性を与える
リ−クコンデンサ、(4) 前記電圧保持コンデンサと前記
リ−クコンデンサとの間に接続されて前記リ−クコンデ
ンサへの電荷の移動を制御する第１のスイッチ、(5) 前
記リ−クコンデンサの両端に接続されて前記リ−クコン
デンサに蓄えられていた電荷の放電を制御する第２のス
イッチ、(6) 前記第１と第２のスイッチの開閉を制御す
る制御手段、(7) 前記電圧保持コンデンサが保持してい
る電圧の出力手段、とで構成される。
【００１１】そして、(A) 前記第１と第２のスイッチの
開閉を制御する制御手段は、制御信号に従って常に第１
のスイッチもしくは第２のスイッチのどちらか一方のみ
を選択的に閉状態とするように動作することを特徴と
し、(B) 前記電圧保持コンデンサに蓄えられている電荷
の一部を前記リ−クコンデンサに移動し、その後リ−ク
コンデンサに蓄えられた電荷を放電する動作をくりかえ
すことによって前記電圧保持コンデンサに蓄えられてい
た電荷を減少せしめ、ピ−ク電圧保持回路が保持してい
る電圧を徐々に減少させるようにしたことを特徴とし、
(C) しかも前記リ−ク手段が持つリ−ク特性を可変する
ことができることを特徴とする。
開閉を制御する制御手段は、制御信号に従って常に第１
のスイッチもしくは第２のスイッチのどちらか一方のみ
を選択的に閉状態とするように動作することを特徴と
し、(B) 前記電圧保持コンデンサに蓄えられている電荷
の一部を前記リ−クコンデンサに移動し、その後リ−ク
コンデンサに蓄えられた電荷を放電する動作をくりかえ
すことによって前記電圧保持コンデンサに蓄えられてい
た電荷を減少せしめ、ピ−ク電圧保持回路が保持してい
る電圧を徐々に減少させるようにしたことを特徴とし、
(C) しかも前記リ−ク手段が持つリ−ク特性を可変する
ことができることを特徴とする。
【００１２】
【実施例】次に、本発明の実施例を図１〜図４に基づい
て詳細に説明する。
て詳細に説明する。
【００１３】（実施例１）図１は、本発明によるピ−ク
電圧保持回路の一例（実施例１）を示す回路図である。
図１中、11は電圧保持コンデンサ、13及び14は増幅器、
15及び16はダイオ−ド（整流器）、10はアナログ入力電
圧ＶXの入力端子、20はホ−ルド電圧出力端子である。
電圧保持回路の一例（実施例１）を示す回路図である。
図１中、11は電圧保持コンデンサ、13及び14は増幅器、
15及び16はダイオ−ド（整流器）、10はアナログ入力電
圧ＶXの入力端子、20はホ−ルド電圧出力端子である。
【００１４】また、図１において、増幅器13、増幅器14
は、それぞれ利得１の非反転増幅回路を構成し、増幅器
14の出力は増幅器13の反転入力端子にも接続されてい
る。更に、図１中、121〜124はリ−ク特性を決めるため
のリ−クコンデンサ、111〜114はリ−クコンデンサ121
〜124を選択的に接続するスイッチである。また、17は
第１のスイッチ、18は第２のスイッチであり、この第１
のスイッチ17及び第２のスイッチ18で制御回路30によっ
てその開閉が制御される。
は、それぞれ利得１の非反転増幅回路を構成し、増幅器
14の出力は増幅器13の反転入力端子にも接続されてい
る。更に、図１中、121〜124はリ−ク特性を決めるため
のリ−クコンデンサ、111〜114はリ−クコンデンサ121
〜124を選択的に接続するスイッチである。また、17は
第１のスイッチ、18は第２のスイッチであり、この第１
のスイッチ17及び第２のスイッチ18で制御回路30によっ
てその開閉が制御される。
【００１５】以下、図１に従って動作を説明する。ま
ず、入力端子10にアナログ入力電圧ＶXが印加される
と、増幅器13の出力電圧Ｖ2はＶXに等しくなる。この時
増幅器13の出力電圧Ｖ2の値が電圧保持コンデンサ11が
保持している電圧Ｖ1よりも高い時には、整流器16が導
通して電圧保持コンデンサ11はさらに充電されることに
なる。ところが、整流器16を通しての充電であるため、
電圧保持コンデンサ11の電圧Ｖ1は、増幅器13の出力電
圧Ｖ2より整流器の閾値電圧ＶTだけ小さな値、即ちＶ2
−ＶTまでしか充電されない。
ず、入力端子10にアナログ入力電圧ＶXが印加される
と、増幅器13の出力電圧Ｖ2はＶXに等しくなる。この時
増幅器13の出力電圧Ｖ2の値が電圧保持コンデンサ11が
保持している電圧Ｖ1よりも高い時には、整流器16が導
通して電圧保持コンデンサ11はさらに充電されることに
なる。ところが、整流器16を通しての充電であるため、
電圧保持コンデンサ11の電圧Ｖ1は、増幅器13の出力電
圧Ｖ2より整流器の閾値電圧ＶTだけ小さな値、即ちＶ2
−ＶTまでしか充電されない。
【００１６】ところで、増幅器13の出力電圧Ｖ2はアナ
ログ入力電圧ＶXに等しく、かつ増幅器14の出力電圧ＶP
は電圧保持コンデンサ11が保持している電圧Ｖ1に等し
くなることから、増幅器14の出力電圧ＶPはＶX−ＶTと
なる。一方、増幅器14の出力は増幅器13の反転入力端子
に帰還されているため、増幅器13の反転入力端子の印加
電圧は増幅器14の出力電圧ＶP、即ち、ＶX−ＶTとな
る。
ログ入力電圧ＶXに等しく、かつ増幅器14の出力電圧ＶP
は電圧保持コンデンサ11が保持している電圧Ｖ1に等し
くなることから、増幅器14の出力電圧ＶPはＶX−ＶTと
なる。一方、増幅器14の出力は増幅器13の反転入力端子
に帰還されているため、増幅器13の反転入力端子の印加
電圧は増幅器14の出力電圧ＶP、即ち、ＶX−ＶTとな
る。
【００１７】増幅器13の非反転入力端子の印加電圧はア
ナログ入力電圧ＶXであるから、増幅器13の反転入力端
子と非反転入力端子への印加電圧は不平衡状態となり、
印加電圧の差はＶTとなる。従って、増幅器13は反転入
力端子と非反転入力端子への印加電圧の差によって出力
電圧が変化することになる。増幅器13の出力電圧の変化
は増幅器14を通して増幅器13の反転入力端子に帰還さ
れ、増幅器13の反転入力端子に印加される電圧がアナロ
グ入力電圧ＶXに等しくなった時点で平行状態となって
増幅器13の出力電圧の変化は止まる。
ナログ入力電圧ＶXであるから、増幅器13の反転入力端
子と非反転入力端子への印加電圧は不平衡状態となり、
印加電圧の差はＶTとなる。従って、増幅器13は反転入
力端子と非反転入力端子への印加電圧の差によって出力
電圧が変化することになる。増幅器13の出力電圧の変化
は増幅器14を通して増幅器13の反転入力端子に帰還さ
れ、増幅器13の反転入力端子に印加される電圧がアナロ
グ入力電圧ＶXに等しくなった時点で平行状態となって
増幅器13の出力電圧の変化は止まる。
【００１８】最終的に増幅器13の出力電圧Ｖ2の値はＶX
＋ＶTとなり、電圧保持コンデンサ11の保持電圧Ｖ1はＶ
Xとなってアナログ入力電圧に等しくなる。従って、ア
ナログ入力電圧ＶXの最大値をＶXPとすると電圧保持コ
ンデンサ11の保持電圧Ｖ1はＶXPまで上昇することにな
る。この時の増幅器13の出力電圧Ｖ2は、先に述べた帰
還作用によってＶXP＋ＶTとなっている。
＋ＶTとなり、電圧保持コンデンサ11の保持電圧Ｖ1はＶ
Xとなってアナログ入力電圧に等しくなる。従って、ア
ナログ入力電圧ＶXの最大値をＶXPとすると電圧保持コ
ンデンサ11の保持電圧Ｖ1はＶXPまで上昇することにな
る。この時の増幅器13の出力電圧Ｖ2は、先に述べた帰
還作用によってＶXP＋ＶTとなっている。
【００１９】次に、アナログ入力電圧ＶXが最大値ＶXP
より低くなると、増幅器13の出力電圧Ｖ2がＶXPより低
くなって整流器16は逆バイアス状態となって非導通とな
る。従って、入力電圧の変化は電圧保持コンデンサ11に
は伝わらず、電圧保持コンデンサ11はアナログ入力電圧
ＶXの最大値ＶXPを保持し続ける。
より低くなると、増幅器13の出力電圧Ｖ2がＶXPより低
くなって整流器16は逆バイアス状態となって非導通とな
る。従って、入力電圧の変化は電圧保持コンデンサ11に
は伝わらず、電圧保持コンデンサ11はアナログ入力電圧
ＶXの最大値ＶXPを保持し続ける。
【００２０】ところで、整流器15はアナログ入力電圧Ｖ
Xが負となった時に増幅器13の出力が負側に振れないよ
うにクランプするためのものである。上述したアナログ
入力電圧ＶXのピ−ク電圧のホ−ルド動作と並行してリ
−ク動作が同時に行なわれる。
Xが負となった時に増幅器13の出力が負側に振れないよ
うにクランプするためのものである。上述したアナログ
入力電圧ＶXのピ−ク電圧のホ−ルド動作と並行してリ
−ク動作が同時に行なわれる。
【００２１】図３は、本発明によるピ−ク電圧保持回路
のリ−ク動作を制御するための各制御信号を示したタイ
ミング図であり、それぞれ(1)制御信号、(2)第１のスイ
ッチの開閉信号、(3)第２のスイッチの開閉信号、(4)ホ
−ルド出力電圧ＶPの波形を示す。
のリ−ク動作を制御するための各制御信号を示したタイ
ミング図であり、それぞれ(1)制御信号、(2)第１のスイ
ッチの開閉信号、(3)第２のスイッチの開閉信号、(4)ホ
−ルド出力電圧ＶPの波形を示す。
【００２２】以下、この図３（スイッチの開閉タイミン
グを示すタイミング図）及び前記した図１（実施例１を
示すピ−ク電圧保持回路図）に基づいてリ−ク動作につ
いて説明する。電圧保持コンデンサ11が保持している電
圧の初期値をＶ10とする。まず、ｔ0の期間第２のスイ
ッチ18が閉じられて、リ−クコンデンサ12X（121〜12
4）に蓄えられている電荷をすべて放電する。次に、ｔ1
の期間第２のスイッチが開き、同時に第１のスイッチが
閉じられる。すると電圧保持コンデンサ11が蓄えていた
電荷Ｑ11の一部がリ−クコンデンサ12Xに移動すること
になる。
グを示すタイミング図）及び前記した図１（実施例１を
示すピ−ク電圧保持回路図）に基づいてリ−ク動作につ
いて説明する。電圧保持コンデンサ11が保持している電
圧の初期値をＶ10とする。まず、ｔ0の期間第２のスイ
ッチ18が閉じられて、リ−クコンデンサ12X（121〜12
4）に蓄えられている電荷をすべて放電する。次に、ｔ1
の期間第２のスイッチが開き、同時に第１のスイッチが
閉じられる。すると電圧保持コンデンサ11が蓄えていた
電荷Ｑ11の一部がリ−クコンデンサ12Xに移動すること
になる。
【００２３】ここで、12Xは、リ−クコンデンサ121〜12
4のうちスイッチが閉じて接続状態にあるひとつの若し
くは複数のコンデンサを示す。このとき電圧保持コンデ
ンサ11が保持している電圧の変化量Ｖd1は、電圧保持コ
ンデンサ11の容量をＣ11、リ−クコンデンサ12Xの容量
をＣ12Xとすると次の(1)式で表わされる。
4のうちスイッチが閉じて接続状態にあるひとつの若し
くは複数のコンデンサを示す。このとき電圧保持コンデ
ンサ11が保持している電圧の変化量Ｖd1は、電圧保持コ
ンデンサ11の容量をＣ11、リ−クコンデンサ12Xの容量
をＣ12Xとすると次の(1)式で表わされる。
【００２４】
【数１】
【００２５】従って、電圧保持コンデンサ11が保持して
いる電圧の値は下がることになり、この時の電圧の値Ｖ
11は次の(2)式で表わされる。
いる電圧の値は下がることになり、この時の電圧の値Ｖ
11は次の(2)式で表わされる。
【００２６】
【数２】
【００２７】さらにｔ2の期間第１のスイッチ17が開
き、同時に第２のスイッチ18が閉じられる。するとｔ1
の期間でリ−クコンデンサ12Xに蓄えられていた電荷Ｑ
21がすべて放電され、リ−クコンデンサ12Xに蓄えられ
ている電荷の量は零となる。次にｔ3の期間第２のスイ
ッチ18が開き、同時に第１のスイッチ17が閉じられる。
き、同時に第２のスイッチ18が閉じられる。するとｔ1
の期間でリ−クコンデンサ12Xに蓄えられていた電荷Ｑ
21がすべて放電され、リ−クコンデンサ12Xに蓄えられ
ている電荷の量は零となる。次にｔ3の期間第２のスイ
ッチ18が開き、同時に第１のスイッチ17が閉じられる。
【００２８】すると、再び電圧保持コンデンサ11が蓄え
ていた電荷Ｑ12の一部がリ−クコンデンサ12Xに移動す
ることになる。このとき電圧保持コンデンサ11が保持し
ている電圧の変化量Ｖd2は、前回の動作時と同様に次の
(3)式で表わされる。
ていた電荷Ｑ12の一部がリ−クコンデンサ12Xに移動す
ることになる。このとき電圧保持コンデンサ11が保持し
ている電圧の変化量Ｖd2は、前回の動作時と同様に次の
(3)式で表わされる。
【００２９】
【数３】
【００３０】従って、電圧保持コンデンサ11が保持して
いる電圧の値はさらに下がることになり、このときの電
圧の値Ｖ12は次の(4)式で表わされる。
いる電圧の値はさらに下がることになり、このときの電
圧の値Ｖ12は次の(4)式で表わされる。
【００３１】
【数４】
【００３２】以上説明してきたように、第２のスイッチ
18と第１のスイッチ17のそれぞれ１回の開閉動作によっ
て、電圧保持コンデンサ11の容量Ｃ11とリ−クコンデン
サ12Xの容量Ｃ12Xとで決まる一定の割合で電圧保持コン
デンサ11が保持している電圧が減少して行くことにな
る。
18と第１のスイッチ17のそれぞれ１回の開閉動作によっ
て、電圧保持コンデンサ11の容量Ｃ11とリ−クコンデン
サ12Xの容量Ｃ12Xとで決まる一定の割合で電圧保持コン
デンサ11が保持している電圧が減少して行くことにな
る。
【００３３】ところで、リ−クコンデンサ12Xの容量Ｃ
12Xは、コンデンサ121から124のうち選択スイッチ111か
ら114がオンしているコンデンサの容量の総和であるこ
とから、これらのコンデンサのそれぞれの容量を同じ
値、もしくは異なる値に設定して第２の制御信号32によ
って選択スイッチ111から114の開閉を制御することによ
り、任意のリ−ク特性を実現することができる。特にコ
ンデンサ121：122：123：124のそれぞれの容量の比を
1：2：4：8に設定すれば、リ−ク特性として相対的に1
から15倍の特性が得られることになる。
12Xは、コンデンサ121から124のうち選択スイッチ111か
ら114がオンしているコンデンサの容量の総和であるこ
とから、これらのコンデンサのそれぞれの容量を同じ
値、もしくは異なる値に設定して第２の制御信号32によ
って選択スイッチ111から114の開閉を制御することによ
り、任意のリ−ク特性を実現することができる。特にコ
ンデンサ121：122：123：124のそれぞれの容量の比を
1：2：4：8に設定すれば、リ−ク特性として相対的に1
から15倍の特性が得られることになる。
【００３４】以上の説明では、リ−クコンデンサ121〜1
24として４コを使用した例を示したが、当然その個数及
び容量値は任意の値をとり得ることは言うまでもない。
また、本発明によるピ−ク電圧保持回路のホ−ルド出力
電圧Ｖpは、これまでに説明してきたように、第２のス
イッチ18と第１のスイッチ17のそれぞれ１回の開閉動作
毎に階段状に変化するが、リ−クコンデンサ12Xの容量
Ｃ12Xの値を電圧保持コンデンサ11の容量値Ｃ11の値よ
り小さくすることによって、電圧保持コンデンサ11とリ
−クコンデンサ12Xの容量比で決まる電圧の変化Ｖdを無
視できる程度に小さくし、さらに第２のスイッチ18と第
１のスイッチ17の開閉周期ｔcを小さくすることによっ
て、みかけ上のリ−ク時定数は同じでも１回の変化量が
小さい比較的なめらかなリ−ク特性を得ることができ
る。
24として４コを使用した例を示したが、当然その個数及
び容量値は任意の値をとり得ることは言うまでもない。
また、本発明によるピ−ク電圧保持回路のホ−ルド出力
電圧Ｖpは、これまでに説明してきたように、第２のス
イッチ18と第１のスイッチ17のそれぞれ１回の開閉動作
毎に階段状に変化するが、リ−クコンデンサ12Xの容量
Ｃ12Xの値を電圧保持コンデンサ11の容量値Ｃ11の値よ
り小さくすることによって、電圧保持コンデンサ11とリ
−クコンデンサ12Xの容量比で決まる電圧の変化Ｖdを無
視できる程度に小さくし、さらに第２のスイッチ18と第
１のスイッチ17の開閉周期ｔcを小さくすることによっ
て、みかけ上のリ−ク時定数は同じでも１回の変化量が
小さい比較的なめらかなリ−ク特性を得ることができ
る。
【００３５】ところで、第１のスイッチと第２のスイッ
チの開閉は、図３に示すタイミングで行なわれるが、同
図に示すように、第１のスイッチの閉期間ｔ1、ｔ3……
と第２のスイッチの閉期間ｔ0、ｔ2……とは重ならない
ようにする必要がある。このような制御信号を発生する
制御回路の一例を図２に示す。
チの開閉は、図３に示すタイミングで行なわれるが、同
図に示すように、第１のスイッチの閉期間ｔ1、ｔ3……
と第２のスイッチの閉期間ｔ0、ｔ2……とは重ならない
ようにする必要がある。このような制御信号を発生する
制御回路の一例を図２に示す。
【００３６】図２（スイッチの開閉を制御する制御回路
の例を示す回路図）において、ＣDは帰還信号を遅らせ
るためのコンデンサである。なお図２中、31は第１の制
御信号である。
の例を示す回路図）において、ＣDは帰還信号を遅らせ
るためのコンデンサである。なお図２中、31は第１の制
御信号である。
【００３７】（実施例２）図４は、本発明によるピ−ク
電圧保持回路の別の実施例（実施例２）を示す回路図で
あって、同図中の11は電圧保持コンデンサ、13及び14は
増幅器、12はリ−クコンデンサ、50は電流ミラ−回路、
30はスイッチ17及び18の開閉を制御するための制御回路
である。なお、図４において、15及び16はダイオ−ド
（整流器）、10はアナログ入力電圧ＶXの入力端子、20
はホ−ルド電圧出力端子、31は第１の制御信号、32は第
２の制御信号、112、113はスイッチである。図４のピ−
ク電圧保持回路のピ−ク電圧保持動作は、前記実施例１
における図１に示したピ−ク電圧保持回路と同様に行な
われる。
電圧保持回路の別の実施例（実施例２）を示す回路図で
あって、同図中の11は電圧保持コンデンサ、13及び14は
増幅器、12はリ−クコンデンサ、50は電流ミラ−回路、
30はスイッチ17及び18の開閉を制御するための制御回路
である。なお、図４において、15及び16はダイオ−ド
（整流器）、10はアナログ入力電圧ＶXの入力端子、20
はホ−ルド電圧出力端子、31は第１の制御信号、32は第
２の制御信号、112、113はスイッチである。図４のピ−
ク電圧保持回路のピ−ク電圧保持動作は、前記実施例１
における図１に示したピ−ク電圧保持回路と同様に行な
われる。
【００３８】以下、上記図４（実施例２を示すピ−ク電
圧保持回路図）及び前記した図３（スイッチの開閉タイ
ミングを示すタイミング図）に基づいてリ−ク動作を説
明する。まず、電圧保持コンデンサ11が保持している電
圧の初期値をＶ10とし、ｔ0の期間第２のスイッチ18が
閉じられてリ−クコンデンサ12に蓄えられている電荷を
すべて放電させる。
圧保持回路図）及び前記した図３（スイッチの開閉タイ
ミングを示すタイミング図）に基づいてリ−ク動作を説
明する。まず、電圧保持コンデンサ11が保持している電
圧の初期値をＶ10とし、ｔ0の期間第２のスイッチ18が
閉じられてリ−クコンデンサ12に蓄えられている電荷を
すべて放電させる。
【００３９】次に、ｔ1の期間第２のスイッチ18が開
き、同時に第１のスイッチ17が閉じられる。すると、リ
−クコンデンサ12は、電流ミラ−回路50を構成するトラ
ンジスタＭ1Xを通して充電させる。ここでＭ1Xは、トラ
ンジスタＭ11〜Ｍ13のうちスイッチが閉じられて接続状
態にあるひとつの若しくは複数のトランジスタを示す。
き、同時に第１のスイッチ17が閉じられる。すると、リ
−クコンデンサ12は、電流ミラ−回路50を構成するトラ
ンジスタＭ1Xを通して充電させる。ここでＭ1Xは、トラ
ンジスタＭ11〜Ｍ13のうちスイッチが閉じられて接続状
態にあるひとつの若しくは複数のトランジスタを示す。
【００４０】トランジスタＭ1XとトランジスタＭ2はゲ
−トが共通であることからトランジスタＭ1Xに流れた充
電電流ｉ1に見合う電流ｉ2がトランジスタＭ2に流れ
る。トランジスタＭ2に流れた電流ｉ2はトランジスタＭ
3にも流れ、従ってトランジスタＭ3とゲ−トが共通であ
るトランジスタＭ4には、トランジスタＭ2とＭ3に流れ
た電流ｉ2に見合う電流ｉ3が流れることになる。
−トが共通であることからトランジスタＭ1Xに流れた充
電電流ｉ1に見合う電流ｉ2がトランジスタＭ2に流れ
る。トランジスタＭ2に流れた電流ｉ2はトランジスタＭ
3にも流れ、従ってトランジスタＭ3とゲ−トが共通であ
るトランジスタＭ4には、トランジスタＭ2とＭ3に流れ
た電流ｉ2に見合う電流ｉ3が流れることになる。
【００４１】ところで、トランジスタＭ1Xの総ゲ−ト長
さ（Ｌ）をＬ1、ゲ−ト幅（Ｗ）をＷ1Xとし、トランジ
スタＭ2のＬとＷとをそれぞれＬ2、Ｗ2とすると、次の
(5)式の関係が成り立つ 。
さ（Ｌ）をＬ1、ゲ−ト幅（Ｗ）をＷ1Xとし、トランジ
スタＭ2のＬとＷとをそれぞれＬ2、Ｗ2とすると、次の
(5)式の関係が成り立つ 。
【００４２】
【数５】
【００４３】ここで、Ｌ1＝Ｌ2、ｋ1Ｗ1X＝Ｗ2とする
と、ｉ1とｉ2との関係は、次の(6)式で表わされる。
と、ｉ1とｉ2との関係は、次の(6)式で表わされる。
【００４４】
【数６】
【００４５】同様にトランジスタＭ3のＬとＷをそれぞ
れＬ3、Ｗ3とし、また、トランジスタＭ4のＬとＷをそ
れぞれＬ4、Ｗ4とし、そして、Ｌ3＝Ｌ4＝Ｌ1、ｋ2Ｗ3
＝Ｗ4とすると、ｉ2とｉ3との関係は、次の(7)式で表わ
される。
れＬ3、Ｗ3とし、また、トランジスタＭ4のＬとＷをそ
れぞれＬ4、Ｗ4とし、そして、Ｌ3＝Ｌ4＝Ｌ1、ｋ2Ｗ3
＝Ｗ4とすると、ｉ2とｉ3との関係は、次の(7)式で表わ
される。
【００４６】
【数７】
【００４７】上記(6)式及び(7)式よりｉ1とｉ3との関係
は、次の(8)式で表わされる。
は、次の(8)式で表わされる。
【００４８】
【数８】
【００４９】以上のようにトランジスタＭ1Xに流れた充
電電流ｉ1とトランジスタＭ4に流れた電流ｉ3は、電流
ミラ−を構成するトランジスタのゲ−ト幅（Ｗ）の比で
決められることになる。トランジスタＭ1Xに流れた充電
電流ｉ1によってリ−クコンデンサ12に蓄えられた電荷
Ｑ12は、リ−クコンデンサ12の容量をＣ12、トランジス
タＭ1Xの閾電圧をＶT1とすると、次の(9)式で表わされ
る。
電電流ｉ1とトランジスタＭ4に流れた電流ｉ3は、電流
ミラ−を構成するトランジスタのゲ−ト幅（Ｗ）の比で
決められることになる。トランジスタＭ1Xに流れた充電
電流ｉ1によってリ−クコンデンサ12に蓄えられた電荷
Ｑ12は、リ−クコンデンサ12の容量をＣ12、トランジス
タＭ1Xの閾電圧をＶT1とすると、次の(9)式で表わされ
る。
【００５０】
【数９】
【００５１】従って、トランジスタＭ4に流れる電流ｉ3
として電圧保持コンデンサ11から流出した電荷ＱLは、
上記(8)式、(9)式より次の(10)式で表わされる。
として電圧保持コンデンサ11から流出した電荷ＱLは、
上記(8)式、(9)式より次の(10)式で表わされる。
【００５２】
【数１０】
【００５３】このとき電圧保持コンデンサ11が保持して
いる電圧の変化量ＶD1は、電圧保持コンデンサ11の容量
をＣ11とすると上記(10)式より次の(11)式で表わされ
る。
いる電圧の変化量ＶD1は、電圧保持コンデンサ11の容量
をＣ11とすると上記(10)式より次の(11)式で表わされ
る。
【００５４】
【数１１】
【００５５】従って、電圧保持コンデンサ11が保持して
いる電圧の値は、Ｖd1だけ下がることになり、この時の
電圧の値Ｖ11は次の(12)式で表わされる。
いる電圧の値は、Ｖd1だけ下がることになり、この時の
電圧の値Ｖ11は次の(12)式で表わされる。
【００５６】
【数１２】
【００５７】さらに図３のｔ2の期間第１のスイッチ17
が開き、同時に第２のスイッチ18が閉じられる。する
と、ｔ1の期間でリ−クコンデンサ12に蓄えられた電荷
Ｑ12がすべて放電され、リ−クコンデンサ12に蓄えられ
ている電荷の量は零となる。
が開き、同時に第２のスイッチ18が閉じられる。する
と、ｔ1の期間でリ−クコンデンサ12に蓄えられた電荷
Ｑ12がすべて放電され、リ−クコンデンサ12に蓄えられ
ている電荷の量は零となる。
【００５８】次にｔ3の期間第２のスイッチ18が開き、
同時に第１のスイッチ17が閉じられる。すると、再びリ
−クコンデンサＣ11は、電流ミラ−回路50を構成するト
ランジスタＭ1Xを通して充電され、トランジスタＭ1Xに
流れる電流ｉ1に見合う電流ｉ3がトランジスタＭ4を流
れ、電圧保持コンデンサ11が保持していた電荷の一部が
流出することになる。このとき電圧保持コンデンサが保
持している電圧の変化量Ｖd2は、前回の動作時と同様に
次の(13)式で表わされる。
同時に第１のスイッチ17が閉じられる。すると、再びリ
−クコンデンサＣ11は、電流ミラ−回路50を構成するト
ランジスタＭ1Xを通して充電され、トランジスタＭ1Xに
流れる電流ｉ1に見合う電流ｉ3がトランジスタＭ4を流
れ、電圧保持コンデンサ11が保持していた電荷の一部が
流出することになる。このとき電圧保持コンデンサが保
持している電圧の変化量Ｖd2は、前回の動作時と同様に
次の(13)式で表わされる。
【００５９】
【数１３】
【００６０】従って、電圧保持コンデンサ11が保持して
いる電圧はさらに下がることになり、このときの電圧の
値Ｖ12は、次の(14)式で表わされる。
いる電圧はさらに下がることになり、このときの電圧の
値Ｖ12は、次の(14)式で表わされる。
【００６１】
【数１４】
【００６２】以上説明してきたように、この実施例２で
は、第１のスイッチ17と第２のスイッチ18のそれぞれ１
回の開閉動作によって、電圧保持コンデンサ11の容量Ｃ
11とリ−クコンデンサ12の容量Ｃ12、電流ミラ−回路50
を構成するトランジスタ対のゲ−ト幅（Ｗ）の比ｋ1と
ｋ2とで決まる割合で電圧保持コンデンサ11が保持して
いる電圧の値が減少していくことになる。ところで、ト
ランジスタＭ1Xのゲ−ト幅Ｗ1Xは、複数のトランジスタ
Ｍ11からＭ13のうちトランジスタＭ11のゲ−ト幅と選択
スイッチ112、113がオンしているトランジスタのゲ−ト
幅の和であることから、これらのトランジスタのそれぞ
れのゲ−ト幅を同じ値、もしくは異なる値に設定して、
第２の制御信号32によって選択スイッチ112から113の開
閉を制御することにより、任意のリ−ク特性を実現する
ことができる。
は、第１のスイッチ17と第２のスイッチ18のそれぞれ１
回の開閉動作によって、電圧保持コンデンサ11の容量Ｃ
11とリ−クコンデンサ12の容量Ｃ12、電流ミラ−回路50
を構成するトランジスタ対のゲ−ト幅（Ｗ）の比ｋ1と
ｋ2とで決まる割合で電圧保持コンデンサ11が保持して
いる電圧の値が減少していくことになる。ところで、ト
ランジスタＭ1Xのゲ−ト幅Ｗ1Xは、複数のトランジスタ
Ｍ11からＭ13のうちトランジスタＭ11のゲ−ト幅と選択
スイッチ112、113がオンしているトランジスタのゲ−ト
幅の和であることから、これらのトランジスタのそれぞ
れのゲ−ト幅を同じ値、もしくは異なる値に設定して、
第２の制御信号32によって選択スイッチ112から113の開
閉を制御することにより、任意のリ−ク特性を実現する
ことができる。
【００６３】
【発明の効果】本発明は、以上詳記したとおり、電圧を
保持する電圧保持コンデンサとピ−ク電圧保持回路にリ
−ク特性を与えるための回路をコンデンサとスイッチと
で構成し、しかも、リ−ク特性を可変する手段を有す
る。
保持する電圧保持コンデンサとピ−ク電圧保持回路にリ
−ク特性を与えるための回路をコンデンサとスイッチと
で構成し、しかも、リ−ク特性を可変する手段を有す
る。
【００６４】従って、本発明では、従来のピ−ク電圧保
持回路のように高抵抗素子を用いたリ−ク経路を構成す
る必要がなく、モノリシック集積回路化する場合に設計
精度の高いリ−ク特性を得ることができる効果が生ず
る。また、電圧保持コンデンサの容量とリ−ク用コンデ
ンサの容量比や電流ミラ−回路を構成するトランジスタ
対のゲ−ト幅の比を外部から可変することにより、使用
時に最適なリ−ク特性を設定することができるなど顕著
な効果が生ずる。
持回路のように高抵抗素子を用いたリ−ク経路を構成す
る必要がなく、モノリシック集積回路化する場合に設計
精度の高いリ−ク特性を得ることができる効果が生ず
る。また、電圧保持コンデンサの容量とリ−ク用コンデ
ンサの容量比や電流ミラ−回路を構成するトランジスタ
対のゲ−ト幅の比を外部から可変することにより、使用
時に最適なリ−ク特性を設定することができるなど顕著
な効果が生ずる。
【図１】本発明によるピ−ク電圧保持回路の一構成例
（実施例１）を示す回路図。
（実施例１）を示す回路図。
【図２】スイッチの開閉を制御する制御回路の例を示す
回路図。
回路図。
【図３】スイッチの開閉タイミングを示すタイミング
図。
図。
【図４】本発明によるピ−ク電圧保持回路の別の構成例
（実施例２）を示す回路図。
（実施例２）を示す回路図。
【図５】従来のピ−ク電圧保持回路の構成例を示す回路
図。
図。
【図６】従来のリ−ク回路の例を示す回路図。
１０ アナログ入力電圧入力端子 １１ 電圧保持コンデンサ １２ リ−クコンデンサ １２Ｘ（１２１〜１２４） リ−クコンデンサ １３、１４ 増幅器 １５、１６ ダイオ−ド（整流器） １７ 第１のスイッチ １８ 第２のスイッチ ２０ ホ−ルド電圧出力端子 ２１ 抵抗 ３０ 制御回路 ３１ 第１の制御信号 ３２ 第２の制御信号 ５０ 電流ミラ−回路 １１１〜１１４ スイッチ
Claims (2)
- 【請求項１】 アナログ入力電圧の入力手段と、入力さ
れたアナログ電圧の最大値を保持する電圧保持コンデン
サと、前記電圧保持コンデンサの両端に接続するリ−ク
回路と、前記リ−ク回路の動作を制御するための制御回
路と、前記電圧保持コンデンサが保持している電圧を外
部へ出力するための出力手段とを有して構成されたピ−
ク電圧保持回路において、前記電圧保持コンデンサに蓄
えられている電荷を徐々に減少せしめ、前記電圧保持コ
ンデンサが保持している電圧を徐々に低下させるように
したことを特徴とするピ−ク電圧保持回路。 - 【請求項２】 前記リ−ク回路がコンデンサとスイッチ
とを有して構成され、前記電圧保持コンデンサに蓄えら
れている電荷の減少量を可変するための手段を有するこ
とを特徴とする請求項１に記載のピ−ク電圧保持回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4240059A JP3061956B2 (ja) | 1992-08-17 | 1992-08-17 | ピーク電圧保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4240059A JP3061956B2 (ja) | 1992-08-17 | 1992-08-17 | ピーク電圧保持回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0668692A true JPH0668692A (ja) | 1994-03-11 |
| JP3061956B2 JP3061956B2 (ja) | 2000-07-10 |
Family
ID=17053876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4240059A Expired - Lifetime JP3061956B2 (ja) | 1992-08-17 | 1992-08-17 | ピーク電圧保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061956B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012174291A (ja) * | 2011-02-17 | 2012-09-10 | Toyota Central R&D Labs Inc | ホールド回路 |
-
1992
- 1992-08-17 JP JP4240059A patent/JP3061956B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012174291A (ja) * | 2011-02-17 | 2012-09-10 | Toyota Central R&D Labs Inc | ホールド回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3061956B2 (ja) | 2000-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2587318B2 (ja) | 温度自動補償一定時間遅延回路 | |
| KR100889666B1 (ko) | 전원 펄스 폭 변조 제어 시스템 | |
| US5111072A (en) | Sample-and-hold switch with low on resistance and reduced charge injection | |
| JP2503598B2 (ja) | ピ―ク電圧保持回路 | |
| US9853533B2 (en) | Circuit arrangement and method for reproducing a current | |
| KR20020079886A (ko) | 고속 전류 스위치 회로 | |
| US4617481A (en) | Amplifier circuit free from leakage between input and output ports | |
| JPH07202653A (ja) | 時間遅延回路 | |
| JPH09180445A (ja) | プログラム可能時間遅延装置 | |
| KR100750650B1 (ko) | 튜닝 회로. | |
| JPH0613859A (ja) | 遅延出力信号の供給方法および装置 | |
| TWI437817B (zh) | 電荷域濾波器及其方法 | |
| JP2004166042A (ja) | キャパシタンス調整回路 | |
| US7292084B2 (en) | Timer circuit with adaptive reference | |
| US5343084A (en) | Variable level periodic excitation circuit for a capacitive load | |
| US20060181339A1 (en) | Semiconductor device with resistor element | |
| US7279962B2 (en) | Frequency tuning loop for active RC filters | |
| MXPA94008676A (es) | Un circuito y un metodo para generar una senal de salida retardada. | |
| US5563541A (en) | Load current detection circuit | |
| US6424208B1 (en) | Switched capacitor filter with integrated voltage multiplier | |
| JP3061956B2 (ja) | ピーク電圧保持回路 | |
| US5180930A (en) | Method and apparatus for reducing the effects of feedback switch charge injection into a plurality of serially connected sample data comparators | |
| CN100583628C (zh) | 主动式电阻电容滤波器的频率调整回路与其方法 | |
| US10826466B1 (en) | Digital output buffer circuits with reduced input/output delay | |
| US4009402A (en) | Time expander circuit for a frequency-to-digital converter |